JPH0240039B2 - Handotaisochokibannoseizohoho - Google Patents

Handotaisochokibannoseizohoho

Info

Publication number
JPH0240039B2
JPH0240039B2 JP10192285A JP10192285A JPH0240039B2 JP H0240039 B2 JPH0240039 B2 JP H0240039B2 JP 10192285 A JP10192285 A JP 10192285A JP 10192285 A JP10192285 A JP 10192285A JP H0240039 B2 JPH0240039 B2 JP H0240039B2
Authority
JP
Japan
Prior art keywords
semiconductor film
crystal grains
substrate
ion implantation
polycrystalline semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP10192285A
Other languages
English (en)
Other versions
JPS61261285A (ja
Inventor
Atsushi Ogura
Koji Egami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP10192285A priority Critical patent/JPH0240039B2/ja
Publication of JPS61261285A publication Critical patent/JPS61261285A/ja
Publication of JPH0240039B2 publication Critical patent/JPH0240039B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Description

【発明の詳細な説明】 (産業上の利用価値) 本発明は、電子デバイス工業に用いられる半導
体デバイス製造に必要な、半導体装置用基板の製
造方法に関するものである。
(従来技術とその問題点) 従来、例えばアプライド・フイジクス・レター
(Appl.Phys.Lett.)41巻1982年、379−381ページ
に記載されているように、絶縁体膜上に形成した
多結晶半導体膜に、チヤネリングイオン注入を行
ない、ある特定の結晶学的方位をもつた結晶粒を
残して他の部分を非晶質化し、熱処理を行ない固
相エピタキシヤル成長法で結晶粒を成長させ、所
望の結晶学的方位を有する結晶粒からなる多結晶
半導体膜を得る方法が報告されているが、この方
法では、チヤネリングイオン注入を行なう前の多
結晶半導体膜の形成の際に、チヤネリングイオン
注入によつて非晶質化されない結晶粒が存在する
位置を制御できないため、後の熱処理による固相
エピタキシヤル成長の種結晶となる結晶粒の位置
を制御する事ができず、熱処理後に得られる多結
晶半導体膜の、個々の結晶粒の位置、大きさ、お
よび形状の制御が不可能であり、該半導体膜にデ
バイスを作製しても、再現性・均一性のよい特性
を備えたデバイスが得られない等の問題点があ
る。
(発明の目的) 本発明は、このような従来例の欠点を改善する
目的で、チヤネリングイオン注入とランダムイオ
ン注入の両方を行なう事によつて、後の熱処理に
よる固相エピタキシヤル成長の種結晶となる結晶
粒の位置を制御する事を可能とし、個々の結晶粒
の結晶学的方位の他、位置、大きさ、および形状
の制御が可能な半導体装置用基板の製造方法を提
供する事にある。
(発明の構成) 本発明によれば、少なくとも表面に絶縁体層を
備えた基板上に多結晶半導体膜を形成し、さらに
該多結晶半導体膜の一部にチヤリングイオン注入
を行ない、その他の部分に少なくともランダムイ
オン注入を行なう事によつて、該多結晶半導体膜
の一部にのみ特定の結晶学的方位をもつ結晶粒を
のこして他の部分を非晶質化し、さらに、熱処理
を施し該多結晶半導体膜から単結晶半導体膜を得
る事を特徴とする半導体装置用基板の製造方法が
得られる。
(構成の詳細な説明) 本発明では、少なくとも表面に絶縁体層を備え
た基板上に形成した多結晶半導体膜中に、後の熱
処理による固相エピタキシヤル成長の種結晶とな
るべき部分にはチヤネリングイオン注入のみを行
ない、その他の部分には少なくともランダムイオ
ン注入をおこなう事によつて、特定の結晶学的方
位を持つた結晶粒が、非晶質半導体膜中の所望の
位置に存在している状況を得る事ができる。その
後、熱処理を行なうとこの特定の結晶学的方位を
持つた結晶粒が種結晶となつて、そこを起点とし
て固相エピタキシヤル成長による結晶粒の成長が
始まり、所望の結晶学的方位を持つた単結晶粒を
得る事ができる。
一方、よく知られているように熱処理を行なう
と非晶質半導体膜の多結晶化が起こり、一度多結
晶化した部分では容易には固相でのエピタキシヤ
ル成長が起こらないため、一般に固相エピタキシ
ヤル成長による結晶粒の成長は制限される。ま
た、異なる二箇所から同時にはじまつた固相エピ
タキシヤル成長の成長面が衝突すると、その衝突
面に結晶粒界を形成して互いにその成長を止め
る。
そこで本発明によれば、非晶質半導体膜の多結
晶化によつて制限される固相エピタキシヤル成長
による成長距離以下の間隔に、幾何学的に並んだ
領域のみにチヤネリングイオン注入を行ない、後
の熱処理による固相エピタキシヤル成長のための
種結晶を形成し、他の部分はランダムイオン注入
によつて非晶質化し、さらに熱処理を行うことに
よつて、各種結晶からの固相エピタキシヤル成長
の衝突面で囲まれた単結晶粒の集合からなる半導
体膜が得られる。この際チヤネリングイオン注入
のチヤネリング方向、およびチヤネリングイオン
注入を行なう領域を制御する事によつて、個々の
結晶粒の結晶学的方位の他、位置、大きさ、およ
び形状の制御が可能である。
(実施例) 以下本発明の実施例について第1図を参照して
詳細に説明する。Aはシリコン基板1の上に熱酸
化によりシリコン酸化膜を厚さ1μm形成し、さ
らに上記構造上に、原料ガスとしてモノシラン
(SiH4)を用いて、減圧気相成長法、700℃で膜
厚2000Åの多結晶シリコン3を推積した状態を示
している。この多結晶シリコン膜は推積した状態
で基板垂直方向が<100>に配向している。
さらに、その上に1辺0.5〜5μmの正方形状で
膜厚5000ÅのSiO2膜8を、10〜20μm間隔(図中
のWおよびD)に、Arを用いた通常のスパッタ
法で推積した後、リンイオン(P+)を100KeVで
5×1014cm3の注入量、200KeVで1×1015cm3の注
入量の2段階でランダムイオン注入を、基板を液
体窒素温度に冷却して行なつた。シリコン中のリ
ンはシリコンの固相エピタキシヤル成長の成長速
度を速める効果がある事が知られている。こうし
てBに示すように、SiO2膜8で覆われた部分に
のみ多結晶シリコン9を残して、他の部分が非晶
質化された状態が得られる。
SiO2膜8を希釈したHFで除去したのち、残つ
た多結晶シリコンのうち基板垂直方向が<100>
の方位を持つ結晶粒を残して他を非晶質化するた
めに、シリコンイオン(Si+)を200KeVで1×
1015cm3の注入量の条件で基板に垂直にチヤネリン
グイオン注入を、基板を液体窒素温度に冷却して
行なつた。こうして、Cに示す様に、非晶質Si膜
中に(100)結晶粒11が規則的に並んだ構造が
得られる。
この試料を、500℃〜900℃で1〜100時間の熱
処理を窒素雰囲気中で行ない、異方性エツチング
法、電子回折、電子チヤネリング法で評価したと
ころ、Dに示すような(100)面方位を持つ結晶
粒14が規則正しく並んだシリコン膜が得られ
た。
本実施例では基板1としてシリコン基板の表面
を熱酸化したものを用いて説明したが、他の基板
である、セラミツクス基板や、ガラス基板を用い
ても同様な結果が得られた。また、ランダムイオ
ン注入、チヤネリングイオン注入の注入条件(注
入イオン、注入量、加速電圧等)や、多結晶半導
体膜の推積条件等も本実施例の条件に限定される
ものではない。
(発明の効果) 本発明の方法を用いる事によつて、従来技術に
くらべ個々の結晶粒の結晶学的方位の他、位置、
大きさ、および形状の制御が可能な半導体装置用
基板を得られる事の他に、従来例では、多結晶半
導体膜中にある結晶粒のうち、チヤネリングイオ
ン注入によつて残された結晶粒が、ランダムに存
在し固相エピタキシヤル成長の核になるため、一
般に結晶粒の大きさが1μm程度と小さかつたの
が、本発明の方法では多結晶半導体膜の一部にの
みチヤネリングイオン注入を行ない、他の部分は
非晶質化するため、従来例より大きな単結晶粒か
らなる半導体膜を得る事が可能であると言う利点
が得られた。
この事によつて、半導体素子を作製しうるのに
十分なサイズを有し、面方位の制御された単結晶
粒を絶縁基板上の、任意の位置に任意の大きさ、
形状に形成する事が可能となり、多層集積回路等
への応用が可能となる。
【図面の簡単な説明】
第1図は本発明の実施例を説明するための斜視
図である。

Claims (1)

    【特許請求の範囲】
  1. 1 少なくとも表面に絶縁体層を備えた基板上に
    多結晶半導体膜を形成し、さらに該多結晶半導体
    膜の一部にチヤネリングイオン注入を行ないその
    他の部分にランダムイオン注入を行なう事によつ
    て該多結晶半導体膜の一部にのみ特定の方位をも
    つ結晶粒をのこして他の部分を非晶質化し、さら
    に熱処理を施し該多結晶半導体膜から単結晶半導
    体膜を得る事を特徴とする半導体装置用基板の製
    造方法。
JP10192285A 1985-05-14 1985-05-14 Handotaisochokibannoseizohoho Expired - Lifetime JPH0240039B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10192285A JPH0240039B2 (ja) 1985-05-14 1985-05-14 Handotaisochokibannoseizohoho

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10192285A JPH0240039B2 (ja) 1985-05-14 1985-05-14 Handotaisochokibannoseizohoho

Publications (2)

Publication Number Publication Date
JPS61261285A JPS61261285A (ja) 1986-11-19
JPH0240039B2 true JPH0240039B2 (ja) 1990-09-10

Family

ID=14313400

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10192285A Expired - Lifetime JPH0240039B2 (ja) 1985-05-14 1985-05-14 Handotaisochokibannoseizohoho

Country Status (1)

Country Link
JP (1) JPH0240039B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0492413A (ja) * 1990-08-08 1992-03-25 Canon Inc 結晶薄膜の成長方法

Also Published As

Publication number Publication date
JPS61261285A (ja) 1986-11-19

Similar Documents

Publication Publication Date Title
EP0085406B1 (en) Method of producing single crystal film
US4808546A (en) SOI process for forming a thin film transistor using solid phase epitaxy
JP2560716B2 (ja) 半導体素子及びその製造方法
US20040102051A1 (en) Methods for producing a thermoelectric layer structure and components with a thermoelectric layer structure
US5320907A (en) Crystal article and method for forming same
JP2840434B2 (ja) 結晶の形成方法
JP2670453B2 (ja) 結晶の形成方法
JPH0240039B2 (ja) Handotaisochokibannoseizohoho
US5382549A (en) Method of manufacturing polycrystalline silicon having columnar orientation
JPS61194826A (ja) 半導体製造方法
JPH0732123B2 (ja) 半導体装置用基板の製造方法
JPH0580438B2 (ja)
JP2638868B2 (ja) 半導体装置の製造方法
JPH0324719A (ja) 単結晶膜の形成方法及び結晶物品
JPH01132116A (ja) 結晶物品及びその形成方法並びにそれを用いた半導体装置
JP2756320B2 (ja) 結晶の形成方法
JP2687393B2 (ja) 半導体装置の製造方法
JPS62119914A (ja) 半導体層の固相成長方法
JP2680114B2 (ja) 結晶性半導体薄膜の形成方法
JP2833878B2 (ja) 半導体薄膜の形成方法
JPS6248015A (ja) 半導体層の固相成長方法
Lin et al. Crystallization of tin-implanted amorphous silicon thin films
JP2981777B2 (ja) 半導体基板の製造方法
JPH02143414A (ja) 単結晶膜の形成方法
JP2664460B2 (ja) Soi薄の製造方法