JPH023842A - セキュリティセル - Google Patents
セキュリティセルInfo
- Publication number
- JPH023842A JPH023842A JP63150585A JP15058588A JPH023842A JP H023842 A JPH023842 A JP H023842A JP 63150585 A JP63150585 A JP 63150585A JP 15058588 A JP15058588 A JP 15058588A JP H023842 A JPH023842 A JP H023842A
- Authority
- JP
- Japan
- Prior art keywords
- data
- line
- security
- address
- lsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002184 metal Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
Landscapes
- Static Random-Access Memory (AREA)
- Storage Device Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は、ソフトウェアの盗用を防止するためのセキ
ュリティセルに関する。
ュリティセルに関する。
[従来の技術]
電子機器に組み込まれたソフトウェアの盗用を防止する
方法として、従来は、レジスタの内容自体を変更する方
法やボード上で配線の変更によりアドレスを変える方法
が用いられる。
方法として、従来は、レジスタの内容自体を変更する方
法やボード上で配線の変更によりアドレスを変える方法
が用いられる。
[発明が解決しようとする課題]
ところが、レジスタの内容を変更する方法は、ソフトウ
ェアの作成に際し、レジスタの変更に留意する必要があ
り、ソフトウェアの開発が煩雑になった。一方、配線を
変更する方法は、簡単な手法なため第三者により容易に
解析され盗用されるといった欠点があった。
ェアの作成に際し、レジスタの変更に留意する必要があ
り、ソフトウェアの開発が煩雑になった。一方、配線を
変更する方法は、簡単な手法なため第三者により容易に
解析され盗用されるといった欠点があった。
この発明は、アドレスあるいはデータのライン変更が容
易にでき、かつ、第三者による解析を困難にして安全性
を高めたセキュリティセルを提供ずろことを目的とする
。
易にでき、かつ、第三者による解析を困難にして安全性
を高めたセキュリティセルを提供ずろことを目的とする
。
「課題を解決するための手段]
この発明のセキュリティセルは、LSIにおける最−E
位配線を変更してレジスタアドレスあるいはデータのラ
インを入力部と出力部とで入れ替えろことを特徴とする
。
位配線を変更してレジスタアドレスあるいはデータのラ
インを入力部と出力部とで入れ替えろことを特徴とする
。
[実施例]
LSI等のセルにおけろ最上位層配線の変更により、ア
ドレスやデータのラインを変更しており、第1図に示す
ごとく、人力A。、A1.・・・、Anに対し、その順
番を変更し、A o’ 、 A +’ 、・、An’と
して出力する。
ドレスやデータのラインを変更しており、第1図に示す
ごとく、人力A。、A1.・・・、Anに対し、その順
番を変更し、A o’ 、 A +’ 、・、An’と
して出力する。
以下、この発明のセキュリティセルを第2図及び第3図
に示した一実施例を用いて説明する。
に示した一実施例を用いて説明する。
第2図は、セキュリティセル20をアドレスデコーダ2
1のレジスタアドレスラインに挿入したものであり、各
人カラインへ〇〜A7は、各出力ラインAo’〜A7゛
にそれぞれ対応する。従って、レジスタアドレス011
−1を入力すると、ラッチO1にデータがラッチされる
。
1のレジスタアドレスラインに挿入したものであり、各
人カラインへ〇〜A7は、各出力ラインAo’〜A7゛
にそれぞれ対応する。従って、レジスタアドレス011
−1を入力すると、ラッチO1にデータがラッチされる
。
第3図は、セキュリティセル20において、人力ライン
A。−八〇を出力ラインA1〜A7°に、又、人力ライ
ンA7を出力ラインA。′にそれぞれ対応させた例を示
している。この場合、レジスタアドレスOI tlを入
ツノすると、ラッチ02にデータかラッチされる様にな
る。
A。−八〇を出力ラインA1〜A7°に、又、人力ライ
ンA7を出力ラインA。′にそれぞれ対応させた例を示
している。この場合、レジスタアドレスOI tlを入
ツノすると、ラッチ02にデータかラッチされる様にな
る。
プログラマ−は、データがラッチされるレジスタが入れ
替わっていることがわかるので、第2図及び第3図にお
ける場合でも、同じ要領でプ凸グラミングできる。
替わっていることがわかるので、第2図及び第3図にお
ける場合でも、同じ要領でプ凸グラミングできる。
一方、ブログム盗用の目的で、第三者が解析する場合、
上述したセキュリティセルを用いていると、どのレジス
タを入れ替えたのかが不明で、しからこのセキュリティ
セルそのらのはLiのパターン上でしか知ることができ
ないため解析が困難となる。
上述したセキュリティセルを用いていると、どのレジス
タを入れ替えたのかが不明で、しからこのセキュリティ
セルそのらのはLiのパターン上でしか知ることができ
ないため解析が困難となる。
第4図は、2層のメタルプロセスを用い、4本の人力ラ
インll−14を自由に組み替えて出力ライン0f−0
4に接続するセキュリティセルの一例を示す。■で示し
たパターンは、第1メタルであり、■で示したパターン
は最上位の配線となる第2メタルである。
インll−14を自由に組み替えて出力ライン0f−0
4に接続するセキュリティセルの一例を示す。■で示し
たパターンは、第1メタルであり、■で示したパターン
は最上位の配線となる第2メタルである。
例えば、I 1=o1.l2=02,13=0314=
04とする場合には、破線部+1.32.43.64に
それぞれ第2メタルを形成し、又、■+=02.12=
03.+3=04,14=OIとする場合には、破線部
! 2.33,44.61にそれぞれ第2メタルを形成
することで実現できる。
04とする場合には、破線部+1.32.43.64に
それぞれ第2メタルを形成し、又、■+=02.12=
03.+3=04,14=OIとする場合には、破線部
! 2.33,44.61にそれぞれ第2メタルを形成
することで実現できる。
[発明の効果]
以上説明したように、LSIの最上位配線を変更するだ
けで、簡単にデータやアドレスのラインを切り換えるこ
とができ、このような切り換えによれば、第三者による
解析が困難となるため、プログラム盗用に対するセキュ
リティ機能を大幅に高めることにできる。
けで、簡単にデータやアドレスのラインを切り換えるこ
とができ、このような切り換えによれば、第三者による
解析が困難となるため、プログラム盗用に対するセキュ
リティ機能を大幅に高めることにできる。
第1図はこの発明のセキュリティセルを示す概略図、第
2図及び第3図は、この発明のセキュリティセルの使用
例の一実施例を示す概略図、第4図は、信号線を4本と
したときのセキュリティセルのパターン形成図である。 1020・・・セキュリティセル、 21・・アドレスデコーダ。
2図及び第3図は、この発明のセキュリティセルの使用
例の一実施例を示す概略図、第4図は、信号線を4本と
したときのセキュリティセルのパターン形成図である。 1020・・・セキュリティセル、 21・・アドレスデコーダ。
Claims (1)
- (1)LSIにおける最上位配線を変更してレジスタア
ドレスあるいはデータのラインを入力部と出力部とで入
れ替えることを特徴とするセキュリティセル。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63150585A JPH023842A (ja) | 1988-06-17 | 1988-06-17 | セキュリティセル |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63150585A JPH023842A (ja) | 1988-06-17 | 1988-06-17 | セキュリティセル |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH023842A true JPH023842A (ja) | 1990-01-09 |
Family
ID=15500102
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63150585A Pending JPH023842A (ja) | 1988-06-17 | 1988-06-17 | セキュリティセル |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH023842A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5737796A (en) * | 1980-08-20 | 1982-03-02 | Toshiba Corp | Prom element |
JPS5899864A (ja) * | 1981-12-10 | 1983-06-14 | Fujitsu Ltd | マスク化マイクロコンピユ−タ |
JPS63155234A (ja) * | 1986-12-18 | 1988-06-28 | Oki Electric Ind Co Ltd | 半導体集積回路 |
-
1988
- 1988-06-17 JP JP63150585A patent/JPH023842A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5737796A (en) * | 1980-08-20 | 1982-03-02 | Toshiba Corp | Prom element |
JPS5899864A (ja) * | 1981-12-10 | 1983-06-14 | Fujitsu Ltd | マスク化マイクロコンピユ−タ |
JPS63155234A (ja) * | 1986-12-18 | 1988-06-28 | Oki Electric Ind Co Ltd | 半導体集積回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR850004680A (ko) | 집적 프로세서 | |
KR920001323A (ko) | 브랜치를 제거하여 컴퓨터 성능을 개선하는 프로세서 동작방법 | |
JPH023842A (ja) | セキュリティセル | |
JP3116444B2 (ja) | 半導体計算装置および電子機器 | |
JPS6198443A (ja) | デ−タ処理装置 | |
JPH081596B2 (ja) | マイクロプロセッサ | |
JPH0319578B2 (ja) | ||
KR960018958A (ko) | 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치 | |
Dahan | An associative approach to computer-assisted music composition | |
JPS6237413B2 (ja) | ||
JP2738683B2 (ja) | データ処理装置 | |
JPS6155731A (ja) | コンデイシヨンコ−ド判定機能を備えるプロセツサ | |
JPH025186A (ja) | データ転送装置 | |
JPS63291292A (ja) | 読み出し専用メモリ回路 | |
JPH04205261A (ja) | チップ制御モジュールの論理生成方法 | |
JPS5936838A (ja) | インタフエ−ス制御方式 | |
JPH01816A (ja) | プログラマブル論理アレイ回路装置 | |
Balboni et al. | From behavioral description to systolic array based architectures | |
JPS63237138A (ja) | レジスタ表示デ−タ作成方式 | |
JPS61156362A (ja) | マイクロコンピユ−タ | |
Hui et al. | TAGS: trains, agendas, and gerunds | |
JPS60214042A (ja) | 演算処理装置 | |
JPH10326186A (ja) | プログラム記憶装置およびその記憶方法 | |
JPH0397265A (ja) | 半導体装置の製造方法 | |
Kavi et al. | The pressure is on [computer systems research] |