JPH0237629B2 - Pcmshingokirokusochi - Google Patents

Pcmshingokirokusochi

Info

Publication number
JPH0237629B2
JPH0237629B2 JP16076381A JP16076381A JPH0237629B2 JP H0237629 B2 JPH0237629 B2 JP H0237629B2 JP 16076381 A JP16076381 A JP 16076381A JP 16076381 A JP16076381 A JP 16076381A JP H0237629 B2 JPH0237629 B2 JP H0237629B2
Authority
JP
Japan
Prior art keywords
word
error correction
words
check
channels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP16076381A
Other languages
English (en)
Other versions
JPS5862806A (ja
Inventor
Shinya Ozaki
Kentaro Odaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP16076381A priority Critical patent/JPH0237629B2/ja
Publication of JPS5862806A publication Critical patent/JPS5862806A/ja
Publication of JPH0237629B2 publication Critical patent/JPH0237629B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/18Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1806Pulse code modulation systems for audio signals
    • G11B20/1809Pulse code modulation systems for audio signals by interleaving

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Error Detection And Correction (AREA)

Description

【発明の詳細な説明】 この発明は、バーストエラー及びランダムエラ
ーの何れに対してもエラー訂正能力が高いエラー
訂正可能な符号化がなされたPCM信号記録装置
に関する。
本願出願人は、先にバーストエラーに対して有
効なデータ伝送方法としてクロスインターリーブ
と称するものを提案している。これは、第1の配
列状態にある複数チヤンネルのPCMデータ系列
の各々に含まれる1ワードを第1の誤り訂正符号
器に供給することによつて第1のチエツクワード
系列を発生させ、この第1のチエツクワード系列
及び複数チヤンネルのPCMデータ系列を第2の
配列状態とし、夫々に含まれる1ワードを第2の
誤り訂正符号器に供給することによつて第2のチ
エツクワード系列を発生させるもので、ワード単
位でもつて二重のインターリーブ(配列の並び変
え)を行なうものである。インターリーブは、共
通の誤り訂正ブロツクに含まれるチエツクワード
及びPCMデータを分散させて伝送し、受信側に
おいて元の配列に戻したときに、共通の誤り訂正
ブロツクに含まれる複数ワードのうちのエラーワ
ード数を少なくしようとするものである。つま
り、伝送時にバーストエラーが生じるときに、こ
のバーストエラーを分散化することができる。か
かるインターリーブを二重に行なえば、第1及び
第2のチエツクワードの夫々が誤り訂正ブロツク
を構成することになるので、チエツクワードの何
れか一方でエラーを訂正できないときでも、その
他方を用いてエラーを訂正することができ、した
がつてエラー訂正能力を一層向上させることがで
きる。ところで、1ワード中の1ビツトでも誤つ
ているときには、1ワード全体が誤つているもの
として取り扱われるので、ランダムエラーが比較
的多い受信データを扱う場合には、必ずしもエラ
ー訂正能力が充分であるとは言えない。
そこでこの発明では、1ブロツク内の2ワード
エラーまで訂正でき、誤り位置が判るときには、
3ワードエラー或いは4ワードエラーも訂正する
ことができる訂正能力の高い誤り訂正符号(隣接
(b−adjacent)コードの一種)を上述の多重イ
ンターリーブと組合せるようにしたものである。
また、この誤り訂正符号は、1ワードエラーだけ
を訂正の対象とする場合には、復号機の構成を頗
る簡単とできる特徴を有している。更に、この発
明では、誤り訂正符号化がなされたPCM信号の
系列と誤り訂正用の冗長符号の系列とを磁気テー
プの長手方向に延長する互いに平行な複数本のト
ラツクに別個に記録するようにしたものである。
このようにすることで、誤り訂正符号の共通の1
ブロツクに含まれるワードが対応する別個のトラ
ツクに分配され、同期やメモリーの制御が簡単化
されるのみならず、トラツク間の距離を或る程度
大きくすることで、記録再生時に生じるドロツプ
アウトなどのエラーがトラツク毎に独立したもの
となり、誤り訂正符号の1ブロツクに含まれるワ
ードが訂正可能な範囲を越えるほど誤ることを少
なくすることができる。
まず、この発明に用いる誤り訂正符号について
説明する。誤り訂正符号を記述する場合、ベクト
ル表現或いは巡回群による表現が用いられる。ま
ず、GF(2)上では、既約なm次の多項式F(X)を考え
る。“0”と“1”の元しか存在しない体GF(2)の
上では、既約な多項式F(X)は、根を持たない。そ
こで(F(X)==0)を満足する仮想的な根αを考
える。このとき、零元を含むαのべき乗で表わさ
れる2m個の相異なる元0、α、α2、α3……αm-1
は、拡大体GF(2m)を構成する。
GF(2m)は、GF(2)の上のm次の既約多項式F(X)
を法とする多項式環である。GF(2m)の元は、
1,α={x},α2={x2},……,αm-1={xm-1
の線形結合でかきあらわすことができる。即ち a0+a1{x}+a2{x2}+……+an-1{xm-1} =a0+a1α+a2α2+……+an-1αm-1 あるいは(an-1,am−2,……,a2,a1
a0) ここで、a0,a1,……,an-1∈GF(p)とな
る。
一例として、GF(28)を考えると、(mod.F(X)
=x8+x4+x3+x2+1)で全ての8ビツトのデー
タは a7x7+a6x6+a5x5+a4x4+a3x3+a2x2+a1x+
a0 又は(a7,a6,a5,a4,a3,a2,a1,a0)で書
きあらわせるので、例えばa7をMSB側、a0
LSB側に割り当てる。aoは、GF(2)に属するので、
0又は1である。
また、多項式F(X)から(m×m)の下記の行列
Tが導かれる。
他の表現としては、巡回群を用いたものがあ
る。これは、GF(2m)から0元を除く、残りの元
が位数2m−1の乗法群をなすことを利用するもの
である。GF(2m)の元を巡回群を用いて表現する
と0、1(=α2m-1),α,α2,α3,……α2m-2とな
る。
さて、この発明では、mビツトを1ワードと
し、nワードで1ブロツクを構成するとき、下記
のパリテイ検査行列Hにもとずいてk個のチエツ
クワードを発生するようにしている。
また、行列Tによつても同様にパリテイ検査行
列Hを表現することができる。
但し、Iは、(m×m)の単位行列である。
上述の何れの表現も本質的に同一であり、また
第1列を全て又はIとし、上記の第(n−1)列
までの構成としても良い。更に、4個(k=4)
の場合を例にして誤り訂正符号について詳述す
る。受信データの1ブロツクを列ベクトルV=
(W1,W2,W3,……Wo)とすると、受信側で
発生する4個のシンドロームS1,S2,S3,S4は S1 S2 S3 S4=H・VT S1oi=1 Wi S2oi=1 TiWi S3oi=1 T2iWi S4oi=1 T3iWi となる。
1ブロツク中に4個のチエツクワード(P=
Wo-3,q=Wo-2,r=Wo-1,s=Wo)が含ま
れる。このチエツクワードは、下記のようにして
求められる。但し、Σは、o-4i=1 を意味する。
p+q+r+s=ΣWi Tn-3p+Tn-2q+Tn-1r+Tns=ΣTiWi T2n-6p+T2n-4q+T2n-2r+T2ns=ΣT2iWi T3n-9p+T3n-6q+T3n-3r+T3ns=ΣT3iWi p+q+r+s=ΣWi=a p+Tq+T2r+T3s=ΣTi-n+3Wi=b p+T2q+T4r+T6s=ΣT2(i-n+3)Wi=c p+T3q+T6r+T9s=ΣT3(i-n+3)Wi=d 上述の連立方程式を解くことによつてチエツク
ワードを求めることができる。このための演算
は、GF(2m)において定義された演算であり、そ
の過程を省略し、下記にその結果を示す。
p=T6a+(T3+T4+T5)b+(T+T2+T3
c+d/(1+T)(1+T2)(1+T3) q=T5a+(T2+T3+T5)b+(1+T2+T3
c+d/T2(1+T4) r=T4a+(T+T3+T4)b+(1+T+T3
c+d/T3(1+T4) s=T3a+(T+T2+T3)b+(1+T+T2
c+d/T3(1+T)(1+T2)(1+T3) p=〔T6ΣWi+(1+T+T2){ΣTi-n+6Wi +ΣT2(i-n+3)+1Wi}+ΣT3(i-n+3)Wi〕 ×(1+T)-1(1+T2-1(1+T3-1 q=〔T5ΣWi+(1+T+T3)ΣTi-n+5Wi +(1+T2+T3)ΣT2(i-n+3)Wi +ΣT3(i-n+3)Wi〕×T-2(1+T4-1 r=〔T4ΣWi+(1+T2+T3)ΣTi-n+4Wi +(1+T+T3)ΣT2(i-n+3)Wi +ΣT3(i-n+3)Wi〕×T-3(1+T4-1) s=〔T3ΣWi+(1+T+T2){ΣTi-n+4Wi +ΣT2(i-2+3)Wi} +ΣT3(i-n+3)Wi〕×T-3(1+T)-1 (1+T2-1(1+T3-1 次に、上述のように形成されたチエツクワード
を含むデータが伝送され、受信された場合のエラ
ー訂正について説明する。エラー位置を示すポイ
ンタを用いないことを前提とする。
〔1〕 エラーがない場合:S1=S2=S3=S4=0 〔2〕 1ワードエラー(エラーパターンをeiとす
る)の場合:S1=ei S2=Tiei S3=T2iei S4=T3iei したがつて TiS1=S2 TiS2=S3 TiS3=S4 の関係が全て成立している。そのときのシンド
ロームS1がエラーパターンeiそのものとなる。
〔3〕 2ワードエラー(ei,ej)の場合 S1=ei+ej S2=Tiei+Tjej S3=T2iei+T2jej S4=T3iei+T3jej 上式を変形すると TjS1+S2=(Ti+Tj)ei TjS2+S3=Ti(Ti+Tj)ei TjS3+S4=T2i(Ti+Tj)ei したがつて Ti(TjS1+S2)=TjS2+S3 Ti(TjS2+S3)=TjS3+S4 が成立すれば、2ワードエラーと判定され、そ
のときのエラーパターンは ei=S1+T-jS2/1+Ti-j ej=S1+T-iS2/1+Tj
-i
〔4〕 3ワードエラー(ei,ej,ek)の場合 S1=ei+ej+ek S2=Tiei+Tjej+Tkek S3=T2jei+T2jej+T2kek S4=T3iei+T3jej+T3kek 上式を変形すると TkS1+S2=(Ti+Tk)ei+(Tj+Tk)ej TkS2+S3=Ti(Ti+Tk)ei+Tj(Tj+Tk)ej TkS3+S4 =T2i(Ti+Tk)ei+T2j(Tj+Tk)ej したがつて Tj(TkS1+S2)+(TkS2+S3) =(Ti+Tj)(Ti+Tk)ei Tj(TkS2+S3)+(TkS3+S4 =Ti(Ti+Tj)(Ti+Tk)ei 上式から Ti(Tj(TkS1+S2)+(TkS2+S3)) =Tj(TkS2+S3)+(TKS3+S4) が成立すれば、3ワードエラーと判定できる。
但し、(S1≠0,S2≠0,S3≠0)であること
を条件としている。そのときの各誤りパターン
は ei=S1+(T-j+T-k)S2+T-j-kS3/(1+Ti-j)(
1+Ti-k) ej=S1+(T-k+T-i)S2+T-k-iS3/(1+Tj-i)(
1+Tj-k) ek=S1+(T-i+T-j)S2+T-i-jS3/(1+Tk-i)(
1+Tk-i) で求められる。
このように、全ての2ワード誤りまでは、ポイ
ンタを用いないで訂正することができる。また、
ポインタを用いて、エラー位置(i,j,k,
l)が分かれば、4ワードエラーも訂正すること
ができる。
なお、チエツクワード系列の数kをより増加さ
せれば、エラー訂正能力が一層向上する。
以下、この発明が適用された固定ヘツド方式の
PCM信号記録再生装置の一実施例について図面
を参照して説明する。
第1図は、この一実施例の記録系の構成を示
し、11〜124の24個の入力端子に対してオーデ
イオPCM信号が供給され、誤り訂正エンコーダ
2に供給される。この誤り訂正エンコーダ2につ
いては後に詳述するが、クロスインターリーブと
上述のような誤り訂正符号とを併用したもので、
初段の符号化で4個のチエツクワードが付加さ
れ、次段の符号化で更に4個のチエツクワードが
付加され、誤り訂正エンコーダ2の出力には、32
チヤンネルのデイジタル信号系列が現れ、これが
変調器31,32,33,……332に供給され、FM
変調、3PM変調などのチヤンネルコーデイング
がなされ、記録アンプ41,42,43,……432
介して記録ヘツドHR1〜HR32に供給される。そ
して、磁気テープの長手方向に延長する互いに平
行な32本のトラツクとして24チヤンネルのオーデ
イオPCM信号系列と4チヤンネルずつの2つの
チエツクワード系列とが記録される。また、所定
周波数例えば200Hzの正弦波信号を発生する発振
器5が設けられ、この信号がアンプ433を介して
記録ヘツドHR33に供給され、磁気テープに記録
される。これは、再生時に再生ヘツドとトラツク
とのトラツキングをとるための検出用トラツクを
形成するためである。記録ヘツドHR1〜HR33は、
マルチギヤツプヘツドの構成とされている。
第2図はこの発明の一実施例の再生系を示し、
HP1,HP2,HP3……HP34がマルチギヤツプヘ
ツドの構成とされた再生ヘツドであり、HP1
HP32がデータトラツクからオーデイオPCM信号
及びチエツクワードの系列を再生し、再生ヘツド
HP33及びHP34が検出用トラツクを走査する。
検出用トラツクの上側のエツジと下側のエツジ
とが夫々再生ヘツドHP33,HP34の中心に来る位
置関係がジヤストトラツキングとなるように選ば
れている。この再生ヘツドHP33及びHP34の再生
出力が再生アンプ633,634を夫々介してトラツ
キング検出回路7に供給される。再生ヘツド
HP33,HP34の再生出力は、ジヤストトラツキン
グ時で等しい振幅のものとなり、トラツキングの
ずれが生じると、再生ヘツドHP33,HP34の再生
出力の振幅が等しくなくなる。この振幅の差及び
その極性は、トラツキングのずれの量及びその方
向に応じたものとなり、トラツキング検出回路7
では、トラツキングのずれを補正するための制御
信号が形成され、この制御信号によつて例えば電
磁力を利用した位置制御装置8が駆動され、再生
ヘツドHP1〜HP34の高さが変えられ、ジヤスト
トラツキング状態となされる。
また、再生ヘツドHP1〜HP32によつてデータ
トラツクから再生されたデイジタル信号が再生ア
ンプ61〜632を夫々介してクロツク抽出回路91
〜932に供給され、伝送データのビツト周波数成
分のクロツクが取り出される。101〜1032は、
チヤンネルデコーデイングのための復調回路を示
し、この復調回路101〜1032の出力がTBC(時
間軸誤差補正装置)111〜1132に供給され、
ジツタなどによる時間軸変動分が除去される。そ
して、後述するような誤り訂正デコーダ12に供
給されることによつて、誤りの検出及び訂正がな
され、出力端子131〜1324の夫々にPCMオー
デイオ信号の系列が取り出される。伝送エラーの
うちで訂正不可能なものを目立たなくするよう
に、図示せずも、誤り訂正デコーダ12に対して
誤り補正回路が接続され、更に、その後において
マルチプレクサによつてステレオの左右のチヤン
ネルのデータに変換される。
第3図は、誤り訂正エンコーダ2を全体として
示すもので、その入力側にオーデイオPCM信号
が供給される。オーデイオPCM信号は、左右の
ステレオ信号の夫々をサンプリング周波数fs(例
えば44.1〔kHz〕)でもつてサンプリングし、1サ
ンプルを1ワード(2を補数とするコードで16ビ
ツト)に変換することで形成されている。したが
つて左チヤンネルのオーデイオ信号に関しては、
(L0,L1,L2……)と各ワードが連続するPCM
データが得られ、右チヤンネルのオーデイオ信号
に関しても(R0,R1,R2……)と各ワードが連
続するPCMデータが得られる。この左右のチヤ
ンネルのPCMデータが夫々6チヤンネルずつに
分けられ、計12チヤンネルのPCMデータ系列が
入力される。所定のタイミングにおいては、
(L6o,R6o,L6o+1,R6o+1,L6o+2,R6o+2,L6o+3
R6o+3,L6o+4,R6o+4)の12ワードが入力される。
この例では、1ワードを上位8ビツトと下位8ビ
ツトとに分け、12チヤンネルを更に24チヤンネル
として処理している。PCMデータの1ワードを
簡単のために、Wiとして表わし、上位8ビツト
に関しては、Wi,AとAのサフイツクスを付加し、
下位8ビツトに関しては、Wi,BとBのサフイツク
スを付加して区別している。例えばL6oがW12o,A
及びW12o,Bの2つに分割されることになる。
この24チヤンネルのPCMデータ系列がまず偶
奇インターリーバ14に対して供給される。
(n=0、1、2……)とすると、L6o(=
W12o,A、W12o,B、R6o(=W12o+1,A、W12o+1,B)、
L6o+2(=W12o+4,A、W12o+4,B)、R6o+2(=W12o+5,A
W12o+5,B)、L6o+4(=W12o+8,A、W12o+8,B)、R6o+4
(=W12o+9,A、W12o+9,B)の夫々が偶数番目のワー
ドであり、これ以外が奇数番目のワードである。
偶数番目のワードからなるPCMデータ系列の
夫々が偶奇インターリーバ14の1ワード遅延回
路15A,15B,16A,16B,17A,1
7B,18A,18B,19A,19B,20
A,20Bによつて1ワード遅延される。また、
偶奇インターリーバ14では、偶数番目のワード
からなる12個のデータ系列が第1〜第12番目まで
の伝送チヤンネルを占め、奇数番目のワードから
なる12個のデータ系列が第13〜第24番目までの伝
送チヤンネルを占めるように変換される。
偶奇インターリーバ14は、左右のステレオ信
号の夫々に関して連続する2ワード以上が誤り、
然もこのエラーが訂正不可能となることを防止す
るためのものである。例えば(Li-1,Li,Li+1
と連続する3ワードを考えると、Liが誤つてお
り、然もこのエラーが訂正不可能な場合に、Li-1
又はLi+1が正しいことが望まれる。それは、誤つ
ているデータLiを補正する場合において、前の正
しいワードLi-1でもつてLiを補間(前値ホール
ド)したり、Li-1及びLi+1の平均値でもつてLi
補間するためである。偶奇インターリーバ14の
遅延回路15A,15B〜20A,20Bは、隣
接するワードが異なる誤り訂正ブロツクに含まれ
るようにするために設けられている。また、偶数
番目のワードからなるデータ系列と奇数番目のワ
ードからなるデータ系列毎とに伝送チヤンネルを
まとめているのは、インターリーブしたときに、
近接する偶数番目のワードと奇数番目のワードと
の記録位置間の距離をなるべく大とするためであ
る。
偶奇インターリーバ14の出力には、第1の配
列状態にある24チヤンネルのPCMデータ系列が
現れ、その夫々から1ワードずつ取り出されて符
号器21に供給され、第1のチエツクワード
Q12o,Q12o+1,Q12o+2,Q12o+3が形成される。第
1のチエツクワードを含んで構成される誤り訂正
ブロツクは (W12o-12,A、W12o-12,B、W12o+1-12,A
W12o+1-12,B、W12o+4-12,A、W12o+4-12,B
W12o+5-12,A、W12o+5-12,B、W12o+8-12,A
W12o+8-12,B、W12o+9-12,A、W12o+9-12,B、W12o+2,A
W12o+2,B、W12o+3,A、W12o+3,B、W12o+6,A
W12o+6,B、W12o+7,A、W12o+7,B、W12o+10,A
W12o+10,B、W12o+11,A、W12o+11,B、Q12o、Q12o+1
Q12o+2、Q12o+3) となる。第1の符号器21では、1ブロツクのワ
ード数:(n=28)、1ワードのビツト数:(m=
8)、チエツクワード数:(k=4)の符号化がな
されている。
この24個のPCMデータ系列と、4個のチエツ
クワード系列とがインターリーバ22に供給され
る。インターリーバ22では、偶数番目のワード
からなるPCMデータ系列と奇数番目のワードか
らなるPCMデータ系列との間にチエツクワード
系列が介在するように伝送チヤンネルの位置を変
えてから、インターリーブのための遅延処理を行
なつている。この遅延処理は、第1番目の伝送チ
ヤンネルを除く他の27個の伝送チヤンネルの夫々
に対して、1D、2D、3D、4D、……、26D、27D
(但しDは単位遅延量)の遅延量の遅延回路を挿
入することでなされている。このインターリーバ
22は、メモリーによつて構成される。
インターリーバ22の出力には、第2の配列状
態にある28個のデータ系列が現れ、このデータ系
列の夫々から1ワードずつが取り出されて符号器
23に供給され、第2のチエツクワードP12o
P12o+1,P12o+2,P12o+3が形成される。第2のチ
エツクワードを含んで構成される32ワードからな
る誤り訂正ブロツクは、下記のものとなる。
(W12o-12,A、W12o-12(D+1),B、W12o+1-12(2D+1),A
W12o+1-12(3D+1),B、W12o+4-12(4D+1),A
W12o+4-12(5D+1),B、W12o+5-12(6D+1),A
W12o+5-12(7D+1),B、 ……… Q12o-12(12D)、Q12o+1-12(13D)、Q12o+2-12(14D)
Q12o+3-12(15D)、 ……… W12o+10-12(24D),A、W12o+10-12(25D),B
W12o+11-12(26D),A、W12o+11-12(27D),B、P12o、P12o+1

P12o+2、P12o+3) かかる第1及び第2のチエツクワードを含む32
個のデータ系列のうちで、偶数番目の伝送チヤン
ネルに対して1ワードの遅延回路が挿入されたイ
ンターリーバ24が設けられており、また第2の
チエツクワード系列に対してインバータ25,2
6,27,28が挿入される。インターリーバ2
4によつてブロツク同士の境界にまたがるエラー
が訂正不可能となるワード数のエラーとなり易い
ことに対処している。また、インバータ25〜2
8は、伝送時におけるドロツプアウトによつて1
ブロツク中の全てのデータが“0”となり、これ
を再生系において正しいものと判別してしまう誤
動作を防止するため設けられている。そして、最
終的に得られる24個のPCMデータ系列と8個の
チエツクワード系列とが前述のようにして磁気テ
ープの32本のトラツクの各々に記録される。
上述の符号器21は、前述したような誤り訂正
符号に関するもので、(n=28、m=8、k=4)
であり、同様の符号器23は、(n=32、m=8、
k=4)である。
再生されたデータが増幅、復調などの処理をさ
れて1伝送ブロツクの32ワード毎に第4図に示す
誤り訂正デコーダの入力に加えられる。再生デー
タであるために、エラーを含んでいる可能性があ
る。エラーがなければ、このデコーダの入力に加
えられる32ワードは、誤り訂正エンコーダの出力
に現れる32ワードと一致する。誤り訂正デコーダ
では、エンコーダにおけるインターリーブ処理と
対応するデインターリーブ処理を行なつて、デー
タの順序を元に戻してから誤り訂正を行なう。
まず、奇数番目の伝送チヤンネルに対して1ワ
ードの遅延回路が挿入されたデインターリーバ2
9が設けられ、また、チエツクワード系列に対し
てインバータ30,31,32,33が挿入さ
れ、第1の復号器34に供給される。復号器34
では、第5図に示すように、パリテイ検査行列
Hc1と入力の32ワード(VT)とから、シンドロー
ムS11,S12,S13,S14が発生され、これにもとず
いて前述のようなエラー訂正が行なわれる。αは
(F(X)=x8+x4+x3+x2+1のGF(28)の元であ
る。復号器34からは、24個のPCMデータ系列
と4個のチエツクワード系列とが現れ、このデー
タ系列の1ワード毎にエラーの有無を示すポイン
タ(少なくとも1ビツト)が付加されている。
この復号器34の出力データ系列がデインター
リーバ35に供給される。デインターリーバ35
は、誤り訂正エンコーダにおけるインターリーバ
22でなされる遅延処理をキヤンセルするための
もので、第1番目の伝送チヤンネルから第27番目
の伝送チヤンネルまでの夫々に(27D,26D,
25D,……2D,1D)と遅延量が異ならされた遅
延回路が挿入されている。デインターリーバ35
の出力が第2の復号器36に供給される。復号器
36では、第6図に示すように、パリテイ検査行
列HC2と入力の28ワードとから、シンドローム
S21,S22,S23,S24が発生され、これにもとずい
て前述のようなエラー訂正が行なわれる。復号器
36においてエラーを訂正したワードに関するポ
インタは、クリアされ、復号器36でも訂正でき
なかつたエラーを含むワードに関するポインタ
は、クリアされない。
かかる復号器36の出力に現れるデータ系列が
偶奇デインターリーバ37に供給される。偶奇デ
インターリーバ37では、偶数番目のワードから
なるPCMデータ系列と奇数番目のワードからな
るPCMデータ系列とが互いちがいの伝送チヤン
ネルに位置するように戻されると共に、奇数番目
のワードからなるPCMデータ系列に対して1ワ
ード遅延回路が挿入されている。この偶奇デイン
ターリーバ37の出力には、誤り訂正エンコーダ
の入力に供給されるのと全く同様の配列と所定番
目の伝送チヤンネルとを有するPCMデータ系列
が得られることになる。
この第4図に示す誤り訂正デコーダでは、第1
のチエツクワードP12,P12o+1,P12o+2,P12o+3
用いたエラー訂正と第2のチエツクワードQ12o
Q12o+1,Q12o+2,Q12o+3を用いたエラー訂正とを
夫々1回ずつ行なつている。この各エラー訂正を
2回以上(実際的には、2回程度)ずつ行なうよ
うにすれば、訂正された結果のよりエラーが減少
されたことを利用できるから、エラー訂正能力を
より増すことができる。
なお、上述の例では、インターリーバ22にお
ける遅延処理として、遅延量をDずつ異ならせる
ようにしたが、このような規則的な遅延量の変化
と異なり、不規則なものとしても良い。また、第
2のチエツクワードPiは、PCMデータのみなら
ず、第1のチエツクワードQiをも含んで構成され
る誤り訂正符号である。これと同様に、第1のチ
エツクワードQiが第2のチエツクワードPiをも含
むようにすることも可能である。具体的には、第
2のチエツクワードPiを帰還して第1のチエツク
ワードを形成する符号器に供給すれば良い。
以上の説明から理解されるように、この発明に
依れば、1ブロツクに含まれるワードの夫々を別
個のトラツクとして記録しており、また、トラツ
ク間がある程度の距離をおいているときには、ド
ロツプアウトがテープ長手方向に関して複数のト
ラツクの同一位置に発生しにくいので、1ブロツ
ク内で訂正不可能となるほど多数のワードが誤る
ことを防止することができる。また、この発明で
は、エラー位置を示すポインタを用いないでも、
例えば2ワードエラーまで訂正することができる
誤り訂正符号を用いており、また、クロスインタ
ーリーブによつてバーストエラーを分散させるよ
うにしているので、ランダムエラー及びバースト
エラーの何れに対しても有効なエラー訂正を行な
うことができる。この発明における誤り訂正符号
は、訂正可能なエラーワード数が増加するほど、
復号アルゴリズムが複雑となる。もし、1ワード
エラーだけの訂正を行なうときには、頗る簡単な
構成の復号器を用いることができる。したがつ
て、誤り訂正復号器として、訂正能力が低いもの
から高いものまでの複数グレードのものを用意す
ることが容易となる。
【図面の簡単な説明】
第1図はこの発明の一実施例の記録系の構成を
示すブロツク図、第2図はその再生系の構成を示
すブロツク図、第3図はこの発明の一実施例にお
ける誤り訂正エンコーダの構成を示すブロツク
図、第4図はこの発明の一実施例における誤り訂
正デコーダの構成を示すブロツク図、第5図及び
第6図は誤り訂正デコーダの復号器の動作の説明
に用いる図である。 HR1〜HR33…記録ヘツド、HP1〜HP33…再生
ヘツド、2…誤り訂正エンコーダ、12…誤り訂
正デコーダ、21,23…符号器、14,22,
24…インターリーバ、34,36…復号器、2
9,35,37…デインターリーバ。

Claims (1)

  1. 【特許請求の範囲】 1 入力されたPCMデータを複数チヤンネルに
    分配し、この複数チヤンネルのPCMデータ系列
    の各々に含まれる1ワードを第1の誤り訂正符号
    器に供給することによつて第1のチエツクワード
    系列を発生させ、この第1のチエツクワード系列
    及び上記複数チヤンネルのPCMデータ系列をチ
    ヤンネルごとに異なる時間遅延させ、この異なる
    時間遅延された各チヤンネルのうち少なくとも複
    数チヤンネルのPCMデータ系列に各々含まれる
    1ワードを第2の誤り訂正符号器に供給すること
    によつて第2のチエツクワード系列を発生させ、
    上記異なる時間遅延された複数チヤンネルの
    PCMデータ系列と上記第1及び第2のチエツク
    ワード系列とを磁気テープの長手方向に延長する
    互いに平行な複数本のトラツクに別個に記録する
    ようになし、上記第1及び第2の誤り訂正符号器
    は、mビツトを1ワードとし、nワードを1ブロ
    ツクとするときに、下記のパリテイ検査行列Hに
    もとずいてk個のチエツクワードを発生するよう
    に構成されていることを特徴とするPCM信号記
    録装置。 但し、αは、GF(2)上の既約多項式をF(X)と
    するときに、(F(X)=0)を満足する根である。
JP16076381A 1981-10-08 1981-10-08 Pcmshingokirokusochi Expired - Lifetime JPH0237629B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16076381A JPH0237629B2 (ja) 1981-10-08 1981-10-08 Pcmshingokirokusochi

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16076381A JPH0237629B2 (ja) 1981-10-08 1981-10-08 Pcmshingokirokusochi

Publications (2)

Publication Number Publication Date
JPS5862806A JPS5862806A (ja) 1983-04-14
JPH0237629B2 true JPH0237629B2 (ja) 1990-08-27

Family

ID=15721929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16076381A Expired - Lifetime JPH0237629B2 (ja) 1981-10-08 1981-10-08 Pcmshingokirokusochi

Country Status (1)

Country Link
JP (1) JPH0237629B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60154370A (ja) * 1984-01-24 1985-08-14 Trio Kenwood Corp 磁気記録再生装置

Also Published As

Publication number Publication date
JPS5862806A (ja) 1983-04-14

Similar Documents

Publication Publication Date Title
US4413340A (en) Error correctable data transmission method
US4375100A (en) Method and apparatus for encoding low redundancy check words from source data
US4306305A (en) PCM Signal transmitting system with error detecting and correcting capability
US4546474A (en) Method of error correction
JPH0353817B2 (ja)
US7877662B2 (en) Reverse concatenation for product codes
US4398292A (en) Method and apparatus for encoding digital with two error correcting codes
KR850001675B1 (ko) 멀티트랙 pcm 데이타 기록방법
JPH0697542B2 (ja) インタ−リ−ブ回路
CZ281601B6 (cs) Zařízení pro čtení a dekódování paměťového média
JPS6342888B2 (ja)
JPH0353818B2 (ja)
JPH0361381B2 (ja)
KR101120780B1 (ko) 기록 쓰기 경로를 위한 리버스 연결 인코딩 시스템과 매체 상에 기록하기 위한 데이터를 인코딩하는 방법과 컴퓨터 판독가능한 기록 매체
EP0144431B1 (en) Error-correcting apparatus
US4606026A (en) Error-correcting method and apparatus for the transmission of word-wise organized data
EP0817481B1 (en) Reproducing apparatus and recording and reproducing apparatus
EP0354065A2 (en) Digital data modulation circuit and method and digital data demodulation circuit
JPH0237629B2 (ja) Pcmshingokirokusochi
JPH0232703B2 (ja) Deijitarushingonomaruchitoratsukukirokuhoho
JPH0353816B2 (ja)
JPH0361380B2 (ja)
JPH0376052B2 (ja)
JPH0361379B2 (ja)
JPH044776B2 (ja)