JPH0237446A - キャッシュ制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、キャッシュ制御方式、具体的には論理アドレ
スキャンシュのキヤ・ノシュ制御方式に関し、特に、論
理アドレスキャッシュにおいて主記憶を共有する複数の
アゲセス要求元が存在するシステムで生じる論理矛盾を
回避することのできるキャッシュ制御方式に関するもの
である。

〔従来の技術〕

キャッシュでは、主記憶上にあるデータのコピーが保持
される。キャッシュに保持されたコピーデータへのアク
セスは、主記憶上にある元データに対するアクセスに比
較して高速に行われる。このため、キャッシュ上に保持
されたコピーデータへのアクセスが多ければ多いほど、
つまり、ヒツト率が高ければ高いほど実効的なアクセス
タイムが短くなり、システムの性能が向上する。

後述でも触れるが、アクセスするデータのコピーがキャ
ッシュ上に保持されている場合には、コピーデータに対
しアクセスが行われ、コピーデータがキャッシュに保持
されていないとき、主記憶側の元データに対するアクセ
スが実行されるのであり、しかも、上記したように、コ
ピーデータへのアクセスの方が主記憶上にある元データ
に対するアクセスに比し高速に行えるのであるから、主
記憶側へのデータをキャッシュ側の記憶容量の許す範囲
内でキャッシュ上にコピーデータとして保持しておけば
、それだけ、アクセス要求時に、より高速で行えるコピ
ーデータへのアクセスが行われる機会が多くなる。この
ように、キャッシュ上に保持されたコピーデータへのア
クセスが多ければ（ヒント率が高ければ）、その分、ア
クセスに必要とされる時間を減少させることができ、実
効的なアクセスタイムが短くなってシステムの性能の向
上に役立つこととなる。

かかるキャッシュには、アドレスによって、論理アドレ
スによるものと、物理アドレスによるものとがある。

すなわち、キャッシュは、コピーデータを識別するため
にデータのアドレスをコピーデータに対応して保持する
が、保持するアドレスによって、論理アドレスを保持す
る論理アドレスキャッシュと、物理アドレスを保持する
物理アドレスキャッシュの２つの方式のキャッシュがあ
る。

これら論理アドレスキャッシュと、物理アドレスキャン
シュとは、既述の如く、主記憶上の元データに対するア
ドレスと比較すれば、アクセスが高速に行えるが、両キ
ャッシュを比較すると、より早いアクセスが必要とされ
るような用途には、前者の論理アドレスキャンシュが適
している。

これは、下記のようなことからである。一般に、主記憶
へのアクセスが物理アドレスによって行われるため、物
理アドレスキャッシュが採用される。

しかし、物理アドレスキャッシュではデータの検索を物
理アドレスで行うため、論理アドレスから物理アドレス
へのアドレス変換を必要とする。従って、アドレス変換
を行う必要のない論理アドレスキャンシュに比較してア
ドレス変換時間だけアクセスが遅い。また、最新のデバ
イス技術を用いた場合、チップ間の信号伝搬遅延がチッ
プ内における信号伝達遅延に対し大きいため、キャッシ
ュはチップに内蔵することが好ましい。しかし、物理ア
ドレスキャッシュをチップに内蔵しようとすると、必然
的にアドレス変換手段をチップに内蔵する必要があり、
チップの集積度が低い場合には、キャッシュの容量が制
限されるなどの問題が生じる。以上のような理由によっ
て、より早いアクセスが要求される場合には、論理アド
レスキャッシュが採用されている。

このように、キャッシュのうちでも、論理アドレスキャ
ンシュは、物理アドレスキャッシュと比較して早いアク
セスタイムを持つという利点がある。

〔発明が解決しようとする課題〕

しかし、キャッシュでは、キャッシュに保持したコピー
データと対応する主記憶上の元データが異なる論理矛盾
が生ずる問題があり、この論理矛盾は、特に、論理アド
レスキャンシュにおいて、主記憶を共有する複数のアク
セス要求元が存在するシステムのとき、主記憶上のデー
タが主記憶を共有する他のアクセス要求元により更新さ
れた場合に、キャッシュに保持したコピーデータと対応
する主記憶上の元データが異なる論理矛盾が生じ、主記
憶上の元データとキャッシュに保持されたコピーデータ
が一致しない状態が発生する。

しかし、第４図で示すように、従来方式の論理アドレス
キャッシュでは、この論理矛盾が生じたことを検出する
機構を有していない。

すなわち、第４図において、論理アドレスキャッシュ１
０は、データ保持手段１１と、論理アドレス保持手段１
２と、論理アドレス検索手段１３とを有し、データ保持
手段１１には、キャッシュデータ人出力（入出力端子）
２あるいはメモリデータ入出力（入出力端子）３から与
えられたデータが書き込まれ、また、データに対応させ
て論理アドレス入力（入力端子）１から与えられたデー
タの論理アドレスが論理アドレス保持手段１２に書き込
まれ、それぞれ保持されるようになっている。

上記論理アドレス°キャッシュ１０では、アクセスが行
われると、論理アドレス入力（入力端子）１から与えら
れたアクセスするデータの論理アドレスと論理アドレス
保持手段１２に保持された論理アドレスの比較が行われ
、データ保持手段１１にコピーデータが保持されている
場合には、既述したように、主記憶上にある元データに
対するアクセスではなくコピーデータに対しアクセスが
実行されることとなり、コピーデータが保持されていな
かったとき、メモリアクセス制御出力（出力端子）４か
らメモリアクセス手段を起動し、図示しない主記憶上に
あるデータ、すなわち元データに対するアクセスが行わ
れるのであるが、前述のごとく、主記憶上のデータが当
該主記憶を共有する他のアクセスにより更新されたよう
な場合において論理矛盾が生じたとき、上記論理アドレ
スキャッシュ１０は、第４図に示すように、その論理矛
盾の検出のための手段は具備してはいない。

そこで、論理矛盾の発生を避けるため、例えば、Ｉ１０
転送のような主記憶への書き込みが行われた場合には、
論理矛盾が生じないようにキャッシュに保持したすべて
のデータを無効化する必要があったが、そのようにすべ
てのデータの無効化はシステムの性能の低下を招く結果
となる。すなわち、この無効化によってキャッシュのヒ
ツト率は低下し、システムの性能が低下してしまう。

このように、論理矛盾の発生を防止しようとして無条件
の無効化を行う゛ときは、論理アドレスキャッシュの利
点、特に物理アドレスキャンシュに比較しても早いアク
セスタイムを持つという特徴を充分に活かすこともでき
なくなってしまう。

また、論理矛盾の発生は、論理アドレスキャンシュの利
用範囲を狭くすることにもなる。すなわち、マルチプロ
セッサシステムでは、他系のプロセッサによって主記憶
への書き込みが行われた場合に、論理矛盾が生じる。そ
こで、この論理矛盾が生じないようにするため、例えば
、コードデータのみをキャッシングする命令キャッシュ
として論理アドレスキャッシュは採用されていたのであ
り、このように、適用するデータも制限される。

本発明の目的は、論理矛盾を回避することができ、しか
もこれを論理アドレスキャッシュの特徴を損なわずに行
うことのできるキャッシュ制御方式を提供することにあ
る。

〔課題を解決するための手段〕

本発明のキャッシュ制御方式は、 データを保持するデータ保持手段と、 データに対応しデータの論理アドレスを保持する論理ア
ドレス保持手段と、 論理アドレスによってデータの検索を行う論理アドレス
検索手段とを備える論理アドレスキャッシュにおけるキ
ャッシュ制御方式であって、データ保持手段におけるデ
ータが保持されるエントリの識別番号を保持する識別番
号保持手段、エントリ識別番号に対応してそのエントリ
に保持されたデータの物理アドレスを保持する物理アド
レス保持手段、および物理アドレスによってエントリ識
別番号の検索を行う物理アドレス検索手段を有し、書き
込み物理アドレスを監視することによって、主記憶を共
有する他のアクセス要求元により更新されたデータの更
新前のコピーデータを前記データ保持手段に保持してい
ることを検出し、当該コピーデータを保持するエントリ
の識別番号を指定することによって、当該コピーデータ
を無効化する無効化手段を有することを特徴としている
。

〔作用〕

本発明のキャッシュ廚御方式では、論理アドレスキャッ
シュのデータ保持手段におけるエントリの識別番号が識
別番号保持手段に、エントリの識別番号に対応させて、
与えられたデータの物理アドレスが物理アドレス保持手
段に保持される。無効化手段は、書き込み物理アドレス
を監視し、−定条件下での該当コピーデータの無効化を
行う。

かかる監視、無効化処理は、主記憶への書き込みが行わ
れた場合には、与えられた書き込み物理アドレスと物理
アドレス保持手段に保持された物理アドレスを比較し、
主記憶を共有する他のアクセス要求元により更新さ孔た
主記憶上のデータの更新前のデータをデータ保持手段に
保持しているかどうかを調べ、更新前のデータをデータ
保持手段に保持している場合には、該当のデータが保持
されたエントリの識別番号を指定することによって該当
のデータを無効化することにより、これを行うことがで
きる。

この書き込み物理アドレスによるデータの無効化は物理
アドレス検索手段によって制御される。

これによって、キャッシュに保持されたコピーデータに
対応する主記憶上の元データが更新された場合には、常
に保持されたコピーデータが無効化されるため、主記憶
上の元データとキャッシュに保持されたコピーデータの
一致を保証することができる。

〔実施例］ 次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例の基本構成図である。

第１図において、本発明に従うキャッシュ制御方式を適
用した論理アドレスキャッシュ１０は、データを保持す
るデータ保持手段１１と、データに対応してデータの論
理アドレスを保持する論理アドレス保持手段１２と、論
理アドレス検索手段１３とを備えている。

論理アドレス検索手段１３は、論理アドレスによってデ
ータの検索を行う手段であって、エントリ識別番号出力
（出力端子）５を介して後述のエントリ識別番号を無効
化手段２０に送出するようになっていると共に、無効化
゛手段２０から無効エントリ識別番号入力（入力端子）
を通して無効化すべきエントリの識別番号が入力される
ようになっている。

無効化手段２０は、識別番号保持手段２１と、物理アド
レス保持手段２２と、物理アドレス検索手段２３とを有
する。

識別番号保持手段２１は、論理アドレスキャンシュ１０
のデータ保持手段１１における１つのデータが保持され
る領域、すなわちエントリの識別番号を保持する手段で
ある。また、物理アドレス保持手段２２は、エントリ識
別番号に対応してそのエントリに保持されたデータの物
理アドレスを保持するもので、物理アドレスの保持は、
エントリの識別番号に対応させて物理アドレス入力（入
力端子）７から与えられたデータの物理アドレスを書き
込むことによって行われる。

物理アドレス検索手段２３は、物理アドレスによってエ
ントリ識別番号の検索を行う手段であって、書き込み物
理アドレス入力（入力端子）８に入力される書き込み物
理アドレスを監視する。書き込み物理アドレスは、図示
しない主記憶への書き込みが行われた場合において主記
憶への書き込みアドレスが書き込み物理アドレス人力８
から無効化手段２０へ与えられるようになっており、無
効化手段２０においては、論理アドレスキャッシュ１０
に保持したデータを無条件に無効化するのではなく、書
き込み物理アドレスを監視することによって、主記憶を
共有する他のアクセス要求元により更新されたデータの
更新前のコピーデータを前記データ保持手段に保持して
いることを検出し、当該コピーデータを保持するエント
リの識別番号を指定することによって、当該コピーデー
タを無効化する。

このように、本キャッシュ制御方式では、データを保持
するデータ保持手段１１と、データに対応してデータの
論理アドレスを保持する論理アドレス保持手段１２と、
論理アドレスによってデータの検索を行う論理アドレス
検索手段１３を持つ論理アドレスキャッシュ１０のキャ
ッシュ制御方式において、データ保持手段１１に゛おけ
る１つのデータが保持される領域、つまり、エントリの
識別番号を保持する識別番号保持手段２１と、エン）　
ＩＪ識別番号に対応してそのエントリに保持されたデー
タの物理アドレスを保持する物理アドレス保持手段２２
と、物理アドレスによってエントリ識別番号の検索を行
う物理アドレス検索手段２３を有し、書き込み物理アド
レスを監視することによって、主記憶を共有する他のア
クセス要求元により更新されたデータの更新前のコピー
データをデータ保持手段１１に保持していることを検出
し、当該コピーデータを保持するエントリの識別番号を
指定することによって、当該コピーデータを無効化する
無効化手段２０を有する。

論理アドレスキャンシュ１０での動作、並びに無効化手
段２０によるコピーデータの無効化処理は、次のように
してなされる。

まず、論理アドレスキャッシュ１０においては、キャッ
シュデータ入出力２あるいはメモリデータ入出力３から
与えられたデータをデータ保持手段１１に、また、デー
タに対応させて論理アドレス人力１から与えられたデー
タの論理アドレスを論理アドレス保持手段１２にそれぞ
れ書き込んでおく。

アクセスが行われると、論理アクセス人力１から与えら
れたアクセスするデータの論理アドレスと論理アドレス
保持手段１２に保持された論理アドレスを比較し、デー
タ保持手段１１にアクセスするデータのコピーが保持さ
れているかどうかを調べる。

データ保持手段１１にコピーデータが保持されている場
合にはコピーデータに対しアクセスを行う。

データ保持手段１１にコピーデータが保持されていない
場合には、メモリアクセス制御出力４からメモリアクセ
ス手段を起動し、主記憶上にあるデータに対するアクセ
スを行う。

以上は、従来方式の論理アドレスキャンシュの動作とし
て既知の作用であって、論理アドレス検索手段１３によ
って制御される。

本発明に従うキャッシュ制御方式では、さらに、データ
保持手段１１におけるエントリの識別番号を識別番号保
持手段２１に、エントリの識別番号に対応させて物理ア
ドレス人カフから与えられたデータの物理アドレスを物
理アドレス保持手段２２に書き込んでおく。主記憶への
書き込みが行われた場合には、書き込み物理アドレス人
力８から与えられた書き込み物理アドレスと物理アドレ
ス保持手段２２に保持された物理アドレスを比較し、主
記憶を共有する他のアクセス要求元により更新された主
記憶上のデータの更新前のデータをデータ保持手段１１
に保持しているかどうかを調べる。更新前のデータをデ
ータ保持手段１１に保持している場合には、該当のデー
タが保持されたエントリの識別番号を指定することによ
って該当のデータを無効化する。この書き込み物理アド
レスによるデータの無効化は物理アドレス検索手段２３
によって制御される。これによって、キャッシュに保持
されたコピーデータに対応する主記憶上の元データが更
新された場合には、常に保持されたコピーデータが無効
化されるため、主記憶上の元データとキャッシュに保持
されたコピーデータの一致を保証することができる。

更に、第２図、第３図を参照して本発明の具体例につい
て説明する。

第２図は具体例のブロック図である。第２図において、
符号１００は本例での論理アドレスキャッシュを示し、
データメモリ１１０はデータ保持手段に対応し、論理ア
ドレスメモリ１２０は論理アドレス保持手段に対応し、
論理アドレス検索制御部１３０は論理アドレス検索手段
に対応し、さらに、論理アドレス検索制御部１３０は論
理アドレス比較部１３１と、抹消データ選択部１３２と
、論理無効化制御部１３３を持つ。

また、符号２００は本例での無効化制御部で無効化手段
に対応し、識別番号メモリ２１０は識別番号保持手段に
対応し、物理アドレスメモリ２２０は物理アドレス保持
手段に対応し、物理アドレス検索制御部２３０は物理ア
ドレス検索手段に対応し、さらに、物理アドレス検索制
御部２３０は物理アドレス比較部２３１と、物理無効化
制御部２３２を持つ。

また、第３図は第２図の論理アドレスキャンシュおよび
無効化制御部を適用した場合のシステムの構成の一例を
示す。

本システムは、論理アドレスキャッシュ１００と、無効
化制御部２００と、プロセッサ３００と、アドレス変換
手段４００と、メモリアクセス手段５００と、主記憶６
００とから構成される。

第３図で示すように、プロセッサ３００は、データをア
クセスするために論理アドレス人力１とキャッシュデー
タ入出力２によって論理アドレスキャンシュ１００に接
続されている。また、主記憶６００上にある元データを
アクセスするために必要とするアクセスするデータの物
理アドレスが、アクセスするデータの論理アドレスを入
力としてアドレス変換手段４００で生成される。プロセ
ッサ３００が論理アドレスキャッシュ１００上に保持さ
れたコピーデータに対し書き込みを伴うアクセスを行っ
た場合、あるいは、論理アドレスキャッシュ１００上に
保持されていないデータに対しアクセスを行った場合に
は、生成された物理アドレスがメモリアクセス手段５０
０に入力される。この場合には、さらに、論理アドレス
キャッシュ１００はメモリアクセス制御出力４からメモ
リアクセス手段５００を起動し、主記憶６００上にある
元データに対するアクセスを行う。主記憶６００上にあ
る元データをアクセスするために論理アドレスキャッシ
ュ１００はメモリデータ入出力３によってメモリアクセ
ス手段５００に接続されている。

さらに、書き込み物理アドレスを監視することによって
、主記憶６００を共有する他のアクセス要求元により更
新されたデータの更新前のコピーデータを論理アドレス
キャッシュ１００上に保持していることを検出し、当該
コピーデータを無効化するだめに、主記憶６００への書
き込みアドレスが書き込み物理アドレス人力８から無効
化制御部２００に入力される。また、アドレス変換手段
４００で生成されたアクセスするデータの物理アドレス
が物理アドレス人カフから無効化制御部２００に入力さ
れる。

以下に、上記構成による場合の動作について説明する。

まず、論理アドレス比較部１３１において、論理アドレ
ス人力１から与え°られたアクセスするデータの論理ア
ドレスと論理アドレスメモ１月２０に保持された論理ア
ドレスが比較される。論理アドレスメモ１月２０にはデ
ータメモリ１１０に保持されたデータに対応して、デー
タの論理アドレスが保持されている。比較の結果、アク
セスするデータの論理アドレスが論理アドレスメモ１月
２０に保持されている。つまり、アクセスするデータの
コピーがデータメモ１月１０に保持されている場合には
、データメモリ１１０に保持されたコピーデータに対し
アクセスが行われる。また、アクセスが書き込みを行う
場合には、データメモ１月１０に保持されたコピーデー
タを更新すると同時に、メモリアクセス制御出力４から
、第３図に示したメモリアクセス手段（メモリアクセス
制御部）５００を起動し、主記憶６００上にあるデータ
を更新する。これに対し、上述の比較の結果、アクセス
するデータの論理アドレスが論理アドレスメモリ１２０
に保持されていない、つまり、アクセスするデータのコ
ピーがデータメモリ１１０に保持されていない場合には
、メモリアクセス制御出力４から、第３図に示したメモ
リアクセス手段（メモリアクセス制御部）５００を起動
し、主記憶６００上にあるデータに対するアクセスを行
う。

しかも、上述のようにコピーが保持されていないときは
、さらに以下の処理を行う。

すなわち、この場合には、さらに、キャッシュのヒツト
率を高くするために、この最新のアクセスによってアク
セスされたデータが、データメモリ　（保持手段）１１
０に保持される。なお、このデータを保持するためのエ
ントリは、あらかじめ抹消データ選択部１３２によって
選択されるが、空きエントリがない場合には、最も有効
でないデータが保持されていたエントリが選択され、こ
の最も有効でないデータはキャッシュから抹消される。

抹消データ選択部１３２によって選択されたエントリの
識別番号は、エントリ識別番号出力５から無効化制御部
２００に送られる。

そして、アクセスするデータと、アクセスするデータの
論理アドレスが論理アドレスキャッシュ１００に得られ
た時点で、゛アクセスするデータと、アクセスするデー
タの論理アドレスを対にしてデータメモリ１１０　と論
理アドレスメモリ１２０に書き込んでおく。また、デー
タを保持するためのエントリの識別番号と、アクセスす
るデータの物理アドレスが無効化制御部２００に得られ
た時点で、エントリの識別番号とアクセスするデータの
物理アドレスを対にして識別番号メモリ２１０と物理ア
ドレスメモリ２２０に書き込んでおく。

このようにして、無効化制御部２００の識別番号メモリ
２１０と物理アドレスメモリ２２０に、エントリ、すな
わち上記論理アドレスキャッシュ１００側のデータメモ
リ１１０におけるエントリの識別番号とエントリ識別番
号に対応してデータの物理アドレスが保持されることに
なる。

さらに、無効化制御部２００は、これに加えて、第３図
に示した主記憶６００への書き込みに備えて、書き込み
物理アドレスの監視を行い、一定条件下でコピーデータ
の無効化を実行する。

すなわち、物理アドレス検索制御部２３０は、主記憶６
００に対する書き込み物理アドレスを監視する。主記憶
６００に対し書き込みが行われた場合には、物理アドレ
ス比較部２３１において、書き込み物理アドレス人力８
から与えられた書き込み物理アドレスと物理アドレスメ
モリ２２０に保持された物理アドレスが比較される。物
理アドレスメモリ２２０には、上述したごとく、対応す
るエントリのデータメモリ１１０に保持されたデータに
対応して、そのデータの物理アドレスが保持されている
。従って、比較の結果、書き込み物理アドレスが物理ア
ドレスメモリ２２０に保持されている、つまり、主記憶
６００を共用する他のアクセス要求元によって更新され
たデータの更新前のコピーをデータメモｉ月ｌＯに保持
している場合には、無効エントリ識別番号人力６から無
効化すべきエンＩ−ＩＪの識別番号を論理アドレスキャ
ンシュ１００に送る。論理無効化制御部１３３は無効化
すべきエントリの識別番号が送られるとデータメモリ１
１０に保持された該当のコピーデータを無効化する。

かくして、論理アドレスキャッシュ１００において主記
憶６００を共有する゛複数のアクセス要求元が存在する
システムにおいても、キャッシュに保持してすべてのデ
ータを無効化することなく、論理矛盾の発生は回避され
る。

（発明の効果〕 以上説明したように、本発明によれば、キャッシュ上に
保持されたコピーデータに対応する主記憶上の元データ
が更新されると、常に保持されたコピーデータが無効化
され、このため、物理アドレスキャッシュに比較して早
いアクセスタイムを持つという論理アドレスキャッシュ
の特徴を保ちつつ、主記憶上の元データと保持されたコ
ピーデータの一致を保証することができる。これによっ
て、Ｉ１０転送のような主記憶への書き込みが行われた
場合にも、保持したデータを無条件に無効化する必要が
なくなり、キャッシュのヒント率が向上する。また、マ
ルチプロセッサシステムでは、従来方式の論理アドレス
キャンシュがキャッシングできなかったデータをキャッ
シングできる論理アドレスキャッシュを得ることができ
る。さらに、論理アドレスキャッシュと無効化制御部を
物理的に分離できるため、キャッシュをチップに内蔵す
ることを容易ならしめる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す図、 第２図はさらに具体的な一例を示すブロック図、第３図
は第２図の各部を動作させるシステムの構成要素をも含
めて示す図、 第４図は従来方式の構成要素を示す図である。 １０・・・・・論理アドレスキャッシュ１１・・・・・
データ保持手段 １２・ １３・ ２０・ ２１・ ２２・ ２３・ 論理アドレス保持手段 論理アドレス検索手段 無効化手段 識別番号保持手段 物理アドレス保持手段 物理アドレス検索手段

Claims (1)

【特許請求の範囲】
1. （１）データを保持するデータ保持手段と、データに対
   応しデータの論理アドレスを保持する論理アドレス保持
   手段と、 論理アドレスによってデータの検索を行う論理アドレス
   検索手段とを備える論理アドレスキャッシュにおけるキ
   ャッシュ制御方式であって、データ保持手段におけるデ
   ータが保持されるエントリの識別番号を保持する識別番
   号保持手段、エントリ識別番号に対応してそのエントリ
   に保持されたデータの物理アドレスを保持する物理アド
   レス保持手段、および物理アドレスによってエントリ識
   別番号の検索を行う物理アドレス検索手段を有し、書き
   込み物理アドレスを監視することによって、主記憶を共
   有する他のアクセス要求元により更新されたデータの更
   新前のコピーデータを前記データ保持手段に保持してい
   ることを検出し、当該コピーデータを保持するエントリ
   の識別番号を指定することによって、当該コピーデータ
   を無効化する無効化手段を有することを特徴とするキャ
   ッシュ制御方式。