JPH0234069A - 入出力ポート切替装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、コンピュータ等から少なくとも２つの外部機
器にシリアルあるいはパラレルのデータ〔従来の技術〕 近年において、いわゆるマイクロ・プロセッサが種々の
用途に用いられるようになっており、種々のデバイスと
の間でデータ伝送することが必要とされている、このマ
イクロ・プロセッサと各種デバイスとの間でのデータの
伝送方法には、大別してシリアル（直列）伝送と、パラ
レル（並列）伝送とがある。上記シリアル伝送のとき、
例えばコンピュータ等と端末等の外部機器において、当
該デバイス間のインタフェースの規格には、Ｒ３−２３
２Ｃ等があり、また、上記パラレル伝送のときのデバイ
ス間のインタフェースの規格には、ＣＰ−ｒ　Ｂ等があ
り、これらは−船釣に使用されている。

ところで、上記コンビエータを２つ以上の外部機器との
間でパラレル又はシリアル・データの伝送を行う場合、
従来より第５図に示すような入出力ポート切替装置を用
い、パラレル又はシリアル・データの切替伝送を行って
いる。第５図において、コンピュータエ０１より出力さ
れるパラレル又はシリアル・データは、上記入出力ポー
ト切替装置１１０により外部機器１０５及び１０６に切
り替え供給される。上記入出力ポート切替装置ｌｌＯは
、データ処理用プロセッサいわゆるＣＰＵ１０２と、信
号線切替用のリレー１０３及び電源回路１０４とから成
り、上記コンピュータ１０１より出力されるパラレル又
はシリアル・データは、上記ＣＰＵ１０２と上記リレー
１０３に入力され、上記ＣＰＵ　１０２において上記パ
ラレル又はシリアル・データを処理し、該ＣＰＵ　１０
２の制御信号に基づいて上記リレー１０３が駆動制御さ
れる。

該駆動制御されるリレー１０３が、上記信号線を外部機
器１０５及び１０６に切り替え接続している。ここで、
上記ＣＰＵ１０２．　　リレー１０３等は、電源回路１
０４から電力を得ている。

〔発明が解決しようとする課題〕

上述のように、従来の入出力ポート切替装置においては
、上記リレーの切替制御信号を得るために、上述のよう
なＣＰＵが必要となり、また、上記リレーを駆動するた
めの電力を得るために、上述のような電源回路が必要と
なる。従って、上記入出力ポート切替装置は、上記ＣＰ
Ｕや電源回路等を内蔵した大型の機器となり、かつ価格
も高価なものとなる。

本発明は、このような実情に鑑みてなされたものであり
、、ＣＰＵや電源回路を用いない構成の簡単かつ安価な
入出力ポート切替装置を提供することを目的とするもの
である。

〔課題を解決するための手段〕

本発明は、上述の目的を達成するためになされたもので
あって、本発明に係る入出力ポート切替装置は、上記入
出力ポートの信号線の電力を蓄積するためのコンデンサ
と、このコンデンサに蓄えられた電力により駆動される
リレーと、このリレーをスイッチング制御するためのス
イッチング素子とを有することを特徴としている。

〔作用〕

本発明に係る入出力ポート切替装置では、上記入出力ポ
ートの信号線の電流をコンデンサに蓄積し、このコンデ
ンサに蓄えられた電荷をリレーの駆動電力源としている
ため上記電源回路が不要となる。また、上記入出力ポー
トの信号線に入力する制御信号でスイッチング素子を制
御しているためｃｐｕを必要としない。

（実施例） 以下、本発明の一実施例について、図面を参照しながら
説明する。

第１図は、本実施例に係る入出力ポート切替装置の回路
図であり、シリアル・データの伝送に使用されるもので
ある。

本実施例の回路は、Ｒ３−２３２Ｃポートに適用される
ものであり、第１図のコネクタＣＮＩＣＮ２．ＣＮ３の
ピン番号１．２．３．　４．　５゜６、７．　８．　２
０は上記Ｒ３−２３２Ｃのピン番号と対応したものであ
る。当該ピン番号をＪＩＳ規格の略号で表示すれば、第
１表のようなものとなる。

（以下余白） 第１表 上記回路図において、コンピュータからの信号線は、本
実施例の入出力ポート切替装置のコネクタＣＮＩに接続
され、コネクタＣＮ２．ＣＮ３のいずれか一方に切り替
え接続され、選択的に外部機器と接続される。

コネクタＣＮＩのＦＧ端子（ビン番号１）は、コネクタ
ＣＮ２及びコネクタＣＮ３のＦＣ端子にそれぞれそのま
ま接続されており、コンピュータ。

外部機器の保安のためのグランド線である。

コネクタＣＮＩのＳＤ端子（ビン番号２）は、後述のリ
レー回路５０により制御されるスイッチＳｌに接続され
、該スイッチＳ１を介してコネクタＣＮ２又はコネクタ
ＣＮ３のＳＤ端子に接続される。

コネクタＣＮＩのＲＤ端子（ビン番号３）は、後述のリ
レー回路５０により制御されるスイッチＳ２に接続され
、該スイッチＳ２を介してコネクタＣＮ２又はコネクタ
ＣＮ３のＲＤ端子に接続される。

コネクタＣＮＩのＲ３端子（ビン番号４）及びＥＲ端子
（ビン番号２０）は、それぞれジャンパＪ１の端子ｊ１
３．端子ｊｌｌに接続されている。

この時、上記Ｒ３端子は、コンピュータが外部機器に対
してデータの送信を要求する信号を伝送する。また、上
記Ｅ、Ｒ端子は、コンピュータが送受信可能な状態とな
っていることを示す制御信号を伝送する。

上記ジャンパＪ１において、上記端子ｊｌｌは、端子ｊ
１２又は端子ｊ１４と接続され、当該接続されることに
より上記ＥＲ端子は、後述のリレー回路５０の端子ＡＩ
又はリレー回路５０により制御されるスイッチＳ４に接
続されることになる。

ここで図示の例では、上記端子ｊ１１が端子Ｊ１２に接
続されており、上記ＥＲ端子は上記スイッチＳ４に接続
され、該スイッチＳ４により上記コネクタＣＮＩのＥＲ
端子はコネクタＣＮ２又はコネクタＣＮ３のＲ３端子及
びＥＲ端子に切り替え接続される。

次に、上記端子ｊ１３も端子ｊ１２又は端子ｊ１４と接
続され、この場合も上述同様上記Ｒ３端子はリレー回路
５０の端子Ａ１又はスイッチＳ４に接続されることにな
る０図示の例で示すと、上記端子ｊ１３は端子ｊ１４に
接続されており、上記Ｒ３端子は上記リレー回路５０の
端子ＡＩに接続されている。

コネクタＣＮＩのＣ３端子（ビン番号５）、ＤＲ端子（
ビン番号６）及びＣＤ端子（ビン番号８）は共通接続さ
れ、これらの共通接続された信号線は、リレー回路５０
により制御されるスイッチＳ３に接続される。この時、
上記Ｃ８＠子は送信可の状態、上記ＤＲ端子は稼働中の
状態、上記ＣＤ端子は受信キャリア検出の状態を示す信
号が伝送される。

上記スイッチＳ３の切り替え接続される各端子は、ジャ
ンパＪ２及びジャンパＪ３にそれぞれ接続されている。

上記ジャンパＪ２及びジャンパＪ３は、上記共通接続さ
れた信号線を、コネクタＣＮ２及びコネクタＣＮ３のＣ
Ｓ＠子又はＤＲ端子又はＣＤ端子に選択して接続するも
のである。

ここで、上記共通接続された信号線がスイッチＳ３によ
り上記ジャンパＪ２に接続された場合、上記共通接続さ
れた信号線は上記ジャンパＪ２の端子ｊ２１と接続する
ことになる。該端子ｊ２１は、図示の例では端子ｊ２２
と接続されており、コネクタＣＮ２のＣ３端子に接続さ
れることになる。

なお、上述の図示の例と異なり、上記端子ｊ２１を端子
ｊ２３又は端子ｊ２４に接続することも可能であり、そ
の場合は、端子ｊ２１はＤＲ端子又はＣＤ端子に接続さ
れることになる。

また、上記共通接続された信号線がスイッチＳ３により
上記ジャンパＪ３に接続された場合、上記共通接続され
た信号線は、上記ジャンパＪ、３の端子ｊ３１と接続す
ることになる。該端子ｊ３１は、図示の例では端子ｊ３
２と接続され、コネクタＣＮ３のＣ３端子に接続される
ことになる。なお、端子ｊ３１は図示の剥取外の端子ｊ
３３（ＤＲ端子）あるいはｊ３４（ＣＤ端子）に接続す
ることができる。

コネクタＣＮＩのＳＧ＠子（ピン番号７）は、後述のリ
レー回路５０の端子Ａ２とコネクタＣＮ２及びＣＮ３の
ＳＣ端子に接続されており、この信号線はコンピュータ
、外部機器の信号のためのグランドと共通となっている
。

上述の入出力ポート切替装置の回路図において、リレー
回路５０は例えば第２図に示すような回路構成を有する
ものである。また、上記ジャンパＪｌの端子ｊ１４と上
記リレー回路５ｏの端子ＡＩは接続されており、上記コ
ネクタＣＮＩのＳＣ端子と上記リレー回路５０の端子Ａ
２は接続されている。

ここで、上記Ｒ３端子は理論上オンのとき約４＝１２Ｖ
、オフのとき約−１２Ｖであり、上記ＳＣ端子はグラン
ドであるためｏｖである。従って上記端子Ａ１がオフ（
−１２Ｖ）の時、電流は上記端子Ａ２から端子ＡＩに向
がって図中矢印Ｐで示す方向に流れる。すなわち、この
電流は、ダイオード４８を介してコンデンサ４５に流れ
、ダイオード４２．抵抗４１を介して上記端子Ａｌに流
れることになり、１亥コンデンサ４５は充電されること
になる。

次に、上記端子Ａ１がオン（＋　１２　Ｖ）に切り替わ
ると、電流は図中破線矢印Ｔで示すように抵抗４１．ダ
イオード４４を介し、抵抗４６を介してリレーＸＩ、Ｘ
２をスイッチング制御するスイッチング素子であるトラ
ンジスタ４９０ベースに流れ込み、該トランジスタ４９
をオンとする。すなわち、上記トランジスタ４９のコレ
クタと接続された上記リレーＸＩ、Ｘ２は、トランジス
タ４９を介し、ダイオード４７を介してグラン゛ドであ
る上記端子Ａ２と接続されることになる。この時、先に
上記コンデンサ４５に蓄えられていた電荷が放電され、
この電流がリレーＸＩ、Ｘ２に流れ、当該コンデンサ４
５の放電ｉｔ流によって上記リレーＸｉ、Ｘ２が駆動さ
れることになる。

すなわち、一般にＲ３−２３２Ｃの信号線の信号電流は
微弱であるため直接リレーを駆動することはできないが
、本実施例のようにコンデンサに蓄えた電荷を用いるこ
とによりリレーの駆動を可能にすることができる。なお
、上記リレーＸＩ。

ｘ２は、−旦オンとされれば上記信号線に流れるような
微小な電流でもオン状態が続くいわゆる自己保持型のリ
レーである。

以上のことより、上記入出力ポート切替装置のコネクタ
ＣＮＩに接続されるコンピュータからの信号線は、該入
出力ポート切替装置のコネクタＣＮ２．ＣＮ３のいずれ
か一方に選択的に切替接続され、２つの外部機器を選択
的に使用することが可能となる。特に本発明実施例の入
出力ポート切替装置は数ｃｍ角程度の小型化が可能であ
るため、コンピュータ本体のＲ５−２３２Ｃポートに直
接接続してポート数を拡張する拡張アダプタのような使
用も可能となる。

次に、その他の実施例として、例えばコンピュータとプ
リンタ間で行われるパラレル・データ伝送に本発明の入
出力ポート切替装置を用いた実施例を説明する。

第３図は、当該実施例に係る入出力ポート切替装置の回
路図であり、パラレル・データの伝送に使用されるもの
である。

第３図において、コンピュータ側のコネクタＣＮ１ｌの
ストローブ信号端子ＳＴＢは、後述のリレー回路６０と
信号線を切替接続するスイッチＳ１１と接続している。

ここで、上記スイッチＳ１１は、上記リレー回路６０に
より切り替え制御され、上記コネクタＣＮＩＩの゛スト
ローブ信号端子ＳＴＢの信号線を上記コネクタＣＮ１２
又はコネクタＣＮ１３のストローブ信号端子ＳＴＢに切
り替え接続している。

また上記コネクタＣＮＩＩのデータ・バス端子ＤＯない
しＤ７は、上記コネクタＣＮ　１２．コネクタＣＮ１３
のデータ・バス端子ＤＯないしＤ７と、リレー回路６０
の制御信号処理回路７０とにそれぞれ接続されている。

上記コネクタＣＮＩＩのビジ一端子ＢＵＳＹは、上記リ
レー回路６０により上記スイッチＳｌｌと同時に切り替
え制御されるスイッチ３１２を介して上記コネクタＣＮ
１２又はコネクタＣＮ１３のビジ一端子ＢＵＳＹに接続
されている。

上記コネクタＣＮＩＩの信号用接地端子ＳＧは、上記コ
ネクタＣＮ１２．コネクタＣＮ１３の信号用接地端子Ｓ
Ｇと直接接続されている。

また、リレーＸｌｌは、コンデンサ５３の非接地端と、
このリレーＸｌｌをスイッチング制御するトランジスタ
５４のコレクタとの間に接続されている。

ここで、上記リレー回路６０に入力されるストローブ信
号は、５■又はＯＶすなわちオン／オフの信号である。

該ストローブ信号が上記リレー回路６０を伝送される経
路（電流の流れ）を図中矢印Ｑで示すと、上記リレー回
路６０に流れ込んだ電２ｉｔ（オンの時）は、抵抗５１
を介し、ダイオード５２の順方向に流れ、コンデンサ５
３に流れ、コネクタＣＮＩＩとコネクタＣＮ１２及びコ
ネクタＣＮ１３に接続された信号用接地端子ＳＧ（すな
わちグランド）へ流れることになる。ここで、上記コン
デンサ５３は、上記流れ込んだ電流により充電される。

また、上記制御信号処理回路７０は、第４図に示すよう
に入力端子の１つにインバータ２３を接続した８人力Ａ
ＮＤ２１と、８人力ＡＮＤ２２と、ラッチ回路２４とか
ら構成され、上記８人力ＡＮＤ２１と８人力ＡＮＤ２２
の入力端子はそれぞれ上記コネクタＣＮＩＩのデータ・
バス端子ＤｏないしＤ７と接続している。上記８人力Ａ
ＮＤ２１と８人力ＡＮＤ２２の出力端子は、例えばＲＳ
フリップ・フロップであるラッチ回路２４のセット端子
とリセット端子とにそれぞれ接続され、上記ラッチ回路
２４の出力が前述のトランジスタ５４のベースと接続さ
れている。

ここで、上記データ・バス端子ＤｏないしＤ７からのデ
ータが７Ｆ、となったとき、上記８人力ＡＮＤ２１の出
力がＨ”となり、上記ラッチ回路２４でラッチ（セット
）され、該ラッチ回路２４の出力が’Ｈ″となり前述の
トランジスタ５４のベースに入力され、該トランジスタ
５４がオンする。つまり、上記トランジスタ５４がオン
したことにより、上記コンデンサ５３からの放電電流で
上記リレーＸｌｌが駆動され、該リレーＸｌｌによって
駆動される上記スイッチＳｌｌ、Ｓ１２の開閉が制御さ
れる。この時、例えばコネクタＣＮ１２に接続されたプ
リンタが選択され作動することになる。

また、上記データ・バス端子ＤＯないしＤ７からのデー
タがＦＦＮとなったとき、上記８人力ＡＮＤ２２の出力
がＨ”となり、上記ラッチ回路２４でラッチ（リセット
）され、該ラッチ回路２４の出力がＬ”となり前述のト
ランジスタ５４がオフする。従って、上記リレーＸｌｌ
が開放され、上記スイッチＳｌｌ、３１２が先のデータ
が７ＦＭの場合と逆に開閉される。この時、先に選択さ
れたプリンタとは別のプリンタ、例えばコネクタＣＮ１
３に接続されたプリンタが選択され作動することになる
。なお、上記リレーＸ１１は、先の実施例同様自己保持
型のリレーである。

また、上記データ・バス端子ＤＯないしＤ７からのデー
タは、前記コンピュータによりプログラムされたデータ
に基づき形成されるものである。

以上のように、上記入出力ポート切替装置のコネクタＣ
ＮＩに接続されるコンピュータからの信号線は、該入出
力ポート切替装置のコネクタＣＮ２、ＣＮ３のいずれか
一方に切替接続され、２つのプリンタを選択的に駆動す
ることが可能となる。

〔発明の効果〕

本発明に係る入出力ポート切替装置によれば、入出力ポ
ートの信号線の電力をコンデンサに蓄積し、このコンデ
ンサに蓄えられた電力をリレーの駆動電力源としている
ため外部電源又は電池等の内部電源が不要となり、かつ
電源回路も不要となるため、製品の小型化及びコストダ
ウンが可能となる。また、上記入出力ポートの信号線に
入力する制御信号でスイッチング素子を制御し、上記ス
イッチング素子により上記リレーを切り替えるためのリ
レー切替制御信号を得ているため、ＣＰＵを必要としな
くなり製品の価格の低下を図ることが可能となる０以上
のことよりＣＰＵやｔＲ回路を用いない構成の簡単かつ
安価な入出力ポート切替装置を提供することが可能とな
る。

【図面の簡単な説明】 第１図は本発明に係る入出力ポート切替装置の一実施例
の回路図、第２図は該実施例におけるリレー回路の回路
図、第３図は本発明に係る入出力ポート切替装置のその
他の実施例の回路図、第４図は該その他の実施例におけ
る制御信号処理回路の回路図、第５図は従来の入出力ポ
ート切替装置を説明するためのブロック図である。 ４５．５３　　・　・　・　・　・　・　・ＸＩ、　　
Ｘ２．　　Ｘｌｌ　　・　・　・４９　５４　・　・　
・　・　・　・　・５０　６０　・　・　・　・　・　
・　・７０　・　・　・　・　・　・　・　・　・　・
ＣＮＩ、　　ＣＮ２．　　ＣＮ３゜

Claims (1)

1. 【特許請求の範囲】 主機器の入出力ポートを少なくとも２つの副機器の入出
   力ポートのいずれか一方に切替接続するための入出力ポ
   ート切替装置において、 上記入出力ポートの信号線の電力を蓄積するためのコン
   デンサと、 このコンデンサに蓄えられた電力により駆動されるリレ
   ーと、 このリレーをスイッチング制御するためのスイッチング
   素子とを有して成る入出力ポート切替装置。