JPH0232405A - プログラマブルコントローラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はプログラマブルコントローラに係り。

特に汎用パーソナルコンピュータを接続し制御を行なう
技術に関する。

〔従来の技術〕

従来第１７図に示すようにプログラマブルコントローラ
１００　（以下ＰＣと称す）においては。

各種負荷６を制御するためのシーケンスプログラムをプ
ログラム装置によりあらかじめプログラムするとともに
ＰＣに有する記憶部３−ａに記憶した後、センサーやリ
ミットスイッチ等の外部信号１−ａを取込み、上記した
シーケンスプログラムに従って演算を行ない、この結果
を出力し各種負荷６の制御を行なっている。

これらの動作は各部を統括的に制御を行なうための処理
手順を記憶したシステムプログラム記憶部７の内容に基
づいて中央演算処理装置４が行なう。

第１８図、第１９図はその動作フローを示すもので第１
８図は、主にシーケンスプログラム記憶部３−　ａの内
容に基づくシーケンス演算処理のためのメインフローを
示し、第１９図は、使用者によって、上記シーケンスプ
ログラムを書込んだり読み出したり、また動作をモニタ
リングしたりするためのフローを示し、これらは第２０
図すのようにメインプログラム、割込み（割込みでなく
てもよい）プログラムとして、ＣＰＵのマシン語の形で
上記したシステムプログラム記憶部７に記憶されている
。

このようなＰＣでは、プログラム装置として数個のキー
と簡易表示器を備えた専用で安価なもの。

第１７図に示すようなＣＲＴ　（ｃａｔｈｏｄｅ　−ｒ
ａｙ　ｔｕｂｅ）を有したいわゆるパーソナルコンピュ
ータ１０１（以下パソコンと称す）を用いＰＣ専用に作
成したプログラム１ｏ２（フロッピーディスク）により
行なうものがある。

なおこの種の装置として関連するものには例えば、米国
特許第４４４２５０４号、同、３９６４上記従来技術に
おいて、前者は、現゛場持運びや、安価を目的としたも
のであり、後者は、シーケンスプログラム作成時の容易
さ、見易さ等を目的としたもので高価であるが、ＰＣの
内部表現に綿密に合致させたシステム制御プログラム構
成のため専用品となり汎用性を持たせることは非常に困
難となっている。

またパソコンにおいては、計算、情報記憶の面ですぐれ
た機能を発揮するが、弱電環境下では外乱ノイズに弱い
ため制御面においてはＰＣを接続して使用行なうケース
が多い。

ところが、ＰＣはＰＣ内部に記憶するシーケンスプログ
ラムにより制御を行なうのが目的であるため、上記した
ように複雑な内部表現で構成されているため使用者によ
って自由自在にＰＣとアクセスするのが困難であり、専
用のシステム制御プログラムを購入する必要があり、こ
のため使用者自身の自由な負荷制御、計算、各種情報記
憶、管理等が出来ないという問題があった。又、パソコ
ン自身で管理できるタイマ等は非常に少ない等の問題が
あった。

本発明の目的は上記問題点を解決し、汎用パソコンで簡
単かつ自由にアクセスできるＰＣを提供することにある
。

ｎハ 〔肴考感を解決するための手段〕 上記目的は、ＰＣ内部に記憶するシーケンスプログラム
がなくても、 １）ＰＣ内部にラッチを設け、パソコンから第１の特定
コードの１つを受信すると上記ラッチにモードフラグを
セットし、 ２）上記モードフラグがセットされている時は。

パソコンからの複数の第２のコードまたは１人出力番号
情報等を受信し、 ３）上記第２のコードに基づいて、ＰＣに取込んだ外部
入力信号情報またはタイマ情報をパソコンに送出、ある
いは、上記出力番号をオン／オフさせ。

４）パソコンから第１の他の特定コードの１つを受信す
ると上記したモードフラグをリセットすることにより達
成される。

〔作用〕

モードフラグは、ＰＣの電源投入時にリセットしておく
ため、パソコンより他のコードを受信してもＰＣの基本
機能に影響を与えることはない。

〔実施例〕 以下、本発明の実施例を第１図〜第２ｏ図により説明す
る。

本発明の第１実施例を第１図〜第８図により説明する。

第１図は、本実施例のプログラマブルコントローラ（以
下ＰＣ）とパーソナルコンピュータ（以下パソコン）１
０１との接続を示す図で、ＰＣの内部構成はブロック図
で示しである。１−ａはセンサやリミットスイッチの外
部信号であり、２は上記外部信号を取込む入力部、３−
ａはＰＣとしての機能を行なう場合、使用者があらかじ
めシーケンスプログラムをパソコンまたは図示してない
ところのプログラム装置によりプログラムした内容を記
憶するシーケンスプログラム記憶部、４は上記シーケン
スプログラムに基づいて、上記外部信号１−ａ等の論理
演算等を行なう中央演算処理部（以下ＣＰＵと称す）、
３−ｂは、上記ＣＰＵ４の演算結果等を記憶するデータ
記憶部、５は上記演算結果等を負荷６に伝達するための
出力部、７は上記した各部及び以下に説明する各部を統
括制御するためのシステムプログラム記憶部である。

１−ｂは、ＰＣとしての機能を行なう場合、シーケンス
プログラムによる演算等を開始（スタート）あるいは停
止（ストップ）させるための入力機器（スイッチ等）あ
る。

また、８は外部周辺装置と信号の授受を行なうインタフ
ェース部であるが一般的に知られているＲ３−２３２Ｇ
インタフ工−ス部であり、パソコンあるいはプログラム
装置等と接続される。

９は本発明のために設けたラッチ（フリップフロップあ
るいはレジスタでも良い）であり、第２図に示す第１の
コード（イ）によりセットされる。

第２図はパソコン等よりＲ５−２３２Ｃインタフ工−ス
部８を介して受信する本発明のための一連の伝送コード
の種類を示したもので、（１）動作の開始を制御するコ
ード（イ）と、伝送情報の先頭を示すコード等の第１の
コード、（２）外部信号等の入力情報を要求する入力コ
ード、出力をセット（ＯＮ）させる出力セットコード、
出力をリセット（ＯＦ　Ｆ）させる出力リセットコード
等の第２のコードを設けたものである。また、（３）上
記に第２のコードに先立ち、該当する入力あるいは出力
の番号を示すＩ１０番号コードで構成したものである。

このように構成した回路及び伝送コードによる動作を第
４図及び第５図のフローチャート図を用いて説明する。

第４図はＰＣの全体動作を示す概略フローで、まず、電
源投入するとＰＣとしてのシステムイニシャライズが行
なわれ（１１）−続いて本発明のためのモードフラグが
リセットされる（１２）。

モードフラグは、第１図に示すラッチ９に記憶され、読
出し、書込みが任意に行なえるものである。

次に６判定部（１４）に移り、前記したスタート信号の
有無が判別され、もし無であればループＡを繰り返し、
有であればＰＣとしての本来の機能であるシーケンスプ
ログラムに基づいた演算が実行処理される（１５）。

以上１４．１５は一般のＰＣの基本動作である。

ここでループＡは第１図に示すＲ５−２３２Ｇインタフ
工−ス部８からの受信割込みが可能になっており、前記
した各種コードを受信すると第５図で説明する動作を行
なう。

次に第５図は、本発明の詳細な動作を示すフローチャー
ト図で、第２図で説明した各種伝送コードにより本発明
の機能動作が行なわれるが以下に説明する。

使用者がもし、ＰＣに対し任意にアクセスしたい場合、
前記したＰＣのスタート信号１−ｂをストップにしてお
き、電源を投入し第４図で説明したループＡの状態にし
ておく。

次にＲ８−２３２Ｃインタフ工−ス部８に対して第２図
で説明した伝送コードのモードセットコードを送る。

この時ＰＣにおいて、Ｒ５−２３２Ｃインタフ工−ス部
８に受信があるとＣＰＵ４に対し割込が発生し、第５図
に示す割込処理動作が行なわれる。

すなわち、受信データの続出（１８）を行ない、次にモ
ードフラグがセットされているか否かの判定（１９）が
行なわれるが、前記したように第４図（１２）でリセッ
トされているため否となり次の判定部（２０）に移る。

判定部（２０）では上記受信したデータがモードフラグ
セットのコードであるため次のモードフラグセット（２
２）の処理が行なわれ、第１図に示すラッチ９がセット
され１割込処理は終了となり、第４図に示すループＡに
戻る。

この状態において、パソコン側から続いてＲ８−２３２
Ｃインタフ工−ス部８に対し、第２図（ハ）〜（ホ）の
いずれかの伝送コードを送信する。すると上記したよう
にＣＰＵ４に対し割込処理動作が行なわれ、第５図に示
す（２５）至る（４０）の処理が行なわれる。

ここで、（ハ）の入力コードについて動作を説明すると
、まず、第１のコードである伝送コードの先頭を示すコ
ード（例５ＴＸ）を受信するとデータ記憶部３−ｂ（内
部レジスタ）をリセット（クリア）Ｌ　（２６）次の受
信態勢を整える１次にＩ１０番号コードを受信し上記し
た内部レジスタ３−すに記憶する（３９）、次に第２の
コード（この場合ＩＮ）を受信しく１８）至る（２６）
を経由し１判定部（２７）でＹＥＳとなり、上記した内
部レジスタ３−ｂに記憶したＩ１０番号についてＣ０Ｕ
４が実行できるハードウェアに対応したアドレス番号に
変換あるいは、Ｉ１０番号の適合、不適合のチエツク等
が行なわれる（２８）。

次に工／○番号によって指定されたアドレス番号の（こ
の場合入力番号）○Ｎ／○ＦＦ情報を入力部２より取り
込み、第３図（ト）又は（チ）で示すコードをＲ５−２
３２Ｇインタフ工−ス部８を介して、パソコン側に送信
する（３１）。

ここで第３図について説明すると、第１コードであるＳ
ＴＸは伝送コードの先頭を示すコードであり、ＢＥＬは
上記したＩ１０番号の数年適合のチエツク時に不適合で
あった場合送信するコード情報である。

また、第２コードは０Ｎ１０ＦＦ情報を示すコードであ
りＳはＯＮを、ＲはＯＦＦを示すものである。

次に第２図における（二）の出力セットコードについて
説明すると、第１のコード（ＳＴＸ）、Ｉ１０番号コー
ド（２００）が処理部２６及び３９で処理され、第２の
コードである出力セットコード（この場合、５ＥＴ）を
受信すると判定部１９．２５．２７．３４を経由し、３
５の処理が実行される。

この処理３５では、上記した処理部２８と同様、内部レ
ジスタ３−ｂに記憶したＩ１０番号について、ＣＰＵ４
が実行できるハードウェアに対応したアドレス番号に変
換あるいはＩ１０番号の数年適合のチエツク等を行ない
、適合するなら上記工１０番号によって指定されたアド
レス番号（この場合出力番号）に対応する出力部５内図
示していないところのラッチをセット（ＯＮ）させ終了
する。

次に第２図における（ホ）の出力リセットコードに対す
る処理動作は、上記（ニ）と同様に行なわれるが、処理
部３７における出力部５内のラッチをリセット（ＯＦＦ
）するところが異なるものである。

以上の動作に対する制御プログラムは第２０図（ａ）の
ように記憶される。従来の割込みプログラム部２１の後
に新に追加したものである。

ところで、通常のＰＣとして動作させる場合、第２図に
示すモードセットコード（イ）以外であれば、Ｒ５−２
３２Ｃインタフ工−ス部８を介して、自由なコードを送
ることができ、すなわちＰＣの内部表現によるシーケン
スプログラムの作成や、モニタリング等の処理も行なう
ことができ（第５図２１部）るわけである。

また、第２図、第３図に示す伝送コードは。

般的に知られているＡＳＣＩＩコードで構成したもので
あるが、これに準じたものでもよい。

また、第２コードの後に伝送コードの終了を示す制御コ
ードを付したものでもよいことは明白である。また、周
辺インタフェース部はＲ３−２３２Ｃインタフエースと
したが、他の方式のインタフェースであってもよい。

次に本発明の応用例を第６図〜第８図により、説明する
。

第６図はタンクに所定の位置まで水を注入する例を示し
たもので、負荷であるバルブ（Ｎｏ、２００）のと、下
限水位位置検出用の入力センサ（Ｎｏ、１２３）と上限
水位位置検出用の入力センサ（Ｎｏ、１２４）で構成し
、もし水がなければ使用者がパソコンのキーを押し、注
入を開始させ、上限水位位置で自動的に止る制御を行な
うものである。

上記制御は、第７図に示す処理フローとなり、パソコン
のＢＡＳＩＣ言語で容易に行なうことができる。

第８図はＰＣとのアクセスを行なう部分について表記し
たものであるが、これらは初心者にも容易にプログラム
を作成することができる。

また、ＣＲＴ画面上に動作状態を表示でき、視覚的な制
御を使用者が行なうことが可能である。

次に本発明の第２の実施例を第９図〜第１３図により以
下に説明する。

第９図は、前記した第１の実施例にタイムジェネレータ
１０を設けたもので、該タイムジェネレータ１０は、所
定の時間単位で方形波を発生するものでＣＰＵによって
読み出すことができる。

また、第１０図は伝送コードを示し、上記したタイムジ
ェネレータ１０に対応して（へ）に示すように工／○番
号コードにタイマ番号であることを示す１４　Ｔ　Ｉ＋
を定義づけ、付加したものであり、第２コードは前記し
た出力セットコード（Ｓ）に対しタイマ起動、出力リセ
ットコード（Ｒ）に対しタイマ復帰、入力コード（Ｉ）
に対しタイマ入力、とそれぞれ対応させたものである。

さらに第１１図における（す）は、上記タイマ入力コー
ド（Ｉ）に対し、経過時間情報を数値としてパソコン側
に送出する伝送形態を示したものである。　ここでＥＴ
Ｘはタイマデータコード（経過時間情報）の後に終了を
示すコードを設けたものであるが、これはなくてもよい
が区切りを示すものとして役立フものである。

このような構成において、その処理動作を第１２図、第
１３図に示すフローにより以下に説明する。

第１２図はメインフローを示すものであり、電源投入さ
れるとシステムイニシャライズ１１、モードフラグリセ
ット１２が行なわれ、次に後述するところのモートフラ
グチエツクが行なわれ、もしセットされていないならば
次の判定部１４のチエツクが行なわれ、スタート信号が
なければループＡを繰り返す、もし判定部１３において
セットされていると判定部１６に移り、後述するタイマ
セット（起動）の有無がチエツクされ、無であればルー
プＢを繰り返し、有ならばタイマの演算が行なおれる。

ここでタイマ演算は、上記したタイマジェネレータ１０
の発する方形波を読出し、該方形波のエツジを検出し、
該当するタイマ番号に割付けられた内部レジスタ上の値
を１つ更新（計数）させるものである。

また、タイマ番号が複数ある場合は、これらセット（起
動）されているものについて演算を行なう。

そして演算処理が終了するとループＢを繰り返す。

ここでループＡおよびループＢにおいては前記したＲ５
−２３２Ｇインタフ工−ス部８からの受信割込を受ける
ことができる。

次に第１３図は上記受信割込が入った時の処理フローを
示し、第１の実施例と同様、第１のコードのモードフラ
グセットコードを受けると（１８）、モードフラグがセ
ット（２２）され以下第１実施例と同様処理が行なわれ
るが、出力セットコード（Ｓ）及び出力リセットコード
（Ｒ）に対しては指定番号のセット処理部３５及びリセ
ット処理部３７において上記したタイマ演算用の内部レ
ジスタに対して起動または復帰処理が行なわれる。

また、入力コード（Ｉ）に対しては判定部２９により指
定番号の経過情報（前記処理部１７で更新された内容）
が読出され（３２）、第１１図の（す）に示す伝送コー
ドとしてＲ８−２３２Ｃインタフ工−ス部８を介して送
出される。

このようにして、パソコン側において管理困難な複数の
タイマ処理を本発明により容易に行なうことができる。

次に本発明の第３の実施例を第１４図〜第１６図により
以下に説明する。

第１４図は本発明のために設けた伝送コードを示すもの
で、前記実施例にさらにモードフラグリセットコード（
ロ）を設けたものである。

該モードフラグリセットコードは、前記実施例で説明し
たＩ１０情報伝送機能を停止させるためのものであり、
後述する第１６図の処理フローに示す。

第１５図は、上記のように構成したものにおける処理動
作のメインフローを示し、処理部１１〜１７は前記第２
実施例に同じであるが１本発明では処理部１５内に、さ
らに判定部１３′、１６′処理部１７′を設けＰＣ本来
のシーケンス演算処理終了毎（ループＣ）に、Ｉ１０情
報及びタイマ経過時間情報を伝送できるようにしたもの
である。

第１６図は、上記１５図に示すループＡ、ループＢ及び
ループＣにおいて、Ｒ８−２３２Ｇインタフ工−ス部８
より受信割込があった場合の処理フローで、前記実施例
に更に判定部２３及び処理部２４を設けたものである。

このような構成における動作は、ＰＣの電源を投入し、
システムイニシャライズ１１．モードフラグリセット１
２の処理が行なわれループＡとなる。

この状態においてパソコンからの各種伝送コードを受け
ることもできるが第１図で述べたスタート信号１−ｂが
入っているものとする。

すると第１５図判定部１４により、ＰＣ内のシーケンス
プログラム記憶部３−　ａにシーケンスプログラムが記
憶されていると、ＣＰＵは該シーケンスプログラムの演
算を行なう（１５−ａ）、そして一連の演算が終了する
と、ストップ（スタート）信号のチエツクを行ない、無
であればループＣを経て、再び繰り返す。

ここで、パソコンからＲ５−２３２Ｇインタフ工−ス部
を介して、キーモードフラグセットコードを受けると第
１６図に示すモードフラグセット処理が行なわれ、次に
要求する各コードに対してＩ１０情報等がパソコンに対
して送られる。

そして、パソコンが工／○情報等の伝送が不要となった
時、パソコンから本発明で設けたモードフラグリセッ１
−コードが送られてくると、判定部２３でＹＥＳとなり
、モードフラグリセット処理２４が行なわれる。

すなわちＣＰＵはシーケンスプログラムだけの演算を行
なうようになる。

以上のことは、ＰＣの本来の機能、すなわちシーケンス
プログラム記憶部の内容についての演算と、パソコンか
らの要求に対する工／○情報伝達機能の２つの機能が行
なえるということである。

これは、使用者は、複雑な制御はＰＣの本来の機能に行
なわせ、視覚的表現が必要な所はパソコン側のプログラ
ム処理により行なうことができるということである。ま
た視覚的表現だけでなく、使用者の任意な操作とＰＣの
シーケンス制御とを適宜連結させてシーケンス制御を行
なうことができる。

〔発明の効果〕

本発明によれば、ＰＣ内部にモードフラグを記憶する手
段を設けるとともに、工／○情報等のアクセスのための
処理手順をＰＣのシステムプログラムとして記憶させる
ことにより使用者は、１）、パソコン等に有する筐単な
言語１例えばＢｐ、５ｘｃ４語等によるプログラムを作
成することにより容易にＰＣ内のＴ／○情報をアクセス
することができる。

２）、パソコンにできない複数のタイマ時間管理を、Ｐ
Ｃとアクセスすることにより可能となり、柔軟な負荷制
御が可能である。

３）、少ない伝送コードの種類であり、使用者は容易に
理解できる。

４）　、ＰＣが強電環境に強いため、パソコンに対する
外乱ノイズ等の侵入を防ぐことができ信頼性が向上する
。

等の効果がある。

【図面の簡単な説明】

第１図は本発明の第１実施例におけるＰＣがパソコンと
接続された状態を示すブロック図、第２図、第３図はそ
れぞれ本実施例における伝送コードの例を示し、第２図
はパソコン側からＰＣ側に送信する伝送コードを、第３
図はＰＣ側からパソコン側に送信する伝送コードをそれ
ぞれ示す図、第４図、第５図はそれぞれ本実施例の動作
を示すフローチャート、第６図〜第８図はそれぞれ本実
施例の応用例を示し、第６図は被制御対象とセンサの状
態を示す図、第７図は動作のフローチャート、第８図は
ＰＣとパソコンとの信号伝送状態を示す図、第９図は本
発明の第２実施例におけるＰＣがパソコンと接続された
状態を示すブロック図、第１０図、第１１図はそれぞれ
本実施例における伝送コードの例を示し、第１０図はパ
ソコン側からｐｃ側に送信する伝送コードを、第１１図
はｐｃ側からパソコン側に送信する伝送コードをそれぞ
れ示す図、第１２図、第１３図はそれぞれ本実施例の動
作を示すフローチャート、第１４図は本発明の第３実施
例におけるパソコン側からｐｃ側に送信する伝送コード
を示す図、第１５図、第１６図はそれぞれ本実施例の動
作を示すフローチャート、第１７図は従来のＰＣがパソ
コンと接続された状態を示すブロック図、第１８図、第
１９図はそれぞれ従来のＰＣの動作を示すフローチャー
ト。 第２０図（ａ）、（ｂ）はｐｃのプログラム構成を示し
、同図（ａ）は本発明第１実施例におけるＰＣのプログ
ラム構成、同図（ｂ）は従来のＰＣのプログラム構成を
それぞれ示す図である。 ９・・・・・・ラッチ、１０・・・・・・タイムジェネ
レータ、１３・・・・・・機能判定部、 ２２．２４・・・・・・モードフラグ セット及びリセット処理部。 ロ　−一−−−−−−−−−−−−−−−−−−セ１．
トコート囮 ニラ−耳 第 図 第 図 第 凹 （イ） ロー一−一−−−−−−−−−−−−−−了晶。 第 ｊ 凹 第 図 （［１） タイ１人カコード 第 図 第 圀 （ｄ＋ 第 （ｂ）

Claims (1)

1. 【特許請求の範囲】 １、外部信号を取込む入力部、外部負荷を駆動する出力
   部、外部周辺装置と信号の授受を行なう周辺装置インタ
   フェース部、上記各部に接続された中央演算処理部を有
   するものにおいて、上記周辺装置インタフェース部に特
   定の第１のコードの１つを受けた時、該コードに対応す
   るプラグを記憶する記憶部を設け、該フラグがセットさ
   れている時は、上記周辺装置インタフェース部に入出力
   番号コードあるいは、特定の第２のコードを受け、上記
   特定の第２のコードにより、上記入出力番号コードに対
   応するＯＮ／ＯＦＦの信号情報もしくはタイマ時間情報
   を、上記周辺装置インタフェース部を介し周辺装置に伝
   えることを特徴とするプログラマブルコントローラ。 ２、上記周辺装置インタフェース部に特定の第１のコー
   ドの他の１つを受けた時、上記フラグをリセットするこ
   とを特徴とする請求項１記載のプログラマブルコントロ
   ーラ。 ３、上記入出力番号コードにタイマ要素の番号コードを
   含み、該タイマ番号に対応する経過時間情報を上記周辺
   装置インタフェース部を介し周辺装置に伝えることを特
   徴とする請求項１記載のプログラマブルコントローラ。