JPH02309886A - タイミングパルス形成回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えばカラービデオ信号の処理回路に使用し
て好適なタイミングパルス形成回路に関する。

〔発明の概要〕

本発明は、例えばカラービデオ信号の処理回路に使用し
て好適なタイミングパルス形成回路において、基準パル
スに同期した起点より減少又は増大を始める傾斜信号を
発生する傾斜信号発生回路と、その傾斜信号が所定レベ
ルに達したときにタイミングパルスを発生するパルス発
生回路と、その傾斜信号のその起点における直流レベル
又はその所定レベルを制御する直流レベル制御回路とを
有し、その傾斜信号のその起点における直流レベル又は
その所定レベルを制御することにより、その基準パルス
に対するそのタイミングパルスの変化位置を制御する様
にしたことにより、簡単且つ変動する要素の少ない回路
を使用してその基準パルスに対するタイミングパルスの
位置制御が容易にできると共に、その直流レベルを制御
するだけでその基準パルスに対して夫々異なるタイミン
グで変化する様々なタイミングパルスを発生できる様に
したものである。

［従来の技術］ ビデオテープレコーダ等においてカラービデオ信号、特
にクロマ信号を記録、再生する場合には、基準となる複
合同期信号ＧＯＭＰの水平同期信号の例えば立上りから
所定時間遅れた時点に所定期間のパーストゲートパルス
ＳＧを形成し、このパーストゲートパルスＳＧを用いて
例えばＡＣＣ回路。

ＡＣＫ回路、ＡＰＣ回路の中でバースト信号の抜き取り
等の処理を行っている。

この場合、記録時と再生時とではその水平同期信号とパ
ーストゲートパルスＳＧとの間隔を変化させる必要があ
る。また、一般にビデオテープレコーダ等はＮＴＳＣ方
式のビデオ信号だけでなくＰＡＬ方式等のビデオ信号に
も対応する必要があり、これらＮＴＳＣ方式やＰＡＬ方
式等によってもその水平同期信号とパーストゲートパル
スＳＧとの間隔が変化するため、その水平同期信号に対
するパーストゲートパルスＳＧのタイミングを数種類切
替えられるようにしておく必要がある。

従来のパーストゲートパルスＳＧの形成回路は、基本的
に水平同期信号に同期して変化する三角波形状の信号を
生成し、この信号が所定のレベル範囲に在るときにその
パーストゲートパルスＳＧを発生する様にしている（例
えば、特開昭６２−１５７４’？４号公報参照）。第５
図はそのような三角波形状の信号を用いたパーストゲー
トパルス形成回路であって、更にその水平同期信号との
そのパーストゲートパルスＳＧとの間隔を調整できる回
路の例を示し、この第５図において、入力端子（１）を
介してエツジトリガー回路（２）のＰＮＰ　）ランジス
タ（３）及び（４）の夫々のベースに複合同期信号ＧＯ
ＭＰを供給し、そのトランジスタ（３）のエミッタとＰ
ＮＰ　）ランジスタ（５）のエミッタとを接続し、これ
ら接続したエミッタを定電流源（６）を介して直流電源
＋ＶＣＣに接続し、そのトランジスタ（５）のベースに
直流電源（７）の直流電圧Ｄ　’Ｃ、を印加する。

また、トランジスタ（３）のコレクタを接地し、トラン
ジスタ（５）のコレクタを抵抗器（８）の一端、コンデ
ンサ（９）の一端及びＮＰＮ　）ランジスタ（１０）の
ベースに共通に接続し、その抵抗器（８）の他端、その
コンデンサ（９）の他端及びそのトランジスタ（ｌＯ）
のエミッタを夫々接地する。

また、トランジスタ（４）のエミッタをＰＮＰ　）ラン
ジスタ（１１）のエミッタに接続し、これら接続したエ
ミッタを定電流源（１２）を介して直流電源＋ＶＣＣに
接続し、そのトランジスタ（１１）のベースに直流電源
（７）の直流電圧ＤＣ，を印加する。そして、そのトラ
ンジスタ（４）のコレクタを接地し、そのトランジスタ
（１１）のコレクタを抵抗器（１３）の一端及びＮＰＮ
　ｌ−ランジスタ（１４）のベースに共通に接続し、そ
の抵抗器（１３）の他端及びそのトランジスタ（１４）
のエミッタを夫々接地し、そのトランジスタ（１４）の
コレクタをＮＰＮ　）ランジスタ（１５）のベース及び
抵抗器（１６）の一端に共通に接続し、そのトランジス
タ（１５）のエミッタを接地し、そのトランジスタ（１
５）のコレクタをそのトランジスタ（１０）のコレクタ
及び抵抗器（１７）の一端に共通に接続し、その抵抗器
（１６）の他端及び抵抗器（１７）の他端に夫々直流電
源（１８）の直流電圧ＤＣ２を印加する。

このエツジトリガー回路（２）に第６図Ａに示す如き複
合映像信号ＣＯＭＰが供給されると、トランジスタ（５
）のコレクタにはコンデンサ（９）の作用により第６図
Ｂの実線（２４Ａ）で示す如き信号すが発生し、トラン
ジスタ（１１）のコレクタには信号ＣＯＭＰと略同じタ
イミングで変化する信号Ｃが発生するため（第６図Ｃ）
、トランジスタ（１５）のコレクタに発生するエツジト
リガー信号ｄ（＝）・Ｃ）は第６図りの実線（２５Ａ）
で示す如くその複合同期信号ＣＯＭＰの立上りの部分を
抽出した形となる。

そのエツジトリガー信号ｄをＲＳフリップフロップ回路
（１９）の立下りトリガーのセット端子−＄−に供給し
、そのフリップフロップ回路（１９）の出力信号をマス
クパルス発生回路（２０）の入力端子に供給し、このマ
スクパルス発生回路（２０）の出力端子をコンデンサ（
２１）を介して接地する。このマスクパルス発生回路（
２０）はそのコンデンサ（２１）の放電及び充電により
第６図Ｅの実線（２６Ａ）で示す如（、そのフリップフ
ロップ回路（１９）の立上りの時点即ちエツジトリガー
信号ｄの立下りの時点を起点として減少を開始する三角
波状のマスクパルスＭＡを生成し、このマスクパルスＭ
Ａを例えばウィンドウコンパレータより成る電圧切出し
回路（２２）に供給し、この電圧切出し回路（２２）は
第６図Ｆの実線（２７ｇ　で示す如く、そのマスクパル
スＭＡの立下りのスロープにおいてそのマスクパルスＭ
Ａが電圧レベルＥ１とＥｘ（Ｅｌ＜Ｅ２）との間にある
ときにハイレベル゛°ｌ”となるパーストゲートパルス
ＳＧを生成し、このパーストゲートパルスＳＧを出力端
子（２３）に供給する。また、そのマスクパルス発生回
路（２０）はそのマスクパルスＭＡが所定の電圧レベル
Ｅｏ（Ｅｏ　＜Ｅｌ）近傍に達するとそのフリップフロ
ップ回路（１９）のリセット端子πにパルス信号を供給
し、これによってフリップフロップ回路（１９）の出力
信号がローレベル“０”になるのに伴い、そのマスクパ
ルスＭＡが増大を始める。

第５図例における複合同期信号ＧＯＭＰの立上り時点に
対スるパーストゲートパルスＳＧがハイレベル“１″で
ある区間の位置を変化させるには、トランジスタ（１０
）のベースに接続されているコンデンサ（９）の容量値
を増加する如くなす。そのコンデンサ（９）の容量値を
増加させると、そのコンデンサ（９）の一端の電圧に相
当する信号すは第６図Ｂの一点鎖線（２４Ｂ）で示す如
く変化し、これに対してエツジトリガー信号ｄの立下り
時点及びマスクパルスＭＡの起点は夫々第６図りの一点
鎖線（２５Ｂ）及び第６図Ｅの一点鎖線（２６Ｂ）で示
す如くΔｔだけ遅延する。従って、そのマスクパルスＭ
Ａの電圧レベルＥ１とＥ２との間を切出して得られるパ
ーストゲートパルスＳＧの位置も第６図Ｆの一点鎖線（
２７Ｂ）で示す如くΔむだけ遅延する。

〔発明が解決しようとする課題〕

このように第５図例によれば、コンデンサ（９）の容量
値を変化させることによりパーストゲートパルスＳＧの
位置を制御することができるが、一般にコンデンサ（９
）の容量値には比較的大きなバラツキがあると共に、抵
抗器（８）の抵抗値のバラツキやトランジスタ（５）を
流れる電流のバラツキ等もあるため、製品を量産する場
合等にそのパーストゲートパルスＳＧの位置を所定の許
容範囲内に合せ込むのが困難である不都合があった。

また、上述のようにそのパーストゲートパルスＳＧの位
置については例えばＮＴＳＣ方式の記録時及び再生時、
ＰＡＬ方式の記録時及び再生時等のために数種類の切替
えができるようにする必要があるが、第５図例の回路を
切替え可能とするためには、そのエツジトリガー回路（
２）をその切替えの個数だけ形成する必要があり、回路
が大型化する不都合があった。

本発明は斯かる点に鑑み、成る基準パルスに対して所定
の位置関係を有するタイミングパルスを形成するタイミ
ングパルス形成回路において、その基準パルスに対する
タイミングパルスの位置制御が容易にできると共に、小
規模な回路構成でその基準パルスに対して夫々異なるタ
イミングで変化する様々なタイミングパルスを生成でき
るようにすることを目的とする。

〔課題を解決するための手段〕

本発明によるタイミングパルス形成回路は例えば第１図
及び第４図に示す如く、基準パルス（例えば複合同期信
号ＣＯＭＰ）に同期した起点（ｔ＝ｔｏ）より減少又は
増大を始める傾斜信号（例えばマスクパルスＭＡ）を発
生する傾斜信号発生回路（２９）と、その傾斜信号が所
定レベル（例えばＥｚ）に達したときにタイミングパル
ス（例えばパーストゲートパルスＳＧ）を発生するパル
ス発生回路（２２）と、その傾斜信号のその起点におけ
る直流レベル又はその所定レベルを制御する直流レベル
制御回路（４１）とを有し、その傾斜信号の起点におけ
る直流レベル又はその所定レベルを制御することにより
、その基準パルスに対するそのタイミングパルスの位置
を制御する様にしたものである。

〔作用〕

斯かる本発明によれば、その傾斜信号のその起点におけ
る直流レベルが変化しても、その基準パルスに対するそ
の傾斜信号の起点の位置及びその所定レベル（Ｅ２）は
変化しないので、その起点にお呻−る直流レベルを変化
させるだけで容易にその傾斜信号がその所定レベル（Ｅ
２）に達するタイミング、ひいてはその基準パルスに対
するそのタイミングパルスの位置を制御することができ
る。

更に、その起点における直流レベルを制御する代わりに
その所定レベル（Ｅ２）を制御しても同様に容易にその
タイミングパルスの位置を制御することができる。

〔実施例〕

以下、本発明によるタイミングパルス形成回路の一実施
例につき第１図〜第４図を参照して説明しよう。本発明
は複合同期信号ＣＯＭＰよりパーストゲートパルスＳＧ
を生成する回路に本発明を適用したものであり、この第
１図及び第２図において第５図に対応する部分には同一
符号を付してその詳細説明は省略する。

第１図は本例のタイミングパルス形成回路のブロック図
であり、この第１図において、入力端子（１）を介して
外部よりエツジトリガー回路（２）に時点１＝１０で立
上る複合同期信号ＣＯＭＰを供給し、そのエツジトリガ
ー回路（２）にてその複合同期信号ＣＯＭＰの立上り部
分を抽出して成る信号ｄを形成し、このｄをＲＳフリッ
プフロップ回路（２８）の立上りトリガーのセット端子
Ｓに供給する。このフリップフロップ回路（２８）の出
力信号ｅをマスクパルス発生回路（２９）の入力端子に
供給し、このマスクパルス発生回路（２９）にて生成さ
れたリセット信号ｇをそのフリップフロップ回路（２８
）の立上りトリガーのリセット端子Ｒに供給し、このマ
スクパルス発生回路（２９）の出力端子をコンデンサ（
３ｏ）を介して接地する。

本例のマスクパルス発生回路（２９）の具体的回路構成
につき第２図を参照して説明するに、この第２図におい
て、フリップフロップ回路（２８）の出力信号ｅをアナ
ログスイッチ等より成るスイッチ回路（３Ｉ）の制御端
子に供給し、その出力信号ｅをインバータ（３２）にて
反転して成る信号をスイッチ回路（３３）の制御端子に
供給し、その出力信号ｅがハイレベル“１”のときには
そのスイッチ回路（３１）が導通状態且つそのスイッチ
回路（３３）が遮断状態となり、その出力信号ｅがロー
レベル“０”のときにはそのスイッチ回路（３１）が遮
断状態且つそのスイッチ（３３）が導通状態となる如く
なす。

そして、そのスイッチ回路（３１）の固定接点を動作時
の電流値が１１の定電流源（３４）を介して接地し、そ
のスイッチ回路（３１）の可動接点をコンデンサ（３０
）の非接地側の端子及びそのスイッチ回路（３３）の固
定接点に夫々接続し、そのスイッチ回路（３３）の可動
接点を動作時の電流値が■２の定電流源（３５）を介し
て直流電源＋ＶＣＣに接続する。従って、そのフリップ
フロップ回路（２８）の出力信号ｅがハイレベル“１゛
でスイッチ回路（３１）のみが導通しているときにはそ
のコンデンサ（３０）は電流値■、で放電し、その出力
信号ｅがローレベル“０”でスイッチ回路（３３）のみ
が導通しているときにはそのコンデンサ（３０）は電流
値Ｉ２で充電される。

本例ではそのコンデンサ（３０）の非接地側の端子に生
じる電圧が三角波状のマスクパルスＭＡであり、そのフ
リップフロップ回路（２８）の出力信号ｅとそのマスク
パルスＭＡとの関係は第３図Ｂ及びＤに示す如くなる。

この場合、例えばＩ＋＝４１−と設定することにより、
マスクパルスＭＡの放電時の勾配の絶対値を充電時の勾
配の略４倍に設定することができる。

そのマスクパルスＭＡを電圧切出し回路（２２）の入力
端子及び電圧比較器（３６）の反転入力端子に供給し、
その電圧比較器（３６）の非反転入力端子に直流電圧源
（３７）より電圧Ｅ。を印加し、その電圧比較器（３６
）の出力信号であるリセット信号ｇをフリップフロップ
回路（２８）の立上りトリガーのリセット端子Ｒに供給
する。この場合、そのマスクパルスＭＡがその電圧Ｅ０
より小さくなるとその電圧比較器（２８）の出力信号で
あるリセット信号ｇがハイレベル“１°”になり、その
フリップフロップ回路（２８）の出力信号ｅがローレベ
ル“０”になる。

従って、スイッチ回路（３３）のみが導通してそのコン
デンサ（３０）への充電が始まるので、第３図りに示す
如く、マスクパルスＭＡは電圧Ｅ０に達すると増加する
ようになる。

更に、第２図のマスクパルス発生回路（２９）において
、そのマスクパルスＭＡをＰＮＰ　）ランジスタ（３８
）のエミッタに供給し、そのトランジスタ（３８）のコ
レクタを付加回路（３９）を介して接地する。

この付加回路（３９）は例えば１個の抵抗器又は電流検
出回路その他より構成し、そのマスクパルスＭＡの電圧
値がそのトランジスタ（３８）のベースニ印加される直
流電圧にベース・エミッタ間電圧Ｖｂ。

を加算して成る電圧を越えると、そのトランジスタ（３
８）が導通してコンデンサ（３０）が放電する如くなす
。従って、そのトランジスタ（３８）はマスクパルスＭ
Ａの上限側の電圧リミッタとして動作する。

第１図において、（４０）は制御端子を示し、図示省略
した外部回路よりこの制御端子（４０）を介して直流電
圧制御回路（４１）にタイミング切替え信号りを供給し
、この直流電圧制御回路（４１）はそのタイミング切替
え信号りがローレベル“０”からハイレベル“１°′に
切替わると値がΔＥだけ減少する直流電圧ｆを生成して
そのマスクパルス発生回路（２９）のトランジスタ（３
８）のベースに供給する（第２図参照）。

その直流電圧制御回路（４１）の具体的回路構成につき
第２図を参照して説明するに、この第２図において、そ
のタイミング切替え信号りをＮＰＮ　トランジスタ（４
２）のベースに供給し、このトランジスタ（４２）のエ
ミッタを接地し、そのトランスタ（４２）のコレクタを
一端を接地して成る抵抗器（４３）の他端及び抵抗器（
４４）の一端に共通に接続し、その抵抗器（４４）の他
端をＮＰＮ　トランジスタ（４７）のベース及び抵抗器
（４５）の一端に共通に接続し、その抵抗器（４５）の
他端に直流電源（４６）の直流電圧ＤＣ，を印加する。

そして、そのトランジスタ（４７）のエミッタをＮＰＮ
トランジスタ（４８）のエミッタに接続し、これら接続
したエミッタを定電流源（４９）を介して接地し、トラ
ンジスタ（４７）のコレクタ及びトランジスタ（４８）
のコレクタを夫々ＰＮＰトランジスタ（５０）のコレク
タ及びＰＮＰトランジスタ（５１）のコレクタに接続し
、それらトランジスタ（５０）及び（５１）の夫々のベ
ースを共通にそのトランジスタ（５０）のコレクタに接
続し、それらトランジスタ（５０）及び（５１）の夫々
のエミッタを夫々同一抵抗値の抵抗器（５２）及び（５
３）を介して直流電源十■Ｃｃに接続する。

また、そのトランジスタ（５１）のコレクタをＮＰＮト
ランジスタ（５４）のベースに接続し、このトランジス
タ（５４）のコレクタを直流電源＋ＶＣＣに接続し、こ
のトランジスタ（５４）のエミッタをそのトランジスタ
（４８）のベースに接続し、これら接続したエミッタ及
びベースを定電流源（５５）を介して接地し、そのトラ
ンジスタ（４８）のベースに生じる直流電圧ｆをマスク
パルス発生回路（２９）のトランジスタ（３８）のベー
スに供給する。

第３図の直流電圧制御回路（４１）においては、トラン
ジスタ（５０）及び（５１）には夫々同一の電流が流れ
るため回路の対称性により、トランジスタ（４７）のベ
ース電圧はトランジスタ（４８）のベース電圧である直
流電圧ｆに合致する。また、タイミング切替え信号りが
ローレベル“０”からハイレベル′“１′”になると抵
抗器（４３）の両端が短絡されて略コレクタ・エミッタ
間飽和電圧ＶＣＥに設定されるため、そのトランジスタ
（４７）のベース電圧は低下し、ひいてはその直流電圧
ｒも低下する。その低下する電圧の値をΔＥとすると、
抵抗器（４３）　、　（４４）　。

〔４５）の各抵抗値及び直流電源（４６）の直流電圧Ｄ
Ｃ。

を調整することにより、その低下する電圧の値ΔＥを様
々に設定することができる。

第２図例においてタイミング切替え信号りがローレベル
“Ｏ゛のときには（１＜１．）、エッジト　　　′リガ
ー信号ｄ〜マスクパルスＭＡが夫々第３図Ａ〜Ｄに示す
如く変化する。この場合、時点１．においてそのタイミ
ング切替え信号りをハイレベル゛１゛に設定すると、そ
のマスクパルスＭＡの最大値は第３図りに示す如くΔＥ
だけ低下する。

また、第１図において、電圧切出し回路（２２）はそマ
スクパルスＭＡが電圧レベルＥ、とＥ２（Ｅｏ＜Ｅｌ　
＜Ｅｘ）との間にあるときのみハイレベル“１′となる
パーストゲートパルスＳＧを生成して出力端子（２３）
に供給する。

本例の全体の動作につき第４図を参照して説明するに、
最初は制御端子（４０）に供給するタイミング切替え信
号りをローレベル“０”に設定する。

この場合時点Ｌ０にて複合同期信号ＣＯＭＰが立上ると
（第４図Ａ）、エツジトリガー信号ｄが立上るため（第
４図Ｂ）フリップフロップ回路（２８）の信号ｅも立上
る。

従って、第２図のスイッチ回路（３１）だけが導通して
コンデンサ（３０）が放電を開始するため、そのコンデ
ンサ（３０）の端子電圧であるマスクパルスＭＡは第４
図りの実線（５６Ａ）で示す如く時点Ｌ０を起点として
減少を始める。そして、そのマスクパルスＭＡが電圧レ
ベルＥ２に達すると第４図Ｅの実’ＩＡ　（５８Ａ）で
示す如くパーストゲートパルスＳＧがハイレベル“１′
”になり、そのマスクパルスＭＡが電圧レベルＥ、に達
するとそのパーストゲートパルスＳＧはローレベル“０
”に復帰する。そのマスクパルスＭＡが更に低下して電
圧レベルＥ０に達すると、第２図の電圧比較器（３６）
の出力信号であるリセット信号ｇが立上るため、フリッ
プフロップ回路（２８）の出力信号ｅは第４図Ｃの実線
（５７Ａ）で示す如くローレベルＩＩ　ＯＩ＋になる。

従って、第２図のスイッチ回路（３３）だけが導通状態
となりコンデンサ（３０）への充電が開始されるため、
そのマスクパルスＭＡは増加する如くなる。

一方、制御端子（４０）に供給されるタイミング切替え
信号りがハイレベル“１′′のときには、マスクパルス
ＭＡの最大値は第４図りの一点鎖線（５６Ｂ）で示す如
くΔＥだけ低下する。従って、複合同期信号ＣＯＭＰが
時点ｔ０で立上ると、そのマスクパルスＭＡはその時点
Ｌ０を起点としてΔＥだけ直流レベルが低下した位置か
ら減少を始める。この場合、そのマスクパルスＭＡは電
圧レベルＥ２に早く達するため、第４図已に一定鎖線（
５８Ｂ）で示す如く、パーストゲートパルスＳＧは実線
（５８Ａ）の場合に比べてΔｔだけ早く立上る。そして
、そのマスクパルスＭＡが電圧レベルＥ１に達するとそ
のパーストゲートパルスＳＧは立上り、そのマスクパル
スＭＡが電圧レベルＥ。に達すると第４図Ｃに一点鎖線
（５７Ｂ）で示す如くフリップフロップ回路（２８）の
出力信号ｅがローレベル“０゛になり、そのマスクパル
スＭＡは増加を始める。

上述のように本例によれば、制御端子（４０）に供給す
るタイミング切替え信号りをローレベル“０”とハイレ
ベル“１″との間で切替えることにより、マスクパルス
ＭＡの起点における直流レベルをΔＥだけ変化させるこ
とができ、最終的にパーストゲートパルスＳＧの複合同
期信号Ｃ０ＮＰの立上り時点に対する位置をΔｔだけ変
化させることができる。従って、本例によれば特性のバ
ラツキが大きいコンデンサの容量値等を制御する必要が
なく、また、回路素子の特性のバラツキとして大きなも
のはトランジスタのコレクタ・エミッタ間飽和電圧■。

のバラツキのみであり、正確に所定の許容値内に設定で
きる直流電圧レベルを制御するだけでよいため、量産す
る場合でもそのパーストゲートパルスＳＧの位置制御が
容易に且つ正確にできる利益がある。

また、本例によればタイミング切替信号りの値を切替え
ることにより、一つの回路で複合同期信号ＣＯＭＰの立
上り時点に対するパーストゲートパルスＳＧの位置を２
種類の内のいずれかに設定することができる。従って、
本例によれば小規模な回路構成で２種類のパーストゲー
トパルスＳＧを生成できる利益がある。

また、第１図において直流制御回路（４１）の代わりに
例えばＮビット入力のデジタル／アナログ（Ｄ／Ａ）変
換器を設ければ、このＤ／Ａ変換器の出力電圧をマスク
パルス発生回路（２９）に供給することにより、その出
力電圧を２Ｎ通りに切替えることができ、２Ｎ種類のパ
ーストゲートパルスＳＧを得ることができる。従って、
今後システムがより複雑化してより多くの種類のパース
トゲートパルスＳＧが必要となっても、一つの回路で容
易に対応することができる。

尚、上述実施例においてはマスクパルスＭＡ（７１起点
ｔ０における直流レベルをΔＥだけ低下させているが、
マスクパルスＭＡの直流レベルは変化させずに電圧切出
し回路（２２）における電圧レベルし及びＥｔを夫々Δ
Ｅだけ増加させる如くなしてもよい。この場合にも、パ
ーストゲートパルスＳＧの位置をΔＬだけ早くすること
ができる。

また、上述実施例のマスクパルスＭＡは起点ｔ０から減
少を始めているが、起点も。から増加し始めるような信
号であってもよく、対象とする信号はパーストゲートパ
ルスＳＧでなくともよい。

このように本発明は上述実施例に限定されず、本発明の
要旨を逸脱することなくその他種々の構成を採り得るこ
とは勿論である。

［発明の効果］ 対するタイミングパルスの位置制御ができる利益がある
。

また、その傾斜信号の起点における直流レベル署を様々
に制御することにより、小規模な回路構成でその基準パ
ルスに対して夫々異なるタイミングで変化する様々のタ
イミングパルスを生成できる利益がある。

図面の簡単な説明 第１図は本発明のタイミングパルス形成回路の一実施例
を示すブロック図、第２図は第１図例の具体的回路構成
を示す構成図、第３図及び第４図は夫々第２図例及び第
１図例の動作の説明に供するタイミングチャート図、第
５図は従来のパーストゲートパルス形成回路を示す構成
図、第６図は第５図例の動作の説明に供するタイミング
チャート図である。

（２）はエツジトリガー回路、（２２）は電圧切出し回
路、（２８）はＲＳフリップフロップ回路、（２９）は
マ。

スクバルス発生回路、（４１）は直流電圧制御回路であ
る。

Claims (1)

【特許請求の範囲】
1. 基準パルスに同期した起点より減少又は増大を始める傾
   斜信号を発生する傾斜信号発生回路と、上記傾斜信号が
   所定レベルに達したときにタイミングパルスを発生する
   パルス発生回路と、上記傾斜信号の上記起点における直
   流レベル又は上記所定レベルを制御する直流レベル制御
   回路とを有し、上記傾斜信号の上記起点における直流レ
   ベル又は上記所定レベルを制御することより、上記基準
   パルスに対する上記タイミングパルスの位置を制御する
   様にしたことを特徴とするタイミングパルス形成回路。