JPH02309639A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH02309639A JPH02309639A JP13105589A JP13105589A JPH02309639A JP H02309639 A JPH02309639 A JP H02309639A JP 13105589 A JP13105589 A JP 13105589A JP 13105589 A JP13105589 A JP 13105589A JP H02309639 A JPH02309639 A JP H02309639A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- oxidation
- diffusion layer
- beak
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 241000293849 Cordylanthus Species 0.000 claims abstract description 35
- 230000003647 oxidation Effects 0.000 claims description 25
- 238000007254 oxidation reaction Methods 0.000 claims description 25
- 230000002265 prevention Effects 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 7
- 230000001590 oxidative effect Effects 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 abstract description 41
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 18
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 15
- 230000003449 preventive effect Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 47
- 239000000758 substrate Substances 0.000 description 13
- 229910052581 Si3N4 Inorganic materials 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 230000003064 anti-oxidating effect Effects 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- 239000012535 impurity Substances 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910000042 hydrogen bromide Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔概 要〕
ＬＯＣＯ３法によりフィールド酸化膜を形成する工程を
有する半導体装置の製造方法に関し、フィールド酸化膜
のバーズビークを小さくして幅の狭い拡散層を形成する
際に、ステップカバレッジを良くできるフィールド酸化
膜を併存させることを目的とし、
半導体層の上に、第一の酸化膜及び第一の酸化防止膜を
該半導体層の一部の領域に形成する工程と、前記第一の
酸化膜よりも薄い第二の酸化膜と、前記第一の酸化防止
膜よりも厚い第二の酸化防止膜とを前記半導体層の他の
領域に形成する工程と、上記第一の酸化防止膜及び前記
第二の酸化防止膜から露出した上記半導体層を選択酸化
することにより、前記第一の酸化防止膜の周囲に比べて
前記第二の酸化防止膜周囲に形成されるフィールド酸化
膜のバーズビークを小さくする工程とを含み構成し、又
は、酸化防止用ｎりを半導体層上に形成する工程と、上
記酸化防止用膜から露出した上記半導体層を選択酸化し
−てフィールド酸化膜を形成する工程と、上記半導体層
のうち電極配線間を接続しない領域を囲む上記フィール
ド酸化膜のバーズビークをエツチングする工程とを含み
構成する。[Detailed Description of the Invention] [Summary] Regarding a method for manufacturing a semiconductor device having a step of forming a field oxide film by the LOCO3 method, when forming a narrow diffusion layer by reducing the bird's beak of the field oxide film, A step of forming a first oxide film and a first oxidation prevention film on a semiconductor layer in a part of the semiconductor layer for the purpose of coexisting a field oxide film that can improve step coverage; forming a second oxide film thinner than the first oxide film and a second oxidation preventive film thicker than the first oxide film in another region of the semiconductor layer; By selectively oxidizing the semiconductor layer exposed from the anti-oxidation film and the second anti-oxidation film, field oxidation is formed around the second anti-oxidation film compared to around the first anti-oxidation film. a step of reducing the bird's beak of the film, or a step of forming an oxidation-preventing layer on the semiconductor layer, and selectively oxidizing the semiconductor layer exposed from the oxidation-preventing film to form a field oxide film. and a step of etching a bird's beak of the field oxide film surrounding a region of the semiconductor layer where electrode wirings are not connected.
本発明は、半導体装置の製造方法に関し、より詳しくは
、ＬＯＣＯ３法によりフィールド酸化膜を形成する工程
を有する半導体装置の製造方法に関する。The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device that includes a step of forming a field oxide film using the LOCO3 method.
半導体装置においては、第３図に例示するように、半導
体基板３０の上に酸化防止用のシリコン窒化膜３１を形
成した後に、半導体基板３０を熱酸化してその表面にフ
ィールド酸化膜３２を形成することがある。In a semiconductor device, as illustrated in FIG. 3, a silicon nitride film 31 for preventing oxidation is formed on a semiconductor substrate 30, and then the semiconductor substrate 30 is thermally oxidized to form a field oxide film 32 on its surface. There are things to do.
この場合、半導体基板３０表面の酸化１１２３３の膜厚
を薄くすることにより、フィールド酸化膜３２のバーズ
ビーク３４を小さくして半導体装置の集積度を高めるよ
うにしている。In this case, by reducing the thickness of the oxide 11233 on the surface of the semiconductor substrate 30, the bird's beak 34 of the field oxide film 32 is made smaller and the degree of integration of the semiconductor device is increased.
ところで、バーズビーク３４が小さい場合には、第３図
（ｂ）に示すように、フィールド酸化膜３２により囲ま
れる領域に自己整合的に不純物を注入すると、不純物濃
度差が紙面横方向に急峻となる幅の狭い拡散層３５を形
成することが可能になる。By the way, when the bird's beak 34 is small, as shown in FIG. 3(b), when impurities are implanted in a self-aligned manner into the region surrounded by the field oxide film 32, the difference in impurity concentration becomes steep in the lateral direction of the paper. It becomes possible to form a narrow diffusion layer 35.
しかし、バーズビーク３４を小さくすると、第４図に示
すように、フィールド酸化膜３２及びゲート電極引出し
部３９の段差が２峻になるため、不純物を拡散した拡散
層３５の上に積層する層間絶縁膜３６の段差も急峻にな
る。このため、拡散層３５の上の眉間絶縁膜３６をエツ
チングしてコンタクトホール３７を形成し、ここに電極
１１ｇ３８を積層すると、ステップカバレッジが悪くな
るといった問題がある。However, if the bird's beak 34 is made smaller, as shown in FIG. The level difference at 36 is also steep. Therefore, if the contact hole 37 is formed by etching the glabella insulating film 36 on the diffusion layer 35 and the electrode 11g38 is laminated there, there is a problem that the step coverage becomes poor.
本発明は、このような問題に鑑みてなされたものであっ
て、バーズビークを小さくして幅の狭い拡散層を形成す
る場合に、ステップカバレッジを良くできるフィールド
酸化膜を併存させることができる半導体装置の製造方法
を堤供することを目的とする。The present invention has been made in view of these problems, and provides a semiconductor device in which a field oxide film that can improve step coverage can coexist when forming a narrow diffusion layer by reducing the bird's beak. The purpose is to provide a manufacturing method for.
上記した課題は、第１図において、半導体層２の上に、
第一の酸化ＩＩＩＪ１ｂ及び第一の酸化防止膜４ｂを該
半導体層２の一部の領域に形成する工程と、前記第一の
酸化膜１ｂよりも薄い第二の酸化膜１ａと、前記第一の
酸化防止膜４ｂよりも厚い第二の酸化防止膜４ａとを前
記半導体層の他の領域に形成する工程と、前記第一の酸
化防止膜４ｂ及び前記第二の酸化防止膜４ａから露出し
た上記半導体Ｎ２を選択酸化することにより、前記第一
の酸化防止膜４ｂの周囲に比べて前記第二の酸化防止膜
４ａ周囲に形成されるフィールド酸化膜７のバーズビー
クを小さくする工程とを存することを特徴とする半導体
装置の製造方法、または、第２図において、酸化防止用
膜１５を半導体層２上に形成する工程と、上記酸化防止
用膜１５から露出した上記半導体層２を選択酸化してフ
ィールド酸化膜１６を形成する工程と、上記半導体ｊＦ
Ｊ２のうち電極配線間を接続しない領域Ｃを囲む上記フ
ィールド酸化膜Ｉ６のバーズビークをエツチングする工
程とを有することを特徴とする半導体装置の製造方法に
より解決する。The problem described above is that in FIG. 1, on the semiconductor layer 2,
a step of forming a first oxide IIIJ1b and a first oxidation prevention film 4b in a part of the semiconductor layer 2; a step of forming a second oxide film 1a thinner than the first oxide film 1b; forming a second oxidation prevention film 4a thicker than the oxidation prevention film 4b in another region of the semiconductor layer; a step of selectively oxidizing the semiconductor N2 to make a bird's beak of the field oxide film 7 formed around the second anti-oxidation film 4a smaller than that around the first anti-oxidation film 4b; A method for manufacturing a semiconductor device characterized in that, or in FIG. 2, a step of forming an anti-oxidation film 15 on the semiconductor layer 2, and selectively oxidizing the semiconductor layer 2 exposed from the anti-oxidation film 15 are provided. a step of forming a field oxide film 16, and a step of forming a field oxide film 16, and
The present invention is solved by a method for manufacturing a semiconductor device, which includes the step of etching the bird's beak of the field oxide film I6 surrounding the region C of J2 where the electrode wirings are not connected.
第１の本発明によれば、酸化防止膜４ａ、４ｂ及び酸化
膜１ａ、ｌｂの膜厚を異なるように形成しているために
、半導体層２を選択酸化した後には、膜厚の厚い酸化防
止膜４ａ及び膜厚の薄い酸化膜１ａの縁部に形成される
フィールド酸化膜７のバーズビークは小さくなる。これ
に対して、膜厚の薄い酸化防止膜４ｂ及び膜厚の厚いシ
リコン酸化１１！Ｊ１ｂの縁部にかかるフィールド酸化
膜９のバーズビークは大きくなる。According to the first aspect of the invention, since the anti-oxidation films 4a, 4b and the oxide films 1a, lb are formed to have different thicknesses, after the semiconductor layer 2 is selectively oxidized, the thick oxide The bird's beak of the field oxide film 7 formed at the edges of the prevention film 4a and the thin oxide film 1a becomes smaller. On the other hand, the thin oxidation prevention film 4b and the thick silicon oxide film 11! The bird's beak of field oxide film 9 over the edge of J1b becomes larger.
このため、？ｉｔ極配極層線層続する拡散ＷｉｌＯの周
囲に、バーズビークの小さなフィールド酸化膜７を形成
することが可能になるとともに、配線電極を接続しない
拡散層１１の周囲にはバーズビークの小さなフィールド
酸化膜７を形成し、その縁部を急峻にすることができる
。For this reason,? It becomes possible to form a field oxide film 7 with a small bird's beak around the diffused WilO that is connected to the polar polarization layer, and a field oxide film 7 with a small bird's beak can be formed around the diffusion layer 11 that does not connect the wiring electrode. 7 and its edges can be made steep.
したがって、バーズビークを小さくすることにより、不
純物濃度差が大きくて幅の狭い拡散層を形成することが
できる一方、バーズビークを大きくすることにより、そ
の上に形成する層間絶縁膜をなだらかにして拡散層１０
上方のステップカバレッジを良くすることができる。Therefore, by making the bird's beak small, it is possible to form a narrow diffusion layer with a large difference in impurity concentration. On the other hand, by making the bird's beak large, the interlayer insulating film formed thereon is smoothed out, and the diffusion layer 10
It is possible to improve the upward step coverage.
また、第２の発明によれば、電極配線を接続しない領域
Ｃを囲むフィールド酸化膜１６のバーズビークをエツチ
ングするため、このエツチングした領域Ｃに形成する拡
散層の不純物濃度差を急峻にすることができ、この拡散
層の幅を狭くすることが可能になる。Further, according to the second invention, since the bird's beak of the field oxide film 16 surrounding the region C to which no electrode wiring is connected is etched, the difference in impurity concentration of the diffusion layer formed in the etched region C can be made steep. This makes it possible to narrow the width of this diffusion layer.
この場合に、エツチングされないフィールド酸化膜１６
周縁のバーズビークはそのままであり、電極配線を接続
する拡散層上のステップカバレッジを良くすることがで
きる。In this case, the field oxide film 16 that is not etched
The bird's beak at the periphery remains as it is, and step coverage on the diffusion layer connecting the electrode wiring can be improved.
〔実施例］
（ａ）発明の一実施例の説明
第１図は、本発明の一実施例を断面で示す工程図である
。[Example] (a) Description of one embodiment of the invention FIG. 1 is a process diagram showing an embodiment of the invention in cross section.
まず、第１図（ａ）に示すように、シリコン基板２表面
に膜厚５００人のシリコン酸化（ＳｉＯｚ）膜１を形成
し、この上に第１のレジスト３を形成してこれを露光、
現像することにより拡散層形成領域Ａに窓１ａを開口す
る。First, as shown in FIG. 1(a), a silicon oxide (SiOz) film 1 with a thickness of 500 nm is formed on the surface of a silicon substrate 2, a first resist 3 is formed on this film, and this is exposed.
By developing, a window 1a is opened in the diffusion layer forming area A.
この後に、四フッ化炭素（ＣＦ４）に水素（Ｉｌｔ）を
含んだガスを使用して反応性イオンエツチング法により
窓３ａから露出したシリコン酸化膜１を一定ｆｆ１（例
えば２００人）エツチングする。ついで、レジスト３を
除去する。Thereafter, the silicon oxide film 1 exposed through the window 3a is etched by a certain amount of ff1 (for example, 200 etchings) by reactive ion etching using a gas containing carbon tetrafluoride (CF4) and hydrogen (Ilt). Then, the resist 3 is removed.
次に、第１図（ｂ）に示すように、シリコン基板２上で
薄層化されたシリコン酸化膜１ａと、それ以外のシリコ
ン酸化１１ｆｉｌｂにシリコン窒化膜（ＳｉＪａ膜）４
を１２００人堆積する。Next, as shown in FIG. 1(b), a silicon oxide film 1a thinned on the silicon substrate 2, and a silicon nitride film (SiJa film) 4 on the other silicon oxide film 11filb.
1,200 people.
その後、第１図（Ｃ）に示すように、第２のレジスト５
を塗布してこれを露光、現像し、拡散層形成領域Ａのシ
リコン窒化膜４をレジスト５によって覆う。Thereafter, as shown in FIG. 1(C), the second resist 5
The silicon nitride film 4 in the diffusion layer forming area A is covered with a resist 5.
そして、レジスト５から露出したシリコン窒化膜３を反
応性イオンエツチング法により薄層化して１０００人程
度０厚さにする（第１図（ｄ））、この場合のエツチン
グガスには臭化水素（ｌ（Ｂｒ）を使用する。Then, the silicon nitride film 3 exposed from the resist 5 is thinned by reactive ion etching to a thickness of about 1000 mm (Fig. 1(d)). In this case, the etching gas is hydrogen bromide ( l(Br) is used.
次に、上記した拡散層形成領域Ａの中央寄りの部分とそ
の他の拡散１ｉＪＩ域Ｂのみを覆うように第３のレジス
ト６を形成し、これをマスクに使用してシリコン窒化Ｗ
ｉ４を選択的にエツチングする。この後に第３のレジス
ト６を有機溶剤によって除去する。（第１図（ｅ））。Next, a third resist 6 is formed so as to cover only the central part of the above-mentioned diffusion layer forming region A and the other diffusion 1iJI region B, and using this as a mask, silicon nitride W
Selectively etch i4. After this, the third resist 6 is removed using an organic solvent. (Figure 1(e)).
以上の工程によって、拡散層形成領域へにおいては、薄
層化した二酸化シリコン膜１ａの上に、幅の狭いシリコ
ン窒化膜４ａが１２００人の厚さに形成されることにな
る。また、後述する電極が接続される拡散層形成領域Ｂ
においては、二酸化シリコンＩ＜ｌｌｂの上に膜ｒ￥１
０００人のシリコン窒化膜４ｂが堆積されることになる
。Through the above steps, a narrow silicon nitride film 4a with a thickness of 1200 mm is formed on the thinned silicon dioxide film 1a in the diffusion layer forming region. Also, a diffusion layer formation region B to which electrodes to be described later are connected.
In , a film r\1 on silicon dioxide I<llb
000 silicon nitride film 4b is deposited.
この段階で、図示しない加熱炉にシリコン基板２を入れ
て熱酸化すると、２つの窒化′ｆＰｉ４ａ、４ｂから露
出したシリコン基板２の表面が選択的に酸化され、シリ
コン基板２表面にフィールド酸化膜７が形成されること
になる（第１図（「））。At this stage, when the silicon substrate 2 is placed in a heating furnace (not shown) and thermally oxidized, the surface of the silicon substrate 2 exposed from the two nitrided Pi 4a and 4b is selectively oxidized, and a field oxide film 7 is formed on the surface of the silicon substrate 2. will be formed (Figure 1 (')).
この選択酸化においては、膜厚の厚い窒化１１９４ａ及
び膜厚の薄いシリコン酸化膜１ａの縁部で酸化が進みに
くく、窒化膜４ａの両側に形成されるフィールド酸化膜
のバーズビークの幅Ｗｌが小さくなる。このため、窒化
膜４ａ両側に形成されるフィールド酸化膜７はシリコン
基板２に対して急峻に立ち上がることになる。In this selective oxidation, oxidation is difficult to proceed at the edges of the thick nitride film 1194a and the thin silicon oxide film 1a, and the width Wl of the bird's beak of the field oxide film formed on both sides of the nitride film 4a becomes small. . Therefore, the field oxide film 7 formed on both sides of the nitride film 4a rises steeply with respect to the silicon substrate 2.
一方、膜厚の薄い窒化膜４ｂ及び膜厚の厚いシリコン酸
化膜１ｂの縁部においては酸化が進み易く、その周囲に
形成されたフィールド酸化膜７のバーズビークの輻Ｗア
は大きくなり、フィールド酸化膜７はなだらかに立ち上
がることになる。On the other hand, oxidation tends to progress at the edges of the thin nitride film 4b and the thick silicon oxide film 1b, and the intensity W of the bird's beak of the field oxide film 7 formed around them increases, causing field oxidation. The film 7 will rise gently.
このような選択酸化工程を終えた後に、２つの窒化膜４
ａ、４ｂを燐酸により除去する。After completing such a selective oxidation process, two nitride films 4 are
a and 4b are removed with phosphoric acid.
次に、フィールド酸化膜７に囲まれたシリコン基板ｌの
表面にホウ素や燐等のイオンを注入して熱拡散を行い、
第１図（ｇ）に示すように拡散Ｎ１０．１１を形成する
。Next, ions such as boron and phosphorus are implanted into the surface of the silicon substrate l surrounded by the field oxide film 7, and thermal diffusion is performed.
Diffusion N10.11 is formed as shown in FIG. 1(g).
これに続いて、ＰＳＧ等よりなる層間絶縁１２を成長さ
せ、フィールド酸化膜７及びシリコン酸化Ｍ２を覆うよ
うにする。Subsequently, interlayer insulation 12 made of PSG or the like is grown to cover field oxide film 7 and silicon oxide M2.
このため、バーズビークが大きいフィールド酸化膜９に
囲まれた拡り層ｉｏの上方では、眉間絶縁膜１２がなだ
らかとなり、拡散Ｊ！１０上のコンタクトホール１３に
沿って形成される電極配線間１４のステップカバレッジ
は良好になる。Therefore, above the expansion layer io surrounded by the field oxide film 9 with a large bird's beak, the glabellar insulating film 12 becomes gentle, and the diffusion J! The step coverage of the electrode wiring spaces 14 formed along the contact holes 13 on the electrode wirings 10 is improved.
また、バーズビークが小さいフィールド酸化膜９に囲ま
れた領域Ａに不純物を注入拡散すると、その拡散層１１
は、拡散部分の界面の不純物濃度が２、峻に変化するこ
とになり、その幅を狭くすることが可能になる。Furthermore, when impurities are implanted and diffused into the region A surrounded by the field oxide film 9 with a small bird's beak, the diffusion layer 11
In this case, the impurity concentration at the interface of the diffusion portion changes sharply, making it possible to narrow the width.
（ｂ）本発明の第２の実施例の説明
上記した実施例では、フィールド酸化膜９を形成する際
に、電極配線Ｗ３１４を接続しない拡散層形成領域Ｂに
おける窒化膜４ａを厚く、シリコン酸化１９１１ｂを薄
くすることにより、バーズビークを小さくして拡散層１
１の幅を狭くするようにしたが、第２図に示すように、
シリコン基板２上に形成するシリコン窒化膜１５の厚さ
を１０００人程度０均一にし、バーズビークの大きなフ
ィールド酸化膜１６を形成した後に、電極配線を接続し
ない拡散層形成領域Ｃ上のバーズビークをエツチングし
てフィールド酸化膜１６の縁部を急峻にすることができ
る。(b) Description of the second embodiment of the present invention In the above-described embodiment, when forming the field oxide film 9, the nitride film 4a in the diffusion layer formation region B to which the electrode wiring W314 is not connected is thickened, and the silicon oxide 1911b By making the diffusion layer 1 thinner, the bird's beak can be made smaller and the diffusion layer 1
1 was made narrower, but as shown in Figure 2,
After making the thickness of the silicon nitride film 15 formed on the silicon substrate 2 uniform for about 1000 layers and forming the field oxide film 16 with a large bird's beak, the bird's beak on the diffusion layer forming region C where no electrode wiring is connected is etched. This allows the edge of field oxide film 16 to be made steep.
バーズビークをエツチングして急峻にする方法としては
、第２図（ｂ） 、 （ｃ）に示すように、電極配線を
接続しない拡散層領域Ｃ以外の領域をレジスト１７によ
って覆い、この後に、シリコン基板２に対する選択比の
高いガス、例えばｃｕｐ、を使用して拡散層形成領域Ｃ
上のバーズビークを垂直方向にエツチングし、ついで、
その表面を僅かに熱酸化して酸化膜１８を形成する。As shown in FIGS. 2(b) and 2(c), the method of etching the bird's beak to make it steep is to cover the region other than the diffusion layer region C to which the electrode wiring is not connected with a resist 17, and then cover the silicon substrate with a resist 17. The diffusion layer forming region C is formed by using a gas having a high selectivity to
Etch the top bird's beak vertically, then
The surface is slightly thermally oxidized to form an oxide film 18.
この後にレジスト１７を除去し、不純物を自己整合的に
注入して拡散すれば、バーズビークをエツチングした領
域Ｃに囲まれた部分に、不純物濃度の変化が急峻となる
幅の狭い拡散１１１９を形成することが可能になる（第
２図（ｄ））。After this, the resist 17 is removed, and impurities are implanted and diffused in a self-aligned manner to form a narrow diffusion 1119 with a steep change in impurity concentration in a portion surrounded by the region C where the bird's beak is etched. (Fig. 2(d)).
以上述べたように第１の本発明によれば、配線電極を接
続する拡散層の形成領域に、薄い酸化防止膜及び厚いシ
リコン酸化膜を設ける一方、その他の領域にはそれよれ
も膜厚が厚い酸化防止膜及び薄いシリコン酸化物を設け
るようにしたので、拡散層を形成する領域のうち、配線
電極を接続する領域の周囲にバーズビークの大きなフィ
ールド酸化膜を形成することができ、その上に形成する
層間絶縁膜をなだらかにしてステップカバレッジを良く
することができる。しかも、配線電極を接続しない領域
では、フィールド酸化膜のバーズビークを小さくして縁
部を急峻にすることができ、幅の狭い拡散層を形成する
ことができる。As described above, according to the first aspect of the present invention, a thin anti-oxidation film and a thick silicon oxide film are provided in the region where the diffusion layer connecting the wiring electrodes is formed, while the film thickness is thicker in other regions. Since a thick oxidation prevention film and a thin silicon oxide film are provided, a field oxide film with a large bird's beak can be formed around the region where the wiring electrode is connected in the region where the diffusion layer is formed. Step coverage can be improved by making the interlayer insulating film to be formed smooth. Moreover, in the region where the wiring electrode is not connected, the bird's beak of the field oxide film can be made smaller and the edge can be made steeper, and a narrower diffusion layer can be formed.
また、第２の発明によれば、電極を接続しない拡散層形
成領域の周囲に形成されるフィールド酸化膜のバーズビ
ークをエツチングするようにしたので、配線電極を接続
しない拡散層の不純物濃度を高くして幅を狭く形成する
ことができ、その他の拡散層上では層間絶縁膜の上下の
変化を抑えてその谷に形成されるコンタクトホールのス
テップカバレッジを良くすることが可能になる。Further, according to the second invention, the bird's beak of the field oxide film formed around the diffusion layer formation region to which no electrode is connected is etched, so that the impurity concentration of the diffusion layer to which no wiring electrode is connected is increased. The width of the interlayer insulating film can be made narrower on other diffusion layers, and the vertical change of the interlayer insulating film can be suppressed to improve the step coverage of the contact hole formed in the valley.
第１図（ａ）乃至（ｇ）は、本発明の第１の実施例を断
面で示す工程図、
第２図（ａ）乃至（ｄ）は、本発明の第２の実施例を断
面で示す工程図、
第３図（ａ） 、 （ｂ）は、従来方法の一例を示す断
面図、
第４図は、従来方法を使用して形成した装置の一例を示
す断面図である。
（符号の説明）
ｌ・・・シリコン酸化膜、
２・・・シリコン基板（半導体層）、
４・・・シリコン窒化ＩＦＪ（酸化防止膜）、７・・・
フィールド酸化膜、
１０．１１・・・拡散層、
１２・・・層間絶縁膜、
１３・・・コンタクトホール、
１４・・・電極配線間、
１５・・・シリコン窒化膜（酸化防止膜）、１６・・・
フィールド酸化膜、
１８・・・酸化膜。
出 願 人 富士通株式会社FIGS. 1(a) to (g) are process diagrams showing a first embodiment of the present invention in cross section, and FIGS. 2(a) to (d) are process diagrams showing a second embodiment of the present invention in cross section. 3(a) and 3(b) are cross-sectional views showing an example of a conventional method, and FIG. 4 is a cross-sectional view showing an example of a device formed using the conventional method. (Explanation of symbols) 1...Silicon oxide film, 2...Silicon substrate (semiconductor layer), 4...Silicon nitride IFJ (oxidation prevention film), 7...
Field oxide film, 10.11... Diffusion layer, 12... Interlayer insulating film, 13... Contact hole, 14... Between electrode wiring, 15... Silicon nitride film (oxidation prevention film), 16 ...
Field oxide film, 18... Oxide film. Applicant Fujitsu Limited
Claims (2)
止膜を該半導体層の一部の領域に形成する工程と、 前記第一の酸化膜よりも薄い第二の酸化膜と、前記第一
の酸化防止膜よりも厚い第二の酸化防止膜とを前記半導
体層の他の領域に形成する工程と、上記第一の酸化防止
膜及び前記第二の酸化防止膜から露出した上記半導体層
を選択酸化することにより、前記第一の酸化防止膜の周
囲に比べて前記第二の酸化防止膜周囲に形成されるフィ
ールド酸化膜のバーズビークを小さくする工程とを有す
ることを特徴とする半導体装置の製造方法。(1) A step of forming a first oxide film and a first oxidation prevention film on a semiconductor layer in a part of the semiconductor layer, and a second oxide film thinner than the first oxide film. and forming a second oxidation prevention film thicker than the first oxidation prevention film in another region of the semiconductor layer, and exposing from the first oxidation prevention film and the second oxidation prevention film. and selectively oxidizing the semiconductor layer, thereby reducing a bird's beak of the field oxide film formed around the second oxidation prevention film compared to the periphery of the first oxidation prevention film. A method for manufacturing a semiconductor device.
記酸化防止用膜から露出した上記半導体層を選択酸化し
てフィールド酸化膜を形成する工程と、上記半導体層の
うち電極配線間を接続しない領域を囲む上記フィールド
酸化膜のバーズビークをエッチングする工程とを有する
ことを特徴とする半導体装置の製造方法。(2) A step of forming an oxidation prevention film on the semiconductor layer, a step of selectively oxidizing the semiconductor layer exposed from the oxidation prevention film to form a field oxide film, and a step of forming a field oxide film between the electrode wirings in the semiconductor layer. etching a bird's beak of the field oxide film surrounding a region not to be connected.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13105589A JPH02309639A (en) | 1989-05-24 | 1989-05-24 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13105589A JPH02309639A (en) | 1989-05-24 | 1989-05-24 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02309639A true JPH02309639A (en) | 1990-12-25 |
Family
ID=15048957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13105589A Pending JPH02309639A (en) | 1989-05-24 | 1989-05-24 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02309639A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013115144A (en) * | 2011-11-25 | 2013-06-10 | Toyota Motor Corp | Semiconductor device and manufacturing method of the same |
-
1989
- 1989-05-24 JP JP13105589A patent/JPH02309639A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013115144A (en) * | 2011-11-25 | 2013-06-10 | Toyota Motor Corp | Semiconductor device and manufacturing method of the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10233392A (en) | Manufacture of semiconductor device | |
| JPH02309639A (en) | Manufacture of semiconductor device | |
| JP2944185B2 (en) | Contact etching method | |
| JP2707536B2 (en) | Method for manufacturing semiconductor device | |
| JPS63306643A (en) | Manufacture of semiconductor device | |
| KR960011816B1 (en) | Method of making a capacitor in semiconductor device | |
| JPS62216268A (en) | Manufacture of semiconductor device | |
| JPH0212822A (en) | Manufacture of semiconductor device having field oxide layer totally or partially buried | |
| JP2907248B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100247703B1 (en) | Method of fabricating metal pattern | |
| JP2874070B2 (en) | Method for manufacturing semiconductor device | |
| JPH11354650A (en) | Semiconductor device and its manufacture | |
| JPS6320383B2 (en) | ||
| JPH08330252A (en) | Manufacture of semiconductor device | |
| KR950013791B1 (en) | Making method of gate electrode on the buried contact | |
| JPH0376127A (en) | Manufacture of semiconductor device | |
| JPS60128635A (en) | Forming process of element isolation region | |
| JPH04208570A (en) | Manufacture of semiconductor device | |
| JPH03229421A (en) | Manufacture of semiconductor device | |
| JPS6279625A (en) | Manufacture of semiconductor device | |
| JPH09129876A (en) | Manufacture of semiconductor device | |
| JPH11354787A (en) | Manufacture of semiconductor device | |
| JPH0287621A (en) | Manufacture of semiconductor device | |
| JPH08236475A (en) | Formation of contact window | |
| JPS6347946A (en) | Manufacture of semiconductor device |