JPH0230934Y2 - - Google Patents

Description

【考案の詳細な説明】 この考案は、幅の異なる各種のノイズに対して
効果的に動作するようにしたノイズブランカ回路
に関する。

一般に、トランシーバー等の無線機に内蔵され
ているノイズブランカ回路におけるAGC回路の
アタツク時定数は、パルス性ノイズの幅が約100
〜300μsecであることから約1msec／−6dB程度
に設定され、ノイズのみを有効に除去するように
なつている。しかし、短波帯に発生するウツドペ
ツカーノイズは、幅が約４〜8msecでその繰り返
し周期が約100msecであるから、前記のように
AGC回路が1msec／−6dBの時定数で動作する
と、自動利得制御の動作が早すぎてウツドベツカ
ーノイズの一部しか除去することができない。仮
に、AGC回路の時定数を20msec／−6dBに設定
すれば、AGC回路のノイズ検出時から動作を開
始するまでの時間が遅くなつてウツドベツカーノ
イズを有効に除去できるが、受信信号も除去され
てしまう問題がある。

そこで、前述の長幅のノイズを除去するため
に、AGC回路の時定数を1msec／−6dBに設定す
るとともにワンシヨツトマルチバイブレータ等を
具備し、１つのノイズに対するノイズゲートの閉
時間を長くするように構成したものが案出されて
いるが、この方式ではウツドベツカーノイズに対
しては効果的に作用するが、短いパルスノイズに
ノイズゲートが一定時間閉状態となるので、結果
として受信信号をも不必要に除去してしまう欠点
がある。

また、特開昭58−212231号公報には、第２図に
示したように、雑音検出回路２５と、信号路に挿
入され上記雑音検出回路２５の検出出力にもとづ
いて遮断されるゲート回路２３と、上記雑音検出
回路２５に付設されたノイズ自動利得制御用の積
分回路２７とを有する衝撃性雑音除去回路におい
て、上記雑音検出回路２５によつて検出される雑
音に応じた電圧により導通・非導通となるスイツ
チング素子１６を設け、このスイツチング素子１
６の導通・非導通によつて上記積分回路２７の時
定数を変化させるようにしたことを特徴とする衝
撃性雑音除去回路が開示されている。

しかし、この技術では、一つの衝撃性雑音が消
滅してゲート遮断時間設定回路２８のコンデンサ
ー１０が放電中に次の衝撃性雑音が検出される
と、前記コンデンサー１０は再び充電開始される
が、このときには、前記コンデンサー１０にはま
だ電荷が残存しているので、スイツチング素子と
なるトランジスタ１６のベース回路に介挿接続さ
れているコンデンサー１７の微分作用によつて検
出される電圧は小さくなる。よつて、前記トラン
ジスタ１６を駆動できずに、雑音を除去できない
場合が発生するという問題がある。

この考案は、前記従来の欠点に鑑みなされたも
ので、AGC回路の時定数を比較的長く設定する
とともにノイズゲートの閉状態が設定時間継続し
た場合にはタイマ回路によりAGC回路の時定数
を短く切換えるようにするとともに、前記ノイズ
ゲートの開状態を検出して前記タイマ回路をリセ
ツトするリセツト回路を設けて、ノイズの消滅毎
にタイマ回路をリセツトするようにすることによ
つて、幅の異なる各種のノイズに対して受信信号
の品位を損なうことなく効果的に除去できるノイ
ズブランカ回路を提供することを目的とするもの
である。

以下、この考案の一実施例を図面に基づいて詳
説する。

第１図においては、１は４個のダイオードＤ１
〜Ｄ４から成るノイズゲートで、通常時は後述の
第１のトランジスタＱ１がオフされていることに
よつて直流電源＋Ｂの電圧が直接に左方のトラン
スＴ１を介して各ダイオードＤ１〜Ｄ４に順方向
に印加されているのに対し、各ダイオードＤ１〜
Ｄ４の逆方向には電源電圧が２個の抵抗Ｒ１，Ｒ
２により分圧されて印加されており、従つて各ダ
イオードＤ１〜Ｄ４が導通状態で受信信号が入力
側Ｉから出力側Ｏに送られる。

２は電界効果トランジスタＦ等により構成され
第１のコンデンサＣを介して入力された信号を増
幅する第１のノイズアンプ、３は集積回路ICか
ら成る第２のノイズアンプで、前記集積回路IC
の３番ピンＰ３の電圧を可変することにより利得
を制御できるようになつており、当該電圧を上昇
させると利得が減少する。

４は２個のダイオードＤ５，Ｄ６およびコンデ
ンサＣ２により倍圧整流回路に構成された検波器
で、第２のノイズアンプ３の出力がトランスＴ２
でインピーダンス変換された後、該検波器４で直
流変換される。５はゲート制御回路を示し、スイ
ツチング用の第１のトランジスタＱ１のエミツタ
には電源電圧を２個の抵抗Ｒ３，Ｒ４で分圧した
オフセツト電圧が印加されており、第１のトラン
ジスタＱ１をオン状態にするのに必要な電圧はベ
ース−エミツタ間動作電圧とオフセツト電圧との
和の電圧となり、この電圧によりスレツシヨルド
レベルが設定され、ノイズ以外の信号によつて第
１のトランジスタＱ１がオン状態にならないよう
になつている。

６はAGC回路で、第１のトランジスタＱ１と
同一のベース−エミツタ間動作電圧を有し、ベー
スが検波器４の出力端に接続された第２のトラン
ジスタＱ２と、この第２のトランジスタＱ２にダ
ーリントン接続された第３のトランジスタＱ３
と、この第３のトランジスタＱ３と集積回路IC
の３番ピンＰ３との間に介挿接続され時定数を設
定する第５抵抗Ｒ５と第３コンデンサＣ３、この
第３コンデンサＣ３の放電回路を構成する第６抵
抗Ｒ６と半固定抵抗VRと、直流電源＋Ｂと第３
のトランジスタＱ３のコレクタ間に接続された第
７抵抗Ｒ７とを具備し、集積回路ICを３番ピン
Ｐ３に必要なオフセツトバイアスとして、電源電
圧を第７抵抗Ｒ７および第５抵抗Ｒ５の合成抵抗
と第６抵抗Ｒ６および半固定抵抗VRの合成抵抗
とで分圧した電圧が印加されている。

そして、７はこの考案の構成の要部であるタイ
マ回路を示し、AGC回路６の時定数切換用の第
４のトランジスタＱ４のエミツタとコレクタが第
５抵抗Ｒ５の両端に接続され、第１のトランジス
タＱ１のコレクタ即ち直流電源＋Ｂに順方向のダ
イオードＤ７を介してコンデンサＣ４が接続さ
れ、第１のトランジスタＱ１がオフ状態時にはそ
のコレクタに電源電圧の約半分の電圧が印加され
ていて前述の第４コンデンサＣ４が充電状態にな
つており、この第４コンデンサＣ４の端子電圧が
ツエナーダイオードZDで前記第４のトランジス
タＱ４のベースに電圧シフトされ、通常時は第４
のトランジスタＱ４がオフ状態になるよう構成さ
れ、第７ダイオードＤ７の両端間に接続された２
個の抵抗Ｒ８，Ｒ９により第１のトランジスタＱ
１のオン時に第４コンデンサＣ４の放電回路が閉
成され、第４コンデンサＣ４と該両抵抗Ｒ８，Ｒ
９との時定数によつて、ノイズゲート１の閉状態
時から第４のトランジスタＱ４がオンするまでの
タイマ時間が設定されており、実施例では第９抵
抗Ｒ９に並列接続されたタイマ時間切換用スイツ
チＳ１のオンオフにより第９抵抗Ｒ９を断接して
タイマ時間を切換えできるようになつている。
尚、図中のＳ２はノイズブランカ回路が不要なと
き第１のトランジスタＱ１を停止するためのノイ
ズブランカスイツチである。

前記構成とした実施例回路の動作に付いて説明
すると、普通の受信信号レベルを超える振幅のパ
ルス性ノイズが第１コンデンサＣ１を介して入力
されると、そのパルス成分が両ノイズアンプ２，
３で増幅され、検波器４の出力電圧がゲート制御
回路５のスレツシヨルドレベル以上となつて第１
のトランジスタＱ１がオンされ、この第１のトラ
ンジスタＱ１のコレクタがローレベルとなること
によつて、第１〜第４ダイオードＤ１〜Ｄ４が逆
バイアスされてノイズゲート１が閉状態になると
ともに、タイマ回路７において第４コンデンサＣ
４の充電電荷が第８，９抵抗Ｒ８，Ｒ９および第
１のトランジスタＱ１を介して放電され、第４コ
ンデンサＣ４の端子電圧が低下していく。この
時、第４コンデンサＣ４の端子電圧とツエナーダ
イオードZDの端子電圧との和の電圧が第４のト
ランジスタＱ４のエミツタ電圧より動作電圧以下
まで低下しない限り第４のトランジスタＱ４はオ
フ状態を保持する。従つて、幅の短いノイズの場
合には第４のトランジスタＱ４がオンする以前に
第１のトランジスタＱ１がオフ状態に移行し、リ
セツト回路を構成するダイオードＤ７を通じて第
４コンデンサＣ４が直ちに充電されて初期状態に
復帰する。

次に、ウツドペツカーノイズのようにノイズ幅
の長いノイズが入力された場合、AGC回路６の
時定数を第５抵抗Ｒ５と第３コンデンサＣ３によ
り約20msec／−6dB程度と比較的長く設定する
とともに、タイマ回路７のタイマ時間を第８，９
抵抗Ｒ８，Ｒ９と第４コンデンサＣ４とにより約
10msec程度に設定しておくことによつて、第１
のトランジスタＱ１がオンとなりノイズゲート１
が閉状態になつた時点から10msecの時間経過後
に、第４のトランジスタＱ４がオン状態となつて
当該トランジスタＱ４により第５抵抗Ｒ５が短絡
される。ところで、第１のトランジスタＱ１のオ
ン状態時に第２のトランジスタＱ２，Ｑ３もオン
されており、第３のトランジスタＱ３を介して第
３コンデンサＣ３が該コンデンサＣ３と第５抵抗
Ｒ５とで設定された20msec／−6dBの時定数で
充電が行なわれているのであるが、前述の第４の
トランジスタＱ４がオンとなる10msecの時間経
過時に第５抵抗Ｒ５が短絡されるので、第３コン
デンサＣ３が直ちに充電される。即ち、ノイズゲ
ート１の閉状態時から10msecの時間経過時に
AGC回路６の時定数が切換えられて20msec／−
6dBから1msec／−6dB程度に早くなり、集積回
路ICの利得が減少して検波器４の出力電圧がゲ
ート制御回路５のスレツシヨルドレベル以下まで
減衰され、第１のトランジスタＱ１がオフとなつ
て第４コンデンサＣ４がリセツト回路を構成する
第７ダイオードＤ７を通じて充電され、第４のト
ランジスタＱ４がオフとなり、AGC回路の時定
数は再び第５抵抗Ｒ５と第３コンデンサＣ３によ
る20msec／−6dBになつて初期状態となる。従
つて、ノイズ幅の長いパルス性ノイズに対しその
パルス幅の時間のみノイズゲート１を閉状態と
し、不必要に長い時間ノイズゲートを閉状態にす
ることがない。更に、長いパルス幅のノイズに対
してはタイマ回路７の働きにより、受信信号の品
位を損ねるほどの長時間の閉状態が継続するのを
防止できる。

以上のように、この考案のノイズブランカ回路
によれば、タイマ回路によりノイズゲートの閉状
態時から設定時間経過後にAGC回路の時定数を
切換えて早くする構成とするとともに、ノイズの
消滅毎にタイマ回路をリセツトする構成としたか
ら、パルス性ノイズのような短幅のノイズからウ
ツドペツカーノイズのような長幅のノイズまで確
実に除去することができるとともに、長幅のノイ
ズに対してもノイズ幅の時間のみノイズゲートを
閉状態とし、不必要に受信信号をブランクするこ
とがなく、極めて効果的なノイズブランカ回路を
提供するものである。

【図面の簡単な説明】

第１図はこの考案のノイズブランカ回路の一実
施例の結線図、第２図は従来例の衝撃性雑音除去
回路のブロツク図である。 １……ノイズゲート、２，３……ノイズアン
プ、４……検波器、５……ゲート制御回路、６…
…AGC回路、７……タイマ回路、Ｄ７……リセ
ツト回路。

Claims (1)

【実用新案登録請求の範囲】
1. ノイズアンプと、該ノイズアンプの出力を検出
   する検波器と、該検波器の出力電圧がスレツシヨ
   ルドレベル以上であるか否かによりノイズゲート
   回路を開閉制御するゲート制御回路と、前記検波
   器の出力により時定数で設定された一定時間経過
   後に前記ノイズアンプの利得を可変制御する
   AGC回路とを具備して成るノイズブランカ回路
   において、前記ノイズゲート回路の閉状態を検出
   して該閉状態が設定時間継続した時に前記AGC
   回路の時定数を可変制御するタイマ回路と、前記
   ノイズゲートの開状態を検出して前記タイマ回路
   をリセツトするリセツト回路とを設けたことを特
   徴とするノイズブランカ回路。