JPH02307256A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02307256A JPH02307256A JP1129178A JP12917889A JPH02307256A JP H02307256 A JPH02307256 A JP H02307256A JP 1129178 A JP1129178 A JP 1129178A JP 12917889 A JP12917889 A JP 12917889A JP H02307256 A JPH02307256 A JP H02307256A
- Authority
- JP
- Japan
- Prior art keywords
- protrusions
- semiconductor
- copper
- chip capacitor
- holding plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 239000003990 capacitor Substances 0.000 claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 12
- 239000000919 ceramic Substances 0.000 claims abstract description 10
- SBYXRAKIOMOBFF-UHFFFAOYSA-N copper tungsten Chemical compound [Cu].[W] SBYXRAKIOMOBFF-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910001080 W alloy Inorganic materials 0.000 claims abstract description 6
- 239000000463 material Substances 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052802 copper Inorganic materials 0.000 abstract description 9
- 239000010949 copper Substances 0.000 abstract description 9
- LTPBRCUWZOMYOC-UHFFFAOYSA-N Beryllium oxide Chemical compound O=[Be] LTPBRCUWZOMYOC-UHFFFAOYSA-N 0.000 abstract description 6
- 230000006866 deterioration Effects 0.000 abstract description 2
- 230000032683 aging Effects 0.000 abstract 1
- 238000005336 cracking Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 abstract 1
- 239000012212 insulator Substances 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- AOWKSNWVBZGMTJ-UHFFFAOYSA-N calcium titanate Chemical compound [Ca+2].[O-][Ti]([O-])=O AOWKSNWVBZGMTJ-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕
本発明は半導体装置に関し、特にインピーダンス変換用
の整合回路を内蔵したトランジスタの容器のｍ造に関す
る。
の整合回路を内蔵したトランジスタの容器のｍ造に関す
る。
動作周波数ｌ Ｑ Ｑ Ｍ ｔ（ｚ以上、出力ＩＷ以上
の高周波高出力トランジスタにおいては、高出力化にと
もない入力インピータンスが低くなるために、外部回路
とのインピーダンスの差が大きくなり、トランジスタチ
ップ本来の特性が発揮されなくなる。
の高周波高出力トランジスタにおいては、高出力化にと
もない入力インピータンスが低くなるために、外部回路
とのインピーダンスの差が大きくなり、トランジスタチ
ップ本来の特性が発揮されなくなる。
このインピーダンスの差を小さくするなめに、゛ト導体
素子の容器の内部に、ボンディングワイヤによるインタ
フタンスと、チップコンデンサによるキャパシタンスを
用いた内部整合回路を設け、インピーダンスの整合を行
なうことにより、１〜ランシスタチップ本来の特性をひ
きだしている。
素子の容器の内部に、ボンディングワイヤによるインタ
フタンスと、チップコンデンサによるキャパシタンスを
用いた内部整合回路を設け、インピーダンスの整合を行
なうことにより、１〜ランシスタチップ本来の特性をひ
きだしている。
第５図に従来のトランジスタの例を示す。
銅製の金属放熱板（ヘッダー）１の上面に２本の平行な
矩形の突起部２ａ、２ｂか形成され、突起部２ａ、２ｂ
の間に絶縁性で熱伝導率が高い材質（例えばベリリアセ
ラミック〉）からなる半導体保持板３が接合され、半導
体保持板３の上面にはメタライズ層４がほどこされて、
半導体素子５が搭載されている。
矩形の突起部２ａ、２ｂか形成され、突起部２ａ、２ｂ
の間に絶縁性で熱伝導率が高い材質（例えばベリリアセ
ラミック〉）からなる半導体保持板３が接合され、半導
体保持板３の上面にはメタライズ層４がほどこされて、
半導体素子５が搭載されている。
金属放熱板１の上面には、２本の突起部２ａ。
２１）を囲んで端子取付用の第１の枠状の絶縁体６が接
合され、絶縁体６の上面の一部に一対のメタライズ層７
ｓｔ、７ｂが形成されている。メタライズ層７ａ、７ｂ
の上には入力リード８ａおよび出力リード８ｂが収り付
けられ、絶縁体６の上には気密封止用の第２の枠状の絶
縁体９が設けられて容器を形成している。
合され、絶縁体６の上面の一部に一対のメタライズ層７
ｓｔ、７ｂが形成されている。メタライズ層７ａ、７ｂ
の上には入力リード８ａおよび出力リード８ｂが収り付
けられ、絶縁体６の上には気密封止用の第２の枠状の絶
縁体９が設けられて容器を形成している。
半導体素子５がバイポーラトランジスタの場合は、その
裏面が一部にコレクタになっており、メタライズ層４は
半導体素子５のコレクタと接続されている。
裏面が一部にコレクタになっており、メタライズ層４は
半導体素子５のコレクタと接続されている。
メタライズ層４はボンディングワイヤ１０ａによりメタ
ライズ層７ｂに接続され、メタライズ層７ｂは出力リー
ド８ｂと電気的に接続されている。
ライズ層７ｂに接続され、メタライズ層７ｂは出力リー
ド８ｂと電気的に接続されている。
入力側は半導体素子５の表面上の入力電極と突起部２ａ
の上に固着されたチップコンデンサ１１の電極か、ボン
ディングワイヤ１０ｃによりメタライズ層７ａに接続さ
れ、入力リード８ａと電気的に接続されている。
の上に固着されたチップコンデンサ１１の電極か、ボン
ディングワイヤ１０ｃによりメタライズ層７ａに接続さ
れ、入力リード８ａと電気的に接続されている。
半導体素子５の表面にある接地電極はボンディングワイ
ヤ１０ｄ、ｆｏｅを通して突起部２ａ。
ヤ１０ｄ、ｆｏｅを通して突起部２ａ。
２ｂに接地されている。
し発明が解決しようとする課題ノ
従来技術による半導体装置において、半導体素子５によ
り発生した熱の伝導を助けるために、金属放熱板１と突
起部２ａ、２ｂには熱伝導率が最も高い銅が用いられる
。
り発生した熱の伝導を助けるために、金属放熱板１と突
起部２ａ、２ｂには熱伝導率が最も高い銅が用いられる
。
チップコンデンサ１１には酸化チタン、チタン酸ストロ
ンチウム、チタン酸カルシウム、チタン酸バリウムなど
の混合物のセラミックが用いられる、 両者間の熱膨張係数の差は大きく、銅は１６゜７メ１０
−６で、セラミックは９〜ｌ ２ ｘ、 １ ｏ−６で
ある。
ンチウム、チタン酸カルシウム、チタン酸バリウムなど
の混合物のセラミックが用いられる、 両者間の熱膨張係数の差は大きく、銅は１６゜７メ１０
−６で、セラミックは９〜ｌ ２ ｘ、 １ ｏ−６で
ある。
融点が３００℃以上に達する、金・シリコン系もしくは
金・スズ系のハードンルダを用いて、突起部２ａにチッ
プコンデンサ１１を固着する際に、チップコンデンサ１
１にクラックが生じるという欠点があった。
金・スズ系のハードンルダを用いて、突起部２ａにチッ
プコンデンサ１１を固着する際に、チップコンデンサ１
１にクラックが生じるという欠点があった。
特に固着チップ数を減らすためにチップコンデンサ］１
のサイズを大きくすると、一層クラックが生じ易い。
のサイズを大きくすると、一層クラックが生じ易い。
クラックが生じると、半導体装置のＲＦ特性のばらつき
、低下あるいは経時変化が生じる。
、低下あるいは経時変化が生じる。
本発明の目的はチップコンデンサのクラックを解消して
、半導体装置のＲＦ特性のばらつき、劣化および経時変
化を防ぐことにある。
、半導体装置のＲＦ特性のばらつき、劣化および経時変
化を防ぐことにある。
１１課題を解決するための手段〕
本発明の半導体装置は、金属放熱板上に複数の突起部が
形成され、前記突起部に挟まれて絶縁性の半導体保持板
か接合され、半導体保持板の上面にメタライズ層を介し
て半導体素子が搭載され、前記突起部の少なくとも一方
の材質が銅・タンクステン合金からなり、その上面にセ
ラミックチップコンデンサが固着されている。
形成され、前記突起部に挟まれて絶縁性の半導体保持板
か接合され、半導体保持板の上面にメタライズ層を介し
て半導体素子が搭載され、前記突起部の少なくとも一方
の材質が銅・タンクステン合金からなり、その上面にセ
ラミックチップコンデンサが固着されている。
はじめに本発明の第１の実施例について、図面を用いて
説明する。
説明する。
第１図に示すように、銅製の金属放熱板上の上面に２本
の平行な突起部２ｂ、２ｃが形成され、その間にはベリ
リア゛セラミックなどからなる半導体保持板３が接合さ
れている。
の平行な突起部２ｂ、２ｃが形成され、その間にはベリ
リア゛セラミックなどからなる半導体保持板３が接合さ
れている。
半導体保持板３の上面にはメタライズ層４が施されて、
半導体素子５が搭載されている。
半導体素子５が搭載されている。
突起部２ｃの上面には、チップコンデンサ１１が固着さ
れている。
れている。
突起部２ｃの材質は、従来例の銅とは違って銅・タング
ステン３金なので、セラミックに近い熱膨張率を持って
いる。
ステン３金なので、セラミックに近い熱膨張率を持って
いる。
本組成比：銅 １０〜２０％タン′ゲステン
９０〜８０％ なお第１の実施例の等価回路は、従来例と同様であり、
ボンディングワイヤ１０ａ、１０ｂ、１０ｃ、１０ｄが
インダクタンスを構成して、第３図に示す通りである。
９０〜８０％ なお第１の実施例の等価回路は、従来例と同様であり、
ボンディングワイヤ１０ａ、１０ｂ、１０ｃ、１０ｄが
インダクタンスを構成して、第３図に示す通りである。
そのほかは従来技術と同しである。
つぎに本発明の第２の実施例について、図面を用いて説
明する。
明する。
第２図に示すように、銅・タングステン合金よりなる２
本の平行な突起部２ｃ、２ｄの上にそれぞれチップコン
デンサ１１．１２が固着されている。
本の平行な突起部２ｃ、２ｄの上にそれぞれチップコン
デンサ１１．１２が固着されている。
チップコンデンサ１２の電極は、ボンディングワイヤ１
０ｆにより半導体保持板３の上のメタライズ層４に接続
されている。
０ｆにより半導体保持板３の上のメタライズ層４に接続
されている。
ベース接地の場合は、チップコンデンサ１２のキャパシ
タンスとボンディングワイヤｌｏｆのインダクタンスが
直列にベース・コレクタ間に入り、第４図の等価回路に
示すような出力側の内部整合回路を形成している。
タンスとボンディングワイヤｌｏｆのインダクタンスが
直列にベース・コレクタ間に入り、第４図の等価回路に
示すような出力側の内部整合回路を形成している。
１、発明の効果〕
本発明において、ナッフ゛コンデンサが固着される金属
放熱板の突起部の材質を従来の銅から銅・タングステン
合金に変更することにより、チップ“コンデンサにクラ
ックが生じるのを防ぐことができた。
放熱板の突起部の材質を従来の銅から銅・タングステン
合金に変更することにより、チップ“コンデンサにクラ
ックが生じるのを防ぐことができた。
銅・タングステンの熱伝導率は、銅に比べて半分に成子
するが、半導体装置における発熱源は、半導体素子のみ
なので、熱抵抗に変化はなく、半導体装置のＲＦ特性の
劣化、ばらつき、および経時変（ヒを解消することがで
きた。
するが、半導体装置における発熱源は、半導体素子のみ
なので、熱抵抗に変化はなく、半導体装置のＲＦ特性の
劣化、ばらつき、および経時変（ヒを解消することがで
きた。
図面の簡単な説明
第１図（ａ＞は本発明の第１の実施例による、半導体装
置の平面図、第１図（ｂ）はその断面図、第２図（ａ）
は本発明の第２の実施例による、半導体装置の平面図、
第２１１（ｂ）はその断面図、第３図および第４図は本
発明のそれぞれ第１および第２の実施例による、半導体
装置の等価回路を示す図、第５図（ａ＞は従来技術によ
る、半導体装置の平面図、第５図（ｂ）はその断面図で
ある。
置の平面図、第１図（ｂ）はその断面図、第２図（ａ）
は本発明の第２の実施例による、半導体装置の平面図、
第２１１（ｂ）はその断面図、第３図および第４図は本
発明のそれぞれ第１および第２の実施例による、半導体
装置の等価回路を示す図、第５図（ａ＞は従来技術によ
る、半導体装置の平面図、第５図（ｂ）はその断面図で
ある。
１・・・金属放熱板、２ ａ 、 ２ ｂ 、 ２ ｃ
、 ２ ｄ−突起部、３・・・半導体保持板、４・・
・メタライズ層、５・・・半導体素子、６・・・第１の
枠状の絶縁体、７ａ。
、 ２ ｄ−突起部、３・・・半導体保持板、４・・
・メタライズ層、５・・・半導体素子、６・・・第１の
枠状の絶縁体、７ａ。
７ｂ・メタライズ層、８ａ・・・入力リード、８ｂ・・
・出力リード、９・・・第２の枠状の絶縁体、１０ａ。
・出力リード、９・・・第２の枠状の絶縁体、１０ａ。
１０ｂ、１０ｃ、１０ｄ、 １０ｅ、 １０ｆ−ボ
ンティングワイヤ、１１・・・チップコンデンサ、１２
・チ・ツブコンデンサ。
ンティングワイヤ、１１・・・チップコンデンサ、１２
・チ・ツブコンデンサ。
Claims (1)
- 金属放熱板上に複数の突起部が形成され、前記突起部に
挟まれて絶縁性の半導体保持板が接合され、半導体保持
板の上面にメタライズ層を介して半導体素子が搭載され
、前記突起部の少なくとも一方の材質が銅・タングステ
ン合金であり、その上面にセラミックチップコンデンサ
が固着されていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1129178A JPH02307256A (ja) | 1989-05-22 | 1989-05-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1129178A JPH02307256A (ja) | 1989-05-22 | 1989-05-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02307256A true JPH02307256A (ja) | 1990-12-20 |
Family
ID=15003069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1129178A Pending JPH02307256A (ja) | 1989-05-22 | 1989-05-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02307256A (ja) |
-
1989
- 1989-05-22 JP JP1129178A patent/JPH02307256A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4172261A (en) | Semiconductor device having a highly air-tight package | |
| US3784884A (en) | Low parasitic microwave package | |
| US5371405A (en) | High-frequency high-power transistor | |
| US3946428A (en) | Encapsulation package for a semiconductor element | |
| US4150393A (en) | High frequency semiconductor package | |
| EP0015709B1 (en) | Constructional arrangement for semiconductor devices | |
| US3728589A (en) | Semiconductor assembly | |
| US5317194A (en) | Resin-sealed semiconductor device having intermediate silicon thermal dissipation means and embedded heat sink | |
| JP6584928B2 (ja) | 電子装置 | |
| US3471752A (en) | Semiconductor device with an insulating body interposed between a semiconductor element and a part of a casing | |
| JPH02307256A (ja) | 半導体装置 | |
| JPH05315467A (ja) | 混成集積回路装置 | |
| JP2001274278A (ja) | マイクロ波半導体装置およびその製造方法 | |
| JP2701644B2 (ja) | 半導体装置 | |
| JPH0511443U (ja) | 半導体素子収納用パツケージ | |
| JPS5868954A (ja) | 高周波トランジスタのパツケ−ジ | |
| JPS5929377Y2 (ja) | 高周波高出力トランジスタ装置 | |
| JP2000243883A (ja) | 半導体ダイを実装するためのＡＬＮ絶縁層を有するアルミニウム外装ＡＬＳｉＣ基板 | |
| JPH0812888B2 (ja) | 半導体装置用パツケ−ジ | |
| JPH11135532A (ja) | 半導体チップ及び半導体装置 | |
| JPS5952853A (ja) | 半導体装置 | |
| JPH083011Y2 (ja) | 半導体装置用パツケ−ジ | |
| JPH02276269A (ja) | 半導体装置 | |
| JP2823758B2 (ja) | 半導体装置 | |
| JPS5910075B2 (ja) | 電界効果型トランジスタ |