JPH02305108A

JPH02305108A - シュミット回路

Info

Publication number: JPH02305108A
Application number: JP1124468A
Authority: JP
Inventors: Hisashi Yoshimoto; 善本　寿
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1989-05-19
Filing date: 1989-05-19
Publication date: 1990-12-18

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、ノイズ成分のある信号が入力された場合でも
ノイズによって誤動作しないシュミット回路に関するも
のである。

（従来の技術）従来、この種のシュミット回路は第３図に示すような構
成であった。第３図において、８はコンパレータ、９．
１０．１１は抵抗、１２はＮＭＯｓトランジスタ（以下
、ＮＭＯ５Ｔｒと略す）である、コンパレータ（＋）端
子にはシュミット回路の入力信号を入力し、（−）端子
には電源電圧（ＶＤＤ−ＧＮＤ間）を抵抗９　、１０．
１１によって分割された基準電圧を供給する。また、コ
ンパレータ８の出力は、ＮＭＯ８Ｔｒのゲートに接続さ
れる共に、シュミット回路の出力となっている。ＮＭＯ
８Ｔｒ１２のソースはＧＮＤに、また、ドレインは抵抗
１０゜１１の接続点へ接続されている。第３図の回路動
作は、入力信号がＧＮＤ電圧からＶＤＤ電圧へ変化する
（以下、立上りという）場合で、コンパレータ８の（−
）入力端子電圧（基準電圧）以上になった時、コンパレ
ータ８の出力が′Ｌ”レベルからＩＩＨ”レベルに変わ
る。この時、Ｎ　Ｍ　ＯＳ　Ｔｒ１２が導通し、抵抗１
１が短絡され、基準電圧が下がる。また、入力信号がＶ
ＤＤ電圧からＧＮＤ電圧へ変化する（以下、立下りとい
う）場合で、コンパレータ８の（−）入力端子電圧（基
準電圧）以下になった時、コンパレータ８の出力が１Ｈ
”レベルから“Ｌ”レベルへ変わる。この時、　Ｎ　Ｍ
　ＯＳ　Ｔｒ１２が非導通になり、抵抗１１が働くため
基準電圧が上がる。このように基Ｐｉ雷電圧変化させる
ことによって入力信号にノイズ成分がある場合でもチャ
タリングなどを防止できる。

（発明が解決しようとする課題）しかしながら、このような従来の構成では、第４図に示
すように入力信号が立上りの時と立下りの時では入力信
号が基準電圧（第４図においては。

ＲＥＦＩとＲＥＦ２）を切ってから第３図のＮＭ○５Ｔ
ｒ１２のしきい値電圧（第４図おいては、Ｖｙｘ）を切
るまで、つまり基準電圧が変化するまでの時間（第４図
においては、Ｔ□とＴ２）が異る。しきい値電圧Ｖｙ）
１を０．７Ｖとして考えれば、出力がＺｉＬ”レベルか
ら“Ｈ”レベルに変化する場合は、ＶＡＮ＝ｏ、’ｙｖ
とｕ　Ｌ　ｕレベル電圧に近いため、時間的に早く基準
電圧が変化して、入力信号に基準電圧付近のノイズ成分
があっても出力への影響が少なり罵。

しかし、出力が、′Ｈ”レベルからＩＩ　Ｌ”レベルに
変化する場合、Ｈ”レベル電圧からｖ、ＴＩ雷電圧での
電位が離れているため、基準電圧が変化するまでの時間
が長くなり入力信号に基準電圧付近のノイズ成分があっ
た場合チャタリングが発生し、ノイズ成分が出力に影響
を与えるという問題があった。

本発明は、このような問題を解決するもので、出力がＩ
ｔ　ＨＩｔレベルから１１　Ｌ　ｎレベルへ変化する場
合でも、出力が１１　Ｌ　１１レベルからＩｔ　Ｈ１１
レベルへ変化する場合のように基準電圧が早く変化する
ことを目的とするものである。

（ｉ１ｇ題を解決するための手段）本発明は、上記目的を達成するために、シュミット電圧
を発生させるシュミット回路において、該シュミット回
路の基準電圧を発生させるため、電源電位−ＧＮＤ電位
間の電位を分割する複数の抵抗と、前記基準電圧を取り
出す抵抗の接続点を中心として、電源電位側にある一部
の抵抗をトランジスタによって短絡させる回路と、ＧＮ
Ｄ側にある一部の抵抗をトランジスタによって短絡させ
る回路とを有し、電源電位側およびＧＮＤ側トランジス
タを導通／非導通状態とすることによって基準電圧を変
化させるように構成する。

（作　用）この構成により、入力信号が立下りの場合で、コンパレ
ータの基準電圧以下になった時、コンパレータ出力は“
Ｈ”レベルから“Ｌ”レベルに変化し、ＶＤＤ電圧付近
にしきい値電圧があるため従来よりも早く基準電圧が変
化することになり。

入力信号に基準電圧付近のノイズ成分があっても影響は
少なくなる。

（実施例）第１図は、本発明の一実施例によるＰＭＯ８゜Ｎ　Ｍ　
ＯＳ　Ｔ　ｒ構成のシュミット回路図である。第１図に
おいて、１はコンパレータ、２，３，４゜５は抵抗、６
はＰＭｏＳトランジスタ（以下ＰＭＯ８Ｔｒと略す）、
７はＮＭＯＳトランジスタ（以下ＰＭＯ８Ｔｒと略す）
である。コンパレータ１の（＋）端子にはこの実施例回
路の入力信号が入力し、（−）端子には電源電圧（ＶＤ
Ｄ−ＧＮＤ間）を抵抗２．３，４．５によって分割した
基準電圧を供給する。また、コンパレータ１の出力は、
ＰＭＯ８Ｔｒ６とＭＮＯ８Ｔｒ７のゲートへ接続される
と共に、この実施例回路の出力となっている。ＰＭＯ３
Ｔｒ６のソースはＶＤＤに、また、ドレインは抵抗２．
３の接続点に接続され、ＮＭＯ３Ｔｒ７のソースはＧＮ
Ｄに、また、ドレインは抵抗４゜５の接続点に接続され
る。

以上のように構成された本実施例の回路について以下に
その動作に説明する。まず、第２図が動作タイミングチ
ャートである。回路の動作は、入力信号が立上りの時は
基準電圧ＲＥＦＩ以上になった時、コンパレータ１の出
力が“Ｌ”レベルから“Ｈ７ルベルへ変わる。コンパレ
ータ１の出力電圧がＮＭＯ８Ｔｒ７のしきい値電圧（以
下、Ｖｔｘと略す）以上になった時、ＮＭＯ８Ｔｒ７は
導通し、基準電圧はＲＥＦ２へ下がり、更にＰ　Ｍ　Ｏ
Ｓ　Ｔｒ６のしきい値電圧（以下、■□と略す）以上に
なった時、ＰＭＯ８Ｔｒ６は非導通となり、基準電圧は
ＲＥＦ３へと下がる。また、入力信号が立下りの時は基
準電圧ＲＥＦ３以下となった時、コンパレータ１の出力
（ＩＨ″レベルから”Ｌ”レベルへ変わる。コンパレー
タ１の出力がｖ、Ｐ以下になった時、ＰＭＯ８Ｔｒ６は
導通し、基準電圧はＲＥＦ２へ上がり、更にＶｔＸ以下
になった時、ＮＭＯ８Ｔｒ７は非導通となり、基準電圧
はＲＥＦＩへと上がる。

以上のように本実施例によれば、ＧＮＤ電圧付近にしき
い値を持つトランジスタの他にＶＤＤ＠圧付近にしきい
値を持つトランジスタを加えることにより入力信号が立
下りの時でも基準電圧の変化が早くなるようにすること
ができる。

なお、第１図、第２図に示す実施例は、正論理で説明し
ているがコンパレータのく＋）入力端子と（−）入力端
子とを入れ換えて出力を負論理とすることも可能である
。また、基準電圧発生部のＭＯＳトランジスタは、バイ
ポーラトランジスタで置き換えることも可能である。

（発明の効果）以上のように本発明によれば、ＶＤ、Ｄ電圧付近にしき
い値電圧を持つトランジスタとＧＮＤ電圧付近にしきい
値電圧を持つトランジスタを設けることによって、コン
パレータの出力が１′ＨＩｔレベルから“Ｌ”レベルに
変化する場合も“Ｌ”レベルからｔｔ　Ｈ＋ｔレベルへ
変化する場合と同じように早く基準電圧が変化するため
、入力信号に基準電圧付近のノイズ成分があっても影響
が少ないシュミット回路を実現することができる。

【図面の簡単な説明】

第１図は、本発明の一実施例によるＰＭＯ８・ＮＭＯ８
Ｔｒ構成によるシュミット回路を示す図。第２図は、第１図の一実施例の動作タイミングチャート
、第３図は、シュミット回路の従来の技術における回路
図、第４図は、第３図の動作タイミングチャートである
。１　・・・コンパレータ、　２〜５，９〜１１・・・抵
抗、　６−　ＰＭＯ５Ｔｒ、　　７，１２−ＮＭＯ３Ｔ
ｒ、　８　・・−コンパレータ。特許出願人　松下電器産業株式会社第１図

Claims

【特許請求の範囲】

シュミット電圧を発生させるシュミット回路において、
該シュミット回路の基準電圧を発生させるため、電源電
位−ＧＮＤ電位間の電位を分割する複数の抵抗と、前記
基準電圧を取り出す抵抗の接続点を中心として、電源電
位側にある一部の抵抗をトランジスタによって短絡させ
る回路と、ＧＮＤ側にある一部の抵抗をトランジスタに
よって短絡させる回路とを有し、電源電位側およびＧＮ
Ｄ側トランジスタを導通／非導通状態とすることによっ
て基準電圧を変化させることを特徴とするシュミット回
路。