JPH0230240A - 誤り訂正符号化装置 - Google Patents

誤り訂正符号化装置

Info

Publication number
JPH0230240A
JPH0230240A JP17893388A JP17893388A JPH0230240A JP H0230240 A JPH0230240 A JP H0230240A JP 17893388 A JP17893388 A JP 17893388A JP 17893388 A JP17893388 A JP 17893388A JP H0230240 A JPH0230240 A JP H0230240A
Authority
JP
Japan
Prior art keywords
information
error correction
bit
code
predetermined
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17893388A
Other languages
English (en)
Inventor
Tomoko Kodama
児玉 智子
Makoto Nakamura
誠 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP17893388A priority Critical patent/JPH0230240A/ja
Publication of JPH0230240A publication Critical patent/JPH0230240A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、データ通信で送信する情報やメモリに記憶さ
れる情報における誤りを訂正し得るように該情報を誤り
訂正符号に符号化する誤り訂正符号化装置に関する。
(従来の技術) ディジタル情報を送信または記憶するシステムにおいて
は、該情報の信頼性を向上するために該情報を誤り訂正
符号に符号化して、送信または記憶することが行われて
いる。
符号長。、情報点数にのブロック符号Aは、例えばq元
BcH符号の場合には次のような性質を有する。αをG
F (q” )の原始元とし、α、α2   、 、 
、 、 a d−Lを根とするGF (q)上のn−に
次の多項式をg (X)とする。但し、qは素数のべき
乗である。このとき、n−1次多項弐〇(X)がg (
x>で割り切れる時、C(x)の係数C8,C1゜ C1−1は誤り訂正能力dの符号Aの符号語となる。
この符号Aは[(d−1>/2]個以下の誤りを訂正す
る。ここで、g (x>は生成多項式と呼ばれる。
g (x)=go +gt x+ ・・・+ga−kx
”−’・・・(1) とすると、情報U。、Ul、・・・、Uk−1の符号化
は次のようなnxk行列Gにより(3)式のように行わ
れる。
・・(2) (C,、C1、・・・C,−1> = (uo 、Uエ 、・・・、  Uh−t  ) 
G・・・(3) この時、Gを符号Aの生成行列と称し、まなC(X )
 ”Co + CI  X + ”・+ Cn−1X”
−” とすると、 C(x)= (Uo +Ut X+−+Uh−t X’
−” )g (x>となることにより(3)式は明らか
に符号Aの符号語を生成する。
また、同一符号長nで情報点数k・ (k・<k)誤り
訂正能力d・ (d・>d)の符号A・の生成多項式g
・ (x)はα、α2.・・・、α4゛−1を根に有す
る。
g’  (x>=g” o +g・1x+・・・十g’
a−*’x ”                  
・・・(4)とすると、符号A・の生成行列は ・・・(5) となる。
一般に、同一符号長nであれば、情報点数kが少ないほ
ど、すなわち符号化比率に/nが小さいほど、誤り訂正
能力dは大きくなり、符号の誤り訂正能力は高くなる。
しかしながら、従来は、誤り訂正能力dの符号の生成行
列は(2)式のように与えられていたため、情報点数k
をk・に減らすだけでは誤り訂正能力はもとのdしか得
られず、誤り訂正能力d・ (d・>d)を得るためには、(5)式のように異なる
生成行列G・を用いる必要があった。
また、例えば、送信または記憶しようとする情報の重要
度が変更されたり、または送信しようとする通信路の状
態が例えば気象状態等により変化して悪化するような場
合には、情報の重要度および通信路の状態に応じて誤り
訂正符号の能力を変化することが望まれている。このよ
うに誤り訂正符号の能力を状況に応じて変更する場合に
は、従来の誤り訂正符号化装置では、上述したように、
誤り訂正符号の能力毎に異なる符号化器を複数設ける必
要があった。
(発明が解決しようとする課題) 上述したように、従来の誤り訂正符号化装置では、符号
化器は単一の誤り訂正能力しか有していないため、情報
の重要度や通信路の状態の変化に応じて誤り訂正能力を
変更したい場合に適確に対応することができず、このよ
うな誤り訂正能力の変更に対応するためには、各誤り訂
正能カニ対応して複数の符号化器を設けることが必要と
ナリ、回路規模が大きくなり、非経済的であるとともに
、装置の稼働率が低下するという問題がある。
本発明は、上記に鑑みてなされたもので、その目的とす
るところは、単一の符号化器により誤り訂正能力が異な
る複数の誤り訂正符号に符号化することができる誤り訂
正符号化装置を提供することにある。
[発明の構成] (課題を解決するための手段) 上記目的を達成するため、本発明の誤り訂正符号化装置
は、所定ビット長以下の情報を所定符号長の誤り訂正符
号に符号化する誤り訂正符号化装置であって、符号化す
べき所定ビット長の情報を所定の誤り訂正能力を有する
所定符号長の誤り訂正符号に符号化する符号化手段と、
前記所定の誤り訂正能力よりも大きな誤り訂正能力で情
報を符号化するために該情報を前記所定ビット長より短
いビット長の短ビット情報に細分化する細分化手段と、
前記短ビット情報に前記所定ビット長に足りない分のビ
ット長の所定の無効情報ビットを付加する付加手段と、
該付加手段で所定の無効情報ビットを付加させて所定ビ
ット長になった情報を符号化すべく前記符号化手段に供
給するように制御する制御手段とを有することを要旨と
するものである。
(作用) 本発明の誤り訂正符号化装置では、所定の誤り訂正能力
よりも大きな誤り訂正能力で符号化するなめに短ビット
情報に細分化し、この短ビット情報に不足分の所定の無
効情報ビットを付加し、この無効情報ビットを付加され
て所定ビット長になった情報を符号化手段に供給して符
号化している。
(実施例) 以下、図面を用いて本発明の詳細な説明する。
第1図は本発明の一実施例に係る誤り訂正符号化装置を
使用した通信システムの構成を示すブロック図である。
同図に示す実施例においては、送信側10において情報
源1からの送信しようとする情報を制御回路3の制御の
もとに一旦メモリ5に記憶し、符号化器7を介して符号
化してから、通信路9を介して受信側20に送信してい
る。
前記制御回路3は、情報源1からの送信しようとする情
報を重要度または通信路9の不安定状態に応じた誤り訂
正能力を有した誤り訂正符号に符号化し得るように情報
ビット長を制御してメモリ5に記憶するように制御して
いる。具体的には、送信しようとする情報のビット長は
通常の状態の場合、すなわち通常の重要度の場合または
通信路9が正常な通常の場合には、所定のビット長、例
えば11ビットであるが、重要度が高い場合または通信
路9が不安定な場合には、その程度に応じて7ビット丈
なは5ビットに短くし、すなわち細分化し、これにより
後述するように誤り訂正能力を高めるようにする。
このように制御回路3の制御によりメモリ5に記憶され
た情報は符号化器7に供給されて誤り訂正符号に符号化
されるが、この場合、11ビットの所定ビット長の情報
はそのまま符号化器7に供給されて符号化されるが、誤
り訂正能力を高めるなめにビット長を短くされた短ビッ
ト情報はこの短くなった不足分のビット長の所定の無効
情報ビット、例えば「0」を付加され、これにより所定
ビット長の11ビットに変換されて符号化器7に供給さ
れる。
第2図を参照して具体的に説明すると、第2図くa)は
送信しようとする11ビットの情報U=(uopt  
・・・Uto)を15ビットの誤り訂正符号C6,C1
・・・C14に符号化する場合を示しているが、この場
合の誤り訂正能力を示す誤り訂正能力dは3であり、こ
の符号は(15,11゜3)符号として表され、括弧内
の最初の数字15は符号ビット長nを表し、次の数字1
1は情報ビット長kを表し、最後の数字3は誤り訂正能
力を表す。従って、この誤り訂正符号は誤り訂正能力d
=3から[: (d−1>/2] =4の誤り、すなわ
ち単一誤りを訂正することができる。これに対して、第
2図(b)は情報ビット長を7ビットに短くされた情報
U4 ・・・Uloを示しているが、この短くなった不
足分のビット位置0〜3に所定の無効情報ビットの「0
」が挿入され、これにより11ビットに揃えられた情報
として前記符号化器7に供給され、15ビットの誤り訂
正符号に符号化されるようになっている。この結果、符
号化された符号は(15,7,5>符号となり、誤り訂
正能力が「5」となり、誤り訂正能力が増大されている
。従って、この場合には、誤り訂正能力d=5から[(
d−1)/2] =2までの誤り、すなわち二重誤りを
訂正することができる。更に、第2図(c)に示すよう
に、情報ビット長を5ビットに短くされた情報U6 ・
・・UIOの場合には、短くなった不足分のビット位置
0〜5に所定の無効情報ビットの「0」が挿入され、こ
れにより11ビットに揃えられた情報として符号化器7
に供給され、符号化されている。この符号化された符号
は(15,5,7)符号となり、誤り訂正能力dが「7
」となり、三重の誤りまで訂正することができる。
上述した(15,11.3>の単一誤グ訂正符号Aの生
成多項式Gを次のようにする。
このとき、生成多項式Gの第5行から第11行に構成さ
れる行列G・は となり、前記(15,7,5)二重誤り訂正符号A・の
生成行列となっている。また、前記生成多項式Gの第7
行から第11行に構成される行列G”は次のようになり
、前記(15,5,7>三重誤り訂正符号A”の生成行
列になっている。
上述したように、前記第2図(a>に示すような11ビ
ットの情報U= (Uo 、U、・・・Uto)を符号
化すると、U−Gは前記符号A・の符号語となり、単一
誤り訂正が可能となるのである。また、第2図(b)に
示すように、Uo、  ・・・U3を前記所定の無効情
報ビットの「0」として前記符号化器7で符号化すると
、U−Gは符号A・の符号語となり、二重誤り訂正が可
能となるのである。更に、第2図(C)に示すように、
001・・・、U6を無効情報ビットの「0」として符
号化すると、U−Gは前記符号A I+の符号語となり
、三重誤り訂正が可能となるのである。
このような符号化を達成する前記符号化器7の具体的回
路が第3図に示されている。同図においては、メモリ5
から供給される11ビットの情報Uo、U、・・・Ul
oの各組合せに対して排他的論理和(図中、■で示す)
のマトリックスでU・Gの行列演算が行われて符号され
た15ビツートの誤り訂正符号Co、CL  パ・・C
14が出力されるようになっている。
符号化器7で符号化された誤り訂正符号は、第1図に示
すように、通信路9を介して受信側20に送信され、受
信側20では、受信した符号をシンドローム計算器21
に供給して、受信語のシンドロームを計算する。シンド
ロームの数は符号の誤り訂正能力によって異なり、制御
回路25によって制御される。例えば、上述した第2図
に示した例では、符号化される情報ビット数11.7゜
5によりそれぞれSlのみ、S、およびS3、またはS
t、S3およびS5が計算される。ここで、受信語をr
。、rl、・・・rlaとすると、次式のように計算さ
れる。
SL =Σr、αi」 j=O ここで、αはGF (2’ )の原始元である。
以上のように計算されるシンドロームは複合器23に供
給されて、誤りパターンが求められる。
この復合器23からの誤りパターンは、遅延回路2つを
通過した受信語とともに誤り訂正実行回路27に供給さ
れ、誤りを訂正されてから、受信者31に供給されるよ
うになっている。
なお、上記実施例において、誤り訂正能力を増大するた
めに第2図に示すように短くした情報に無効情報ビット
「0」を挿入して11ビットにするのに、短くされた情
報の前側に無効情報ビット「0」を挿入しているが、こ
の無効情報ビットの挿入は前側に限定されるものでなく
、第2図に対応するように°示している第4図に示すよ
うに、短くされた情報の後側に無効情報ビット「0」を
挿入してもよい。
また、第4図のように後側に無効情報ビット「0」を挿
入された情報に対する誤り訂正符号の生成行列Gは次の
ようになる。
(以下余白) 更に、この場合の符号化器は第5図に示すように構成さ
れる。
[発明の効果] 以上説明したように、本発明によれば、所定の誤り訂正
能力よりも大きな誤り訂正能力で符号化して誤り訂正能
力を増大するために短ビット情報に細分化し、この短ビ
ット情報に不足分の所定の無効情報ビットを付加し、こ
の無効情報ビットを付加されて所定ビット長になった情
報を符号化手段に供給して符号化しているので、短ビッ
ト情報に細分化することにより符号化比率を異なるよう
にするとともに、誤り訂正能力、すなわち誤り訂正能力
を増大することが再伸となり、情報の重要度や通信路の
状態に応じた適切な誤り訂正能力を有する符号に符号化
することを回路規模を大きくすることなく、単一の符号
化手段で経済的に達成することができる。
【図面の簡単な説明】
第1図は本発明の一実施例に係る誤り訂正符号化装置を
利用した通信システムの構成図、第2図は第1図の誤り
訂正符号化装置に使用される符号化器において情報点数
を変えて符号化を行う場合の説明図、第3図は第1図の
誤り訂正符号化装置に使用される符号化器の具体的回路
図、第4図は短くされた情報の後側に無効情報ビット「
0」を挿入する場合の第2図に対応する別の説明図、第
5図は第4図の場合に使用される別の符号化器の回路図
である。 1・・・情報源、 3・・・制御回路、 5・・・メモリ、 7・・・符号化器。

Claims (2)

    【特許請求の範囲】
  1. (1)所定ビット長以下の情報を所定符号長の誤り訂正
    符号に符号化する誤り訂正符号化装置であって、符号化
    すべき所定ビット長の情報を所定の誤り訂正能力を有す
    る所定符号長の誤り訂正符号に符号化する符号化手段と
    、前記所定の誤り訂正能力よりも大きな誤り訂正能力で
    情報を符号化するために該情報を前記所定ビット長より
    短いビット長の短ビット情報に細分化する細分化手段と
    、前記短ビット情報に前記所定ビット長に足りない分の
    ビット長の所定の無効情報ビットを付加する付加手段と
    、該付加手段で所定の無効情報ビットを付加させて所定
    ビット長になった情報を符号化すべく前記符号化手段に
    供給するように制御する制御手段とを有することを特徴
    とする誤り訂正符号化装置。
  2. (2)前記符号化手段は、前記所定符号長をnとし、前
    記所定ビット長をkとし、前記短ビット情報のビット長
    をk′とすると、前記所定ビット長の情報をk次の行ベ
    クトルとし、この行ベクトルにk×n行列Gを掛けて得
    られるn次の行ベクトルを前記所定誤り訂正能力の符号
    の符号語として出力し、更に前記行列Gの特定のk′行
    によつて構成されるk′×n行列G′を前記所定誤り訂
    正能力よりも大きい誤り訂正能力の部分符号の生成行列
    とすることを特徴とする請求項(1)記載の誤り訂正符
    号化装置。
JP17893388A 1988-07-20 1988-07-20 誤り訂正符号化装置 Pending JPH0230240A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17893388A JPH0230240A (ja) 1988-07-20 1988-07-20 誤り訂正符号化装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17893388A JPH0230240A (ja) 1988-07-20 1988-07-20 誤り訂正符号化装置

Publications (1)

Publication Number Publication Date
JPH0230240A true JPH0230240A (ja) 1990-01-31

Family

ID=16057179

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17893388A Pending JPH0230240A (ja) 1988-07-20 1988-07-20 誤り訂正符号化装置

Country Status (1)

Country Link
JP (1) JPH0230240A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0645953A (ja) * 1992-07-06 1994-02-18 Matsushita Electric Ind Co Ltd 誤り訂正方法及び誤り訂正符号付加回路及び誤り訂正回路
US6388305B1 (en) 1999-12-17 2002-05-14 International Business Machines Corporation Electrically programmable antifuses and methods for forming the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0645953A (ja) * 1992-07-06 1994-02-18 Matsushita Electric Ind Co Ltd 誤り訂正方法及び誤り訂正符号付加回路及び誤り訂正回路
US6388305B1 (en) 1999-12-17 2002-05-14 International Business Machines Corporation Electrically programmable antifuses and methods for forming the same
US6812122B2 (en) 1999-12-17 2004-11-02 International Business Machines Corporation Method for forming a voltage programming element

Similar Documents

Publication Publication Date Title
US4694455A (en) Decoding method for multiple bit error correction BCH codes
KR880000426B1 (ko) 이중 부호화 리드 솔로몬 코드에 대한 복호화 방법 및 장치
US7246294B2 (en) Method for iterative hard-decision forward error correction decoding
US10992416B2 (en) Forward error correction with compression coding
WO1998016016A3 (en) Error correction with two block codes and error correction with transmission repetition
KR20090018252A (ko) 처리량을 높이기 위하여 더블 버퍼링 구조와 파이프라이닝기법을 이용하는 디코더 및 그 디코딩 방법
EP0668561A3 (en) Flexible error correction code / parity bit architecture.
US5748652A (en) Apparatus for detecting and correcting cyclic redundancy check errors
KR100617769B1 (ko) 채널 부호화 장치 및 방법
US4217660A (en) Method and apparatus for the coding and decoding of digital data
US20030188248A1 (en) Apparatus for iterative hard-decision forward error correction decoding
JPS632370B2 (ja)
GB1290023A (ja)
JPH0230240A (ja) 誤り訂正符号化装置
US4965576A (en) Error correcting system capable of effectively using an allowable frequency band
JPH08293802A (ja) インターリーブ式誤り訂正方法
WO1999039442A1 (en) Precoding technique to lower the bit error rate (ber) of punctured convolutional codes
JPH06112928A (ja) フレーム同期回路
JPH05284044A (ja) ランダムエラーおよびバーストエラー訂正が行われる伝送装置、受信機、デコーダおよびビデオホーン
KR101636406B1 (ko) 저지연 신드롬 계산을 위한 bch 디코더의 전처리 장치 및 방법
KR100212842B1 (ko) 채널 부호기의 블럭 인터리버
US6714145B1 (en) Method and apparatus for integer-based encoding and decoding of bits
JPH07202852A (ja) 通信におけるインターリーブ方式
KR100251447B1 (ko) Bch코드의 복호방법
Yarmukhamedov et al. MODELING AND STUDY OF THE NOISE-RESISTANT CODE OF BOSE CHOWDHURY-HOKVINGHAM TO ENSURE AN INCREASE IN NOISE IMMUNITY IN THE DIGITAL TELEVISION SYSTEM OF THE DVB-T2 STANDARD