JPH0230158A - ウェハ・スケール集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要］ ウェハ・スケール集積回路のブロック試験用バンドに関
し。

ブロック試験用バンドと上層配線体との短絡を防止する
と共にブロック試験用パッドに起因する寄生容量を低減
させることを目的とし。

１枚の半導体ウェハ上に、下層配線体により回路機能を
もたせた複数個のブロックを設け、各ブロックを上層配
線体により相互に接続し、半導体ウェハ上に形成した絶
縁膜上に導電体からなり外部回路と接続するための複数
個のポンディング用パッドを設けたウェハ・スケール集
積回路において、各ブロックに半導体基板の導電型と反
対の導電型の拡散層からなり、各ブロックの機能試験時
には下層配線体と接続されており、ウェハ・スケール集
積回路の完成時には切断部により下層配線体からフロー
ティングになっているブロック試験用パッドを複数個設
けるように構成する。

〔産業上の利用分野〕

本発明は、ウェハ・スケール集積回路、特にウェハ・ス
ケール集積回路のブロック試験用バンドの構造に関する
。

１枚の半導体ウェハで１個の集積回路を構成するウェハ
・スケール集積回路が盛んに研究・開発されている。ウ
ェハ・スケール集積回路は、ＷＳｌ　（Ｗａｆｅｒ　５
ｃａｌｅ　Ｉｎｔｅｇｒａｔｉｏｎ　）とも呼ばれてい
る。

ウェハ・スケール集積回路は１文字通すウエハの全領域
に回路を集積させるものであり１次のような利点を有す
る。

■どのＬＳＩよりも大規模な回路を集積することができ
る。

■システムを１枚のウェハ上に集積することによって３
回路間の相互配線長が短くなり、信号遅延時間を短くす
ることができる。

■組み立て工程削減による実装上の信顧性や欠陥救済技
術によって、システムの信頼性を向上させることができ
る。

第１４図は、ウェハ・スケール集積回路の例を示す図で
ある。

第１４図において、２０１は半導体ウェハ、２０２は回
路機能を有するブロック、２０３は各ブロックに形成さ
れたブロック試験用パッド、２０４は各ブロックを相互
に接続するための配線体。

２０５は外部回路と接続するためのボンディング用パッ
ドである。

以下３第１４図を用いて、ウェハ・スケール集積回路の
製造方法を説明する。

まず、半導体ウェハ２０１上に９通常の集積回路製造技
術を用いて、ゲートアレイなどの回路機能を有するブロ
ックを複数個形成する。次いで。

各ブロックに形成されたブロック試験用パッドを用いて
、各ブロックの機能試験を行う。この機能試験の結果に
基づいて、各ブロックを良品ブロックと不良品ブロック
とに区分する。そして、良品ブロック相互間を配線体２
０４により接続することにより、１枚の半導体ウェハ２
０１で１個の大規模な集積回路を形成する。最後に、半
導体ウェハ２０１の表面全体を絶縁膜で覆った後、絶縁
膜の所定の位置に開口し、導電体からなり、外部回路と
の接続をとるためのボンディング用パッド２０５を形成
する。

〔従来の技術〕

第１５図〜第１８図は、従来のブロック試験用バンドお
よびその問題点を示す図である。

以下、第１５図〜第１８図を用いて、従来例およびその
問題点を説明する。

第１５図に示すように、従来、ブロック試験用バンド３
０２は１回路機能を有する各機能ブロック内において、
半導体基板３０１上の絶縁膜３０８の表面に形成した下
層配線体の延長部分に設けていた。そして１各ブロツク
の機能試験は、このブロック試験用パッド３０２にプロ
ーバ３０３を押し当てて行っていた。

ブロック試験用バンド３０２はＮなどの比較的柔らかい
金属からなり、ブローバ３０３はＷなどの比較的硬い金
属からなるので、第１５図に示すように、プローバ３０
３が当たった部分のブロック試験用バンド３０２が破…
することとなる。

そして、第１６図に示すように、この表面に絶縁膜３０
４を成長させると、ブロック試験用パッド３０２の破…
した部分のために、絶縁膜が異常な成長をするため、絶
縁１漠３０４に絶縁膜異常部３０５が発生する。

この絶縁膜異常部３０５のために、第１７図に示すよう
に、絶縁膜３０４の表面に上層配線体３０６を形成する
と、短絡部分３０７が発生し、ブロック試験用バンド３
０２と上層配線体３０６とが絶縁膜異常部３０５におい
てショートしてしまう。

ブロック試験用パッド３０２と上層配線体３０６とがシ
ョートした状態を第１８図に示す。

〔発明が解決しようとする課題〕

従来のブロック試験用パッドは２回路機能を有する各機
能ブロック内において、半導体基板上の絶縁膜の表面に
形成した下層配線体の延長部分に設けていた。

ブロック試験用バンドはＮなどの比較的柔らかい金属か
らなるので、ブロック機能試験時にＷなどの比較的硬い
金属からなるプローバを押し当てると、プローバが当た
った部分が破損する。

したがって、この表面に絶縁膜を成長させると。

絶縁膜が異常な成長をする。

この絶縁膜の表面に上層配線体を形成すると。

ブロック試験用パッドと上層配線体とがシｑ　−トして
しまうという問題があった。

この結果、ウェハ・スケール集積回路の製造歩留まりが
低下するという問題もあった。

さらに、従来のブロック試験用パッドは、下層配線体の
延長部分に設けられていたので、ブロック試験用パッド
に起因する寄生容量のために回路の速度が低下するとい
う問題もあった。

本発明は、ブロック試験用パッドと上層配線体との短絡
を防止すると共にブロック試験用パッドに起因する寄生
容量を低減させたウェハ・スケール集積回路を提供する
ことを目的とする。

〔課題を解決するための手段〕

上記の目的を達成するために１本発明に係るウェハ・ス
ケール集積回路は、１枚の半導体ウェハ上に、下層配線
体により回路機能をもたせた複数個のブロックを設け、
各ブロックを上層配線体により相互に接続し、半導体ウ
ェハ上に形成した絶縁膜」−に導電体からなり、外部回
路と接続するための複数個のポンディング用パッドを設
けたウェハ・スケール集積回路において、各ブロックに
半導体基板の導電型と反対の導電型の拡散層からなり、
各ブロックの機能試験時には下層配線体と接続されてお
り、ウェハ・スケール集積回路の完成時には切断部によ
り下層配線体からフローティングになっているブロック
試験用パッドを複数個設けるように構成する。

〔作用〕

本発明では、ブロック試験用パッドを半導体基板の表面
に形成され、半導体基板の導電型と異なる導電型の拡散
層により構成している。

半導体基板は、従来ブロック試験用パッドとして用いて
いたＮなどよりも硬い。したがって１本発明のように、
半導体基板の表面に形成された拡散層をブロック試験用
パッドとして用いれば、ブロックの機能試験時に、Ｗな
どのように硬い金属からなるプローバを押し当ててもブ
ロック試験用パッドが変形することがなくなる。

この結果、ブロック試験用パッドの表面に絶縁膜を成長
させても、絶縁膜が異常成長することがないので、ブロ
ック試験用パッドと絶縁膜の上に成長させた上層配線体
とがショートすることもなくなる。

また１本発明に係るブロック試験用パッドは。

ブロック試験時には下層配線体と接続されているが、ブ
ロック試験終了後には、切断部により下層配線体から分
離され、フローティングにされるので、各ブロックのブ
ロック試験用バンドに起因する寄生容量が低減し２回路
の高速化が実現する。

〔実施例〕

第１図は１本発明の１実施例構成図である。

第１図において、１０１は半導体基板、１０２は第１の
絶縁膜、１０３は拡散層、１０４は第２の絶縁膜、１０
５は下層配線体、１０７はブロック試験用バンド、１０
９は第３の絶縁膜、１１２は上層配線体、１１４は切断
部、１１５は第４の絶縁膜である。

以下、第１図を用いて２本発明の１実施例を説明する。

第１図はブロック試験用パッドの部分、およびその周辺
部のみを示しており、りエバ・スケール集積回路を外部
回路に接続するためのボンディング用パッドは省略しで
ある。

ブロック試験用パッド１０７は、半導体基板１０１の表
面に形成された。半導体基板１０１の導電型と反対の導
電型の拡散層１０３により構成されている。

ブロック機能試験時には１ブロツク試験用パツド１０７
を構成する拡散層１０３は、下層配線体１０５と接続さ
れているだけで、第３の絶縁膜１０９、上層配線体１１
２．切断部１１４および第４の絶縁膜１１５は形成され
ていない。つまり。

ブロック機能試験は、ブロック試験用パッドが露出した
状態で行う。

半導体基板１０１は、従来ブロック試験用パッドとして
用いていたＮなどよりも硬い。したがって、半導体基板
１０１の表面に形成された拡散層１０３をブロック試験
用パッド１０７として用いれば、ブロックの機能試験時
に、Ｗなどのように硬い金属からなるプローバを押し当
ててもブロック試験用バンド１０７が変形することがな
い。

この結果、ブロック試験用パッド１０７の表面に第３の
絶縁Ｈａ　ｌ　０９を成長させても、第３の絶縁膜１０
９が異常成長することがないので、ブロック試験用パッ
ド１０７と第３の絶縁膜１０９の上に成長させた上層配
線体１１２とがショートすることもなくなる。

また１本実施例のブロック試験用パッド１０７としての
拡散層１０３ば、ブロック試験時には下層配線体１０５
と接続されているが、ブロック試験終了後には、切断部
１１４により下層配線体１０５から分離され、フローテ
ィングにされるので。

各ブロックのブロック試験用パッド１０７に起因する寄
生容量が低減し１回路の高速化が実現する。

次に、第１図〜第１３図を用いて１本発明のｌ実施例構
成図である第１図にいたる各製造工程を説明する。

（工程１．第２図および第３図参照） 第２図は断面図、第３図は平面図である。

例えば、Ｐ−型Ｓｉなどからなる半導体基板１０１の表
面にＬＯＣＯＳ法を用いて第１の絶縁膜１０２を形成す
ることにより、素子分離を行う。

次いで、半導体基Ｆｉ１０１の導電型と反対の導電型の
拡散層１０３を形成する。図示したように。

半導体基板１０１がＰ〜型Ｓｉの場合には、Ｎ°型の拡
散層１０３を形成する。

その後１表面金体にＰＳＧなどからなる第２の絶縁膜１
０４を成長させ、拡散層１０３とのコンタクト窓を開口
し１例えばＮなどからなる下層配線体１０５を成長させ
、マスク層を利用してパターニングすることにより、ブ
ロック試験用パッドとしての拡散層１０３の引き出しが
完了する。

（工程２．第４図および第５図参照） 第４図は断面図、第５図は平面図である。

拡散Ｎ１０３の上の第２の絶縁膜１０４を開口しく第１
の開口部１０６）、ブロック試験用パッド１０７を形成
し、このブロック試験用パッド１０７の表面にプローバ
１０８を押し当てることにより、各ブロックの機能試験
を行う。

半導体基板１０１ば、従来ブロック試験用パッドとして
用いていたＮなどよりも硬いので、Ｗなどのように硬い
金属からなるプローバ１０８を押し当ててもブロック試
験用パッド１０７が変形することはない。

ブロック試験用パッド１０７を形成する拡散層の導電型
は半導体基板の導電型と逆であるため。

拡散層１０３と半導体基板１０１との間にＰＮ接合ダイ
オードが形成される。したがって、ブロック機能試験を
行う際に、第４図に示すように半導体基板１０１がＰ型
の場合には半導体基板１０１に０■の電圧を印加し、ブ
ロック試験用パッド１０７を形成する拡散層１０３には
正の電圧を印加する。また、半導体基板１０１がＮ型の
場合には半導体基板】０１にＯ■の電圧を印加し、ブロ
ック試験用パッド１０７を形成する拡散層１０３には負
の電圧を印加する。

（工程３．第６図および第７図参照） 第６図は断面図、第７図は平面図である。

ブロック機能試験終了後１表面金体に１例えばＰＳＧな
どからなる第３の絶縁膜１０９を成長させる。

（工程４．第８図および第９図参照） 第８図は断面図、第９図は平面図である。

マスクを用いて第３の絶縁膜１０９に、上層配線体との
コンタクト窓としての第２の開口部１１Ｏおよび下層配
線体１０５の切断用窓としての第３の開口部１１１を形
成する。

（工程５．第１０図参照） 表面全体に１例えばＮなどからなる下層配線体１１２を
成長させる。

（工程６．第１１図参照） 表面全体にレジスト１１３を塗布した後、レジスト＋１
３をパターニングする。

（工程７．第１２図および第１３図参照）第１２図は断
面図、第１３図は平面図である。

第１１図に示したレジスト１１３をマスクとして、上層
配線体１１２および下層配線体１０５を同時にエツチン
グする。

この結果、第１０図に示した第３の開口部１１１に対応
する部分では、上層配線体１１２および下層配線体１０
５が共に除去されるので、下層配線体１０５に切断部１
１４が形成される。これにより、ブロック試験用パッド
１０７としての拡散層１０３は、下層配線体１０５から
フローティングとなる。

したがって２本発明によれば、ブロック試験用パッド１
０７に起因する寄生容量を低減させることができるので
５回路を高速にすることができる。

（工程８．第１図参照） 表面全体に１例えばＰＳＧなどからなるカバー膜として
の第４の絶縁膜１１５を成長させる。

この後、ウェハの所定の位置にボンディング用バンドの
開孔を形成して１本発明のウェハ・スケール集積回路を
完成する。

〔発明の効果〕

本発明に係るウェハ・スケール集積回路によれば、ブロ
ック試験用パッドと各ブロックを相互に接続する上ＪＧ
配線体とが短絡することがなくなる。

また５本発明では、ブロック機能試験終了後。

ブロック試験用パッドを下層配線体から切り離してフロ
ーティングにしているので、ブロック試験用バンドに起
因する寄生容量を低減させることができ７回路を高速化
することができる。

【図面の簡単な説明】

第１図は本発明のｌ実施例構成図 第２図〜第１３図は第１図にいたる各製造工程を示す圀
。 第１４図はウェハ・スケール集積回路の例を示す図 第１５図〜第１８圀は従来のブロック試験用バンドおよ
びその問題点を示す図である。 第１図において １０１：半導体基板 １０２：第１の絶縁膜 １０３：拡散層 １０４：第２の絶縁膜 １０５：下層配線体 １０７：ブロック試験用バンド １０９：第３の絶縁膜 １１２：上層配線体 １１４：切断部 １１５：第４の絶縁膜 第１図 第４図 第５図 第８図 第９図 篤１２図

Claims (1)

1. 【特許請求の範囲】 １枚の半導体ウェハ上に、下層配線体（１０５）により
   回路機能をもたせた複数個のブロックを設け、各ブロッ
   クを上層配線体（１１２）により相互に接続し、半導体
   ウェハ上に形成した絶縁膜上に、導電体からなり、外部
   回路と接続するための複数個のボンディング用パッドを
   設けたウェハ・スケール集積回路において、 各ブロックに半導体基板（１０１）の導電型と反対の導
   電型の拡散層（１０３）からなり、各ブロックの機能試
   験時には下層配線体（１０５）と接続されており、ウェ
   ハ・スケール集積回路の完成時には切断部（１１４）に
   より下層配線体（１０５）からフローティングになって
   いるブロック試験用パッド（１０７）を複数個設けたこ
   とを特徴とするウェハ・スケール集積回路。