JPH02301307A - Gain switching circuit - Google Patents

Gain switching circuit

Info

Publication number
JPH02301307A
JPH02301307A JP12036089A JP12036089A JPH02301307A JP H02301307 A JPH02301307 A JP H02301307A JP 12036089 A JP12036089 A JP 12036089A JP 12036089 A JP12036089 A JP 12036089A JP H02301307 A JPH02301307 A JP H02301307A
Authority
JP
Japan
Prior art keywords
transistor
gain
collector
current
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12036089A
Other languages
Japanese (ja)
Inventor
Akinobu Soneda
曽根田 昭伸
Tsukasa Kawahara
司 川原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP12036089A priority Critical patent/JPH02301307A/en
Publication of JPH02301307A publication Critical patent/JPH02301307A/en
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Abstract

PURPOSE:To attain the gain switching without changing a gain control input voltage by varying a current quantity of a current source circuit being a component of a gain control circuit depending on the gain switching input. CONSTITUTION:A collector of a transistor(TR) Q12 of a 4th current source comprising of the TR Q12, a resistor R6 and a reference voltage source VR1 being the same constitution as a 1st current source comprising a TR Q1, a resistor R1 and the reference voltage source VR1 connects to a collector of the TR Q1. A collector of a Tr Q13 of a 5th current source comprising of the TR Q13, a resistor R7 and the reference voltage source VR1 to a collector of a TR Q3. Moreover, collectors of TRs Q14, Q15 connect to a voltage Vcc and a bases connect to a gain switching voltage V3. Then the current of the current source circuit is varied with the gain switching input. Thus, the gain is changed without changing the gain control voltage.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、ゲインコントロール入力電圧によりゲインコ
ントロールを行なうゲインコントロール回路のゲイン切
替回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a gain switching circuit for a gain control circuit that performs gain control using a gain control input voltage.

(従来の技術) 従来のゲインコントロール回路を第2図に示す。(Conventional technology) A conventional gain control circuit is shown in FIG.

この回路はベース電圧が基準電圧源Vatによって決ま
るnpnhランジスタQユとそのエミッターGND間抵
抗R4からなる第1の電流源と前記電流源と同一構成の
Q□、R3からなる第2の電流源およびQ3.R3から
なる第3の電流源があり、トランジスタQ1のコレクタ
は信号入力端子をベースとするnpnトランジスタQ4
と基準電圧電源■。をベース、コレクタを電源■。。と
するnpnトランジスタQ、のエミッタに接続されてお
り。
This circuit consists of a first current source consisting of an npnh transistor QU whose base voltage is determined by a reference voltage source Vat and a resistor R4 between its emitter and GND, a second current source consisting of Q□ and R3 having the same configuration as the current source, and Q3. There is a third current source consisting of R3, the collector of transistor Q1 is an npn transistor Q4 whose base is the signal input terminal.
and reference voltage power supply■. ■ Power the base and collector. . It is connected to the emitter of an npn transistor Q, which is Q.

トランジスタQ、とQ、は第1の作動回路を構成してい
る。トランジスタQ4のコレクタは、ゲインコントロー
ル電圧1をベースとし、コレクタがV e cであるn
pnトランジスタQ6とゲインコントロール電圧2をベ
ースとするnpnトランジスタQ7のエミッタに接続さ
れており、トランジスタQ、とQ7は第2の作動回路を
構成している。また、トランジスタQ2のコレクタは、
ゲインコントロール電圧2をベースとし、コレクタをv
cclとするnpnトランジスタQ、とゲインコントロ
ール電圧lをベースとするnpnトランジスタQ。
Transistors Q and Q constitute a first operating circuit. The collector of transistor Q4 is based on the gain control voltage 1, and the collector is n
It is connected to the emitter of a pn transistor Q6 and an npn transistor Q7 based on a gain control voltage 2, transistors Q and Q7 forming a second operating circuit. Moreover, the collector of transistor Q2 is
Based on the gain control voltage 2, the collector is set to v
npn transistor Q with ccl as base, and npn transistor Q with gain control voltage l as its base.

のエミッタに接続されており、トランジスタQ。is connected to the emitter of transistor Q.

とQ、は第3の作動回路を構成している。トランジスタ
Q7とQ、のコレクタは共通であり、エミッタが抵抗R
4を通してy ccに接続されているpnpトランジス
タQ1゜のコレクタおよびベースと。
and Q constitute a third operating circuit. The collectors of transistors Q7 and Q are common, and the emitters are connected to the resistor R.
4 and the collector and base of a pnp transistor Q1° connected to ycc through.

エミッタが抵抗R6を通してvoに接続されているpn
pトランジスタQ4、のベースに接続されており、トラ
ンジスタロ工。とQ、□は第1のカレントミラーを構成
している。トランジスタQ3のコレクタはトラレジスタ
Qユ□のコレクタおよび出力端子に接続されている。
pn whose emitter is connected to vo through resistor R6
It is connected to the base of p-transistor Q4, and the transistor is connected to the base of transistor Q4. , Q, and □ constitute a first current mirror. The collector of transistor Q3 is connected to the collector and output terminal of transistor QU□.

次にこの回路の動作を説明する。第1の電流源によって
決まるトランジスタQ1のコレクタ電流は、入力信号V
l)lとvoの差により第1の作動回路により分割され
トランジスタQ、のコレクタ電流となり、このコレクタ
電流はゲインコントロール端子1,2の電圧V1. V
、の差により第2の作動回路によって分割されトランジ
スタQ7のコレクタ電流となる。
Next, the operation of this circuit will be explained. The collector current of transistor Q1 determined by the first current source is the input signal V
l) The difference between l and vo is divided by the first actuating circuit into the collector current of transistor Q, which collector current is equal to the voltage V1. V
, is divided by the second operating circuit and becomes the collector current of transistor Q7.

一方、第2の電流源によって決まるトランジスタQ、の
コレクタ電流は、電圧V、、V、の差により第3の作動
回路により分割されトランジスタQ、のコレクタ電流と
なる。トランジスタQ7とQ、のコレクタ電流の和はト
ランジスタQ1.。
On the other hand, the collector current of transistor Q, which is determined by the second current source, is divided by the third operating circuit due to the difference between the voltages V, , V, and becomes the collector current of transistor Q. The sum of the collector currents of transistors Q7 and Q is the sum of the collector currents of transistors Q1. .

Q41からなる第1のカレントミラーを通してトランジ
スタQ 1xのコレクタ電流となり、この電流と′第3
の電流源によって決まるトランジスタQ、のコレクタ電
流の差が出力電流I。utどなる。
The collector current of the transistor Q1x passes through the first current mirror consisting of Q41, and this current and the
The difference between the collector currents of transistor Q, which is determined by the current source of , is the output current I. ut yells.

(発明が解決しようとする課題) vllIに対するI。utのゲインはゲインコントロー
ル端子1,2の電圧■1.■2の電位差によって決まる
という回路構成を用いているため、前記設定法によるゲ
インしか設定することができないという問題点があった
(Problem to be solved by the invention) I for vllI. The gain of ut is determined by the voltage at gain control terminals 1 and 2■1. (2) Since the circuit configuration is determined by the potential difference of 2, there is a problem that the gain can only be set using the setting method described above.

本発明は、このような問題点を解決するもので。The present invention solves these problems.

ゲイン切替回路により前記電圧V□t V2の電位差に
よって決まるゲインを切替えることにより設定ゲイン幅
を広くとることを目的とするものである。
The purpose of this is to widen the set gain width by switching the gain determined by the potential difference between the voltages V□t and V2 using a gain switching circuit.

(i題を解決するための手段) この問題点を解決するために、本発明は、ゲインコント
ロール入力電圧によりゲインを調整するゲインコントロ
ール回路を構成する電流源回路の電流量を、ゲイン切替
入力によって変化させることによりゲインコントロール
入力電圧を変化させることなくゲインが切替わることを
可能にしたものである。
(Means for Solving Problem i) In order to solve this problem, the present invention provides a method for controlling the amount of current of a current source circuit constituting a gain control circuit that adjusts the gain using a gain control input voltage using a gain switching input. This makes it possible to switch the gain without changing the gain control input voltage.

(作 用) この構成により、ゲインコントロール電圧を変化させる
ことなく、ゲイン切替回路によりゲインを切替えること
が可能となり、ゲインコントロール電圧によってのみゲ
インが設定されるためゲイン設定範囲が狭いという問題
が解決される。
(Function) This configuration makes it possible to switch the gain using the gain switching circuit without changing the gain control voltage, and solves the problem that the gain setting range is narrow because the gain is set only by the gain control voltage. Ru.

(実施例) 本発明の一実施例を第1図に示した回路図を参照して説
明する。この回路図は第2図に示した従来例のトランジ
スタQい抵抗R□、基準電圧源vllユから構成される
第1の電流源と同じ構成のトランジスタQ1m、抵抗R
い基準電圧源v、1からなる第4の電流源のトランジス
タQ□2のコレクタをトランジスタQ、のコレクタに接
続し、前記電流源と同じ構成のトランジスタロ12.抵
抗R2゜基準電圧1[V m zからなる第5の電流源
のトランジスタQ。のコレクタをトランジスタQ3のコ
レクタに接続し、npnトランジスタ014 j Q 
I CのコレクタをV CCeベースをゲイン切替電圧
V1、トランジスタQ1.のエミッタをトランジスタQ
02のエミッタに接続し、トランジスタQhsのエミッ
タをトランジスタロ工、のエミッタに接続したものであ
る。
(Embodiment) An embodiment of the present invention will be described with reference to the circuit diagram shown in FIG. This circuit diagram shows a transistor Q1m and a resistor R, which have the same configuration as the first current source consisting of a transistor Q and a resistor R□ and a reference voltage source vlll in the conventional example shown in FIG.
The collector of a transistor Q□2 of a fourth current source consisting of a high reference voltage source v,1 is connected to the collector of a transistor Q, and a transistor Q□2 having the same configuration as the current source is connected. The transistor Q of the fifth current source consists of a resistor R2° and a reference voltage 1 [V m z. Connect the collector of the transistor Q3 to the collector of the npn transistor 014 j Q
The collector of IC is connected to V, the base of IC is connected to gain switching voltage V1, transistor Q1. The emitter of transistor Q
The emitter of the transistor Qhs is connected to the emitter of the transistor Qhs.

次に第1図の動作を説明する。Next, the operation shown in FIG. 1 will be explained.

■□をベース電圧とする。トランジスタQ i lQ、
、 Q3. Q□z、QtaとそれぞれのエミッターG
ND間抵抗からなる第1から第5の電流源電流をそれぞ
れ工、からI、とする、ゲイン切替電圧■。
■□ is the base voltage. Transistor Q i IQ,
, Q3. Q□z, Qta and their respective emitters G
The gain switching voltage ■ is where the first to fifth current source currents consisting of the N-to-ND resistance are denoted by I and I, respectively.

の電圧がローレベル(トランジスタQ 、4. Q、、
がオフしトランジスタQ x z + Q x aから
なる第4.第5の電流源がオン)のとき電流11とI4
の和はトランジスタQ、とQ、からなる第1の差動回路
によって分割されトランジスタQ、のコレクタ電流を生
じる。分割された結果、電流量、とI4の和がA%にな
ったとするとトラレジスタQ、のコレクタ電流はA(I
□十工4)、となる(0≦A≦100)、次にこの電流
はトランジスタQ、、Q、からなる第2の差動回路によ
って分割されトランジスタQ7のコレクタ電流となる。
voltage is low level (transistor Q, 4. Q, ,
is turned off, and the fourth transistor consisting of transistors Q x z + Q x a is turned off. current 11 and I4 when the fifth current source is on)
The sum is divided by a first differential circuit consisting of transistors Q and Q, producing a collector current of transistor Q. As a result of the division, if the sum of the current amount and I4 is A%, the collector current of the transistor Q is A(I
(0≦A≦100), then this current is divided by a second differential circuit consisting of transistors Q, , Q, and becomes the collector current of transistor Q7.

ゲインコントロール電圧V。Gain control voltage V.

とV、の差ΔVによってトランジスタQ、のコレクタ電
流がB%になったとすると、トランジスタQ7ノコレク
タ電流はBXA(I、+I4)となる(O≦B≦100
)、一方、トランジスタQ2のコレクタ電流■2はトラ
ンジスタQ、、 Q、からなる第3の差動回路により分
割されトランジスタQ、のコレクタ電流となる0分割比
はΔVによって決まるためトランジスタQ、のコレクタ
電流は(1−B)I。
If the collector current of transistor Q becomes B% due to the difference ΔV between
), on the other hand, the collector current ■2 of transistor Q2 is divided by the third differential circuit consisting of transistors Q, , Q, and becomes the collector current of transistor Q. Since the zero division ratio is determined by ΔV, the collector current of transistor Q, The current is (1-B)I.

どなる、前記トランジスタQ7のコレクタ電流とトラン
ジスタQ、の、コレクタ電流の和はトランジスタQ、。
The sum of the collector currents of the transistor Q7 and the collector current of the transistor Q is the transistor Q.

、Qユ□、R4,Rsからなるカレントミラーによって
ミラーされトランジスタQ11のコレクタ電流となりA
B(1,+I4)+(1−B)1.である。(ミラー比
を1とする)、この電流よりI、と工、の和を引いた電
流が出力電流工。、である、よって、■、がローレベル
のときの出力電流工。u?lLlは次式となる。
, QU□, R4, and Rs, the collector current of transistor Q11 becomes A.
B(1,+I4)+(1-B)1. It is. (Assuming the mirror ratio is 1), the output current is the current obtained by subtracting the sum of I and I from this current. , Therefore, the output current when ■ is low level. u? lLl is expressed by the following formula.

Iouy+L+=AB(I、+I4)+(1−B)Iz
−(I3+L)・・・■ 次に、■、がハイレベルの場合、トランジスタQ 14
 y Q X Sがオンし、トランジスタQ□zeQ1
3はオフするため、1.=O11,=Oとなり、出力電
流I。uf+。は次式となる。
Iouy+L+=AB(I,+I4)+(1-B)Iz
-(I3+L)...■ Next, when ■ is at a high level, the transistor Q14
y Q X S turns on, transistor Q□zeQ1
3 turns off, 1. =O11, =O, and the output current I. uf+. is the following formula.

Iouttll)=ABIx+(I B)I、−I3−
・・0次に■、■式よりゲインコントロール電圧がv3
0−レベルとV3ハイレベルにおいて等しい場合、I 
Outの入力電圧V0に対するゲインは、第1の差動回
路の分割比Aの変化により、■、ローレベル、■3ハイ
レベルのときそれぞれ次式となる。
Iouttll)=ABIx+(IB)I, -I3-
...The gain control voltage is v3 from the 0th order ■ and ■ formulas.
If the 0-level and V3 high level are equal, I
The gain with respect to the input voltage V0 of Out is determined by the following equations at (2), low level, and (3) high level, respectively, due to changes in the division ratio A of the first differential circuit.

この2式より、VINの変化に対する工。、の変化が、
vlo−レベル、■3ハイレベルで違うことがわかる。
From these two equations, the process for changing VIN. , the change in
You can see the difference between vlo-level and ■3 high level.

以上のようにして、ゲインコントロール電圧が等しい場
合でも、ゲイン切替電圧V、を切替えることによってゲ
インを変えることができる。
As described above, even when the gain control voltages are equal, the gain can be changed by switching the gain switching voltage V.

(発明の効果) 以上のように本発明によればゲイン切替回路を用いてい
るためゲインコントロール電圧を変化させることなくゲ
インを変化させるという効果が得られる。
(Effects of the Invention) As described above, according to the present invention, since the gain switching circuit is used, it is possible to obtain the effect of changing the gain without changing the gain control voltage.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例の回路図、第2図は従来例の
回路図である。 vcc・・・電源電圧、 Q1〜Q z s・・・トラ
ンジスタ、 R1−R7・・・抵抗、 vlll、v1
!・・・基準電圧源、 VIN・・・入力端子。 工。1・・・出力端子、 ■、・・・ゲインコントロー
ル端子1のゲインコントロール電圧。 ■、・・・ゲインコントロール端子2のゲインコントロ
ール電圧、 ■、・・・ゲイン切替端子のゲイン切替電
圧。 第1図 VRl−VR2・−・ant圧ジ原        ケ
゛インコントローフし電tvIN−−−−人”千V3−
’f” < ’/ ア蓄a’y t+f ’4’AIW
ft10U?−−一出力端子
FIG. 1 is a circuit diagram of an embodiment of the present invention, and FIG. 2 is a circuit diagram of a conventional example. vcc...power supply voltage, Q1-Qzs...transistor, R1-R7...resistance, vllll, v1
! ...Reference voltage source, VIN...Input terminal. Engineering. 1... Output terminal, ■... Gain control voltage of gain control terminal 1. ■,...gain control voltage of gain control terminal 2, ■,...gain switching voltage of gain switching terminal. Fig. 1 VRl-VR2--Ant pressure source Key-in control electric voltage tvIN----person"1,000V3-
'f'<'/a'y t+f '4'AIW
ft10U? ---One output terminal

Claims (1)

【特許請求の範囲】[Claims] ゲインコントロール入力電圧によりゲインを調節するゲ
インコントロール回路を構成する電流源回路の電流量を
、ゲイン切替入力によって変化させることにより、ゲイ
ンコントロール入力電圧を変化させることなく、ゲイン
が切替わることを可能にしたゲイン切替回路。
By changing the amount of current in the current source circuit that makes up the gain control circuit that adjusts the gain using the gain control input voltage using the gain switching input, it is possible to switch the gain without changing the gain control input voltage. gain switching circuit.
JP12036089A 1989-05-16 1989-05-16 Gain switching circuit Pending JPH02301307A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12036089A JPH02301307A (en) 1989-05-16 1989-05-16 Gain switching circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12036089A JPH02301307A (en) 1989-05-16 1989-05-16 Gain switching circuit

Publications (1)

Publication Number Publication Date
JPH02301307A true JPH02301307A (en) 1990-12-13

Family

ID=14784274

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12036089A Pending JPH02301307A (en) 1989-05-16 1989-05-16 Gain switching circuit

Country Status (1)

Country Link
JP (1) JPH02301307A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5949285A (en) * 1996-06-07 1999-09-07 Nec Corporation Gain-variable amplifier having small DC output deviation and small distortion

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS627210A (en) * 1985-07-04 1987-01-14 Fuji Photo Film Co Ltd Gain control amplifier circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS627210A (en) * 1985-07-04 1987-01-14 Fuji Photo Film Co Ltd Gain control amplifier circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5949285A (en) * 1996-06-07 1999-09-07 Nec Corporation Gain-variable amplifier having small DC output deviation and small distortion

Similar Documents

Publication Publication Date Title
JPS6093530A (en) Constant current source circuit
US4647839A (en) High precision voltage-to-current converter, particularly for low supply voltages
JPH04227325A (en) Ecl output buffer circuit
US4769617A (en) Differential amplifier circuit
US5164658A (en) Current transfer circuit
KR950001920B1 (en) Hysteresis comparator
JPH02301307A (en) Gain switching circuit
JPS6341445B2 (en)
JPH03203410A (en) Level conversion circuit
KR930006185B1 (en) Peak clip circuit
JPH04334106A (en) Integrated differential signal circuit
JPH04329707A (en) Gain switching amplifier
KR100367278B1 (en) bipolar low-voltage high-linearity transconductor
JPH03196279A (en) Operational amplifier
JP2563380B2 (en) Comparison circuit
JP3267897B2 (en) Gain control circuit
JPH0448011Y2 (en)
JPS6161519A (en) Analog switch circuit
JPH0326670Y2 (en)
JPH06120784A (en) Window comparator
JPH03284004A (en) Emitter-follower circuit
JPS6214517A (en) Hysteresis comparator circuit
JPH0564486B2 (en)
JPH0715250A (en) Amplifier circuit
JPS5813017A (en) Schmitt trigger circuit