JPS6214517A - Hysteresis comparator circuit - Google Patents

Hysteresis comparator circuit

Info

Publication number
JPS6214517A
JPS6214517A JP60154631A JP15463185A JPS6214517A JP S6214517 A JPS6214517 A JP S6214517A JP 60154631 A JP60154631 A JP 60154631A JP 15463185 A JP15463185 A JP 15463185A JP S6214517 A JPS6214517 A JP S6214517A
Authority
JP
Japan
Prior art keywords
transistor
emitter
transistors
collector
trs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60154631A
Other languages
Japanese (ja)
Inventor
Masao Takiguchi
滝口 雅夫
Yuji Tanaka
裕治 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP60154631A priority Critical patent/JPS6214517A/en
Publication of JPS6214517A publication Critical patent/JPS6214517A/en
Pending legal-status Critical Current

Links

Landscapes

  • Feedback Control In General (AREA)

Abstract

PURPOSE:To set optionally a hysteresis width by connecting transistors TRs different in emitter area between the earth and emitters of a pair of TRs whose bases an input voltage is impressed to differentially. CONSTITUTION:A TR 12 is provided, and the collector of the TR 12 is connected to the emitter of a TR 2 and the base of a TR 4, and the base of the TR 12 is connected to the anode of a diode 9 and the base of a TR 10, and the emitter of the TR 12 is grounded. Emitter areas of TRs 10 and 12 are (n) times and (m) times as large as that of a TR 11 for constant current source. By this circuit constitution, a hysteresis width V3-V4 (V3 and V4 are base voltages of TRs 3 and 4) is not dependent upon current amplification factors of TRs but dependent upon the emitter area ratio of the TR 10 to the TR 12. The variation of the hysteresis with due to temperature can be ignored. Thus, the hysteresis width can be set to an optional value determined only by the emitter area ratio of TRs.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ヒステリシス幅を任意に設定できるコンパレ
ータ回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a comparator circuit whose hysteresis width can be arbitrarily set.

従来の技術 トランジスタのベース・エミッタ間電圧(VBE)を利
用する構成の従来のヒステリシス・コンパレータ回路を
第2図に示す。以下に、第2図を参照してヒステリシス
・コンパレータ回路の動作原理を説明する。
BACKGROUND OF THE INVENTION A conventional hysteresis comparator circuit configured to utilize the base-emitter voltage (VBE) of a transistor is shown in FIG. The operating principle of the hysteresis comparator circuit will be explained below with reference to FIG.

このヒステリシス・コンパレータ回路のトランジスター
および2のベースに印加される比較電圧V およびv2
の間にvl〈v2の関係が成立している場合、トランジ
スタ2および4は導通(オン)状態、一方トランシスタ
ーおよび3は遮断(オフ)状態となる。この結果、ダイ
オード5には電流が流れずオフ状態となる。一方、ダイ
オード7はトランジスタ4を通して電流が流れ、トラン
ジスタ8.ダイオード9およびトランジスター。
The comparison voltages V and v2 applied to the bases of the transistors of this hysteresis comparator circuit and 2
If the relationship vl<v2 is established between them, transistors 2 and 4 are in a conductive (on) state, while transistors and 3 are in a cutoff (off) state. As a result, no current flows through the diode 5 and it is in an off state. On the other hand, current flows through the diode 7 through the transistor 4, and the transistor 8. Diode 9 and transistor.

がオン状態となる。なお、トランジスター1は定電流源
用のトランジスタであり、そのベースには定電圧v0が
印加され、コレクタには常に電流工。
turns on. Note that transistor 1 is a transistor for a constant current source, and a constant voltage v0 is applied to its base, and a current source is always applied to its collector.

が流れている状態となっている。ところで、トランジス
ターoは、エミッタサイズがトランジスター1のエミッ
タサイズと同一のトランジスタとされ、オンの状態のと
きには、トランジスター1のコレクタ電流と同じ大きさ
のコレクタ電流工。が流れるようになっている。
is flowing. By the way, transistor o is a transistor whose emitter size is the same as that of transistor 1, and when it is on, the collector current is the same as that of transistor 1. is flowing.

上記の回路状態におけるトランジスタ3のベース電圧■
3は次式となる。
Base voltage of transistor 3 in the above circuit state■
3 is the following formula.

■3=v1−vBE1 ” vl −vT tn (Io’ 工s )   ”
”””’  (1)v  ′トランジスタ1のベースエ
ミソBE1・ 夕間電圧 I8  :トランジスタ1の飽和電流 VT :kT/q k  :ボルツマン定数 また、トランジスタ4のベース電圧v4は次式%式% ■BE2:トランジスタ2のベースエミッタ間電圧 hFE4: トランジスタ4の電流増幅率したがって、
この回路のヒステリシス幅は、v3−v4 であたえら
れ、次式となる。
■3=v1-vBE1 ”vl-vT tn (Io' Engineering)”
``''''' (1) v 'Base emitter BE1/evening voltage I8 of transistor 1: Saturation current VT of transistor 1: kT/q k: Boltzmann constant Also, the base voltage v4 of transistor 4 is calculated using the following formula % Formula % ■BE2 :Base-emitter voltage of transistor 2 hFE4: Current amplification factor of transistor 4 Therefore,
The hysteresis width of this circuit is given by v3-v4, and is given by the following equation.

V3−V4=V1−V2−VT tn(hFE4+ 1
)、、、(3)発明が解決しようとする問題点 従来のヒステリシスコンパレータ回路ではヒステリシス
幅に電流増幅率hFE O値が大きく影響する不都合が
生じる。すなわち、トランジスタの電流増幅率hFE 
は製造工程におけるばらつきの要因あるいは動作時の温
度変化等の影響で大きく変化するおそれがあり、ヒステ
リシス幅を任意の値に固定することが非常に難かしい問
題点があった。
V3-V4=V1-V2-VT tn(hFE4+ 1
), (3) Problems to be Solved by the Invention In the conventional hysteresis comparator circuit, there arises a disadvantage that the current amplification factor hFE O value greatly influences the hysteresis width. That is, the current amplification factor hFE of the transistor
There is a possibility that the hysteresis width may change greatly due to factors such as variations in the manufacturing process or temperature changes during operation, and it is extremely difficult to fix the hysteresis width to an arbitrary value.

問題点を解決するだめの手段 本発明のヒステリシス・コンパレータ回路は、ベースに
入力電圧が差動形式で印加され、コレクタが電源に接続
された第1および第2のトランジスタと、同第1および
第2のトランジスタの各エミッタにベースが接続され、
エミッタが共通接続されるとともに定電流源トランジス
タを介して接地点へ接続された第3および第4のトラン
ジスタと、前記第1および第2のトランジスタのエミッ
タと接地点との間にコレクタエミッタ回路が接続された
第5および第6のトランジスタと、前記第3および第4
のトランジスタの各コレクタにカソードが、電源にアノ
ードが接続された第1および第2のダイオードと、ベー
スが前記第3のトランジスタのコレクタに、エミッタが
電源に、そしてコレクタが前記第4のトランジスタのコ
レクタに接続され、前記各トランジスタとは相補極性の
第7のトランジスタと、同第7のトランジスタと同極性
でベースが前記第4のトランジスタのコレクタに、エミ
ッタが電源にそれぞれ接続され、コレクタがカソードを
接地点に接続した第3のダイオードのアノードに接続さ
れた第8のトランジスタを備えるとともに、前記第6お
よび第6のトランジスタのベースが前記第8のトランジ
スタと第3のダイオードとの接続点に接続され、さらに
前記第6および第6のトランジスタのエミッタ面積が前
記定電流源用トランジスタのエミッタ面積のn倍および
m倍に設定されているものである。
Means for Solving the Problems The hysteresis comparator circuit of the present invention comprises first and second transistors whose bases are applied with an input voltage in differential form and whose collectors are connected to a power supply; The base is connected to each emitter of the transistor No. 2,
A collector-emitter circuit is provided between third and fourth transistors whose emitters are commonly connected and connected to a ground point via a constant current source transistor, and the emitters of the first and second transistors and the ground point. fifth and sixth transistors connected; and the third and fourth transistors connected to each other;
first and second diodes having their cathodes connected to the respective collectors of the transistors and their anodes connected to the power supply; their bases connected to the collectors of the third transistor; their emitters connected to the power supply; and the collectors connected to the collectors of the fourth transistor. a seventh transistor with the same polarity as the seventh transistor and whose base is connected to the collector of the fourth transistor and whose emitter is connected to the power supply, and whose collector is connected to the cathode. an eighth transistor connected to an anode of a third diode connected to a ground point, and bases of the sixth and sixth transistors are connected to a connection point between the eighth transistor and the third diode. Further, the emitter areas of the sixth and sixth transistors are set to be n times and m times the emitter area of the constant current source transistor.

作  用 この構成によれば、ヒステリシス幅へのトランジスタの
電流増幅率の影響がなく、トランジスタノエミッタ面積
比(n/m)がヒステリシス幅の設定にあだシ支配的と
なるコンパレータ回路が実現される。
Effect: According to this configuration, a comparator circuit is realized in which the current amplification factor of the transistor does not affect the hysteresis width, and the transistor emitter area ratio (n/m) is dominant in setting the hysteresis width. Ru.

実施例 本発明のヒステリシス・コンパレータ回路の実施例を第
1図に示し、この回路を参照して以下動作を説明する。
Embodiment An embodiment of the hysteresis comparator circuit of the present invention is shown in FIG. 1, and its operation will be explained below with reference to this circuit.

この回路の特徴は、従来例に比べてトランジスタ12が
追加され、このトランジスタのコレクタがトランジスタ
2のエミッタとトランジスタ4のベースに接続され、ベ
ースがダイオード9のアノードとトランジスター0のベ
ースに接続され、エミッタが接地されており、トランジ
スターoおよびトランジスター2のエミッタ面積が定電
流源用トランジスター1のエミッタ面積に比べてn倍お
よびm倍になっていることである。その他の回路条件は
従来例と同じである。
The feature of this circuit is that a transistor 12 is added compared to the conventional example, the collector of this transistor is connected to the emitter of transistor 2 and the base of transistor 4, the base is connected to the anode of diode 9 and the base of transistor 0, The emitters are grounded, and the emitter areas of transistor o and transistor 2 are n times and m times larger than the emitter area of constant current source transistor 1. Other circuit conditions are the same as in the conventional example.

この回路において、トランジスターおよび2のベースに
電圧V および■2が印加され、両者の間に■1〈■2
 の関係が成しているものとすると、このとき、トラン
ジスタ2および4はオンの状態、一方、トランジスター
および3はオフの状態となる。この結果、ダイオード5
には電流が流れずオフ状態、トランジスタ6もオフ状態
となる。一方、ダイオード7にはトランジスタ4を通し
て電流が流れ、トランジスタ8.ダイオード9.トラン
ジスターoおよびトランジスター2がオン状態となる。
In this circuit, voltages V and ■2 are applied to the bases of the transistor and 2, and between them ■1<■2
Assuming that the following relationship holds true, at this time, transistors 2 and 4 are in an on state, while transistors and 3 are in an off state. As a result, diode 5
No current flows through the transistor 6, and the transistor 6 is also turned off. On the other hand, current flows through the diode 7 through the transistor 4, and the current flows through the transistor 8. Diode9. Transistor o and transistor 2 are turned on.

このとき、トランジスタ10.12および11のベース
に等しい電圧が印加されるよう回路設計を行うことによ
り、トランジスター0のコレクタにはトランジスター1
のコレクタ電流I0のn倍の電流(n I o )が、
また、トランジスター2のコレクタにはm倍の電流(m
Io)が流れている状態になる。
At this time, by designing the circuit so that equal voltages are applied to the bases of transistors 10, 12 and 11, transistor 1 is applied to the collector of transistor 0.
A current (n I o ) that is n times the collector current I0 of
In addition, the collector of transistor 2 receives m times the current (m
Io) is flowing.

このときのトランジスタ3のベース電圧v3は次式とな
る。
The base voltage v3 of the transistor 3 at this time is expressed by the following equation.

v3=v1−vBEl =v1−vTtn(n工。/I8)・・・・・・(4)
1′ また、トランジスタ4のベース電圧v4は次式%式% したがって(4)と(5)式によシヒステリシス幅は次
式となる。
v3=v1-vBEl=v1-vTtn(n engineering/I8)...(4)
1' Also, the base voltage v4 of the transistor 4 is expressed by the following formula % Formula % Therefore, the hysteresis width is determined by the following formula according to formulas (4) and (5).

V s −■4:=: v1v2−V+Zn(n/ (
rrx+ 1 / (h F E 4+ 1) ) )
・・・・・・・・・・・・ (6) トランジスタ4の電流増幅率hFE4は、通常hFE4
≧1oOの関係が成り立つ値に設定されるため 1/(hFE4+1):; o      −=−−(
7)の関係が成立する。
V s −■4:=: v1v2−V+Zn(n/ (
rrx+ 1 / (h F E 4+ 1) ) )
・・・・・・・・・・・・ (6) The current amplification factor hFE4 of transistor 4 is normally hFE4
Since it is set to a value that satisfies the relationship ≧1oO, 1/(hFE4+1):; o −=−−(
The relationship 7) holds true.

したがって(6)式は、次式のような簡単な式となる。Therefore, equation (6) becomes a simple equation as shown below.

V3−V4=V1−V2−VTtn(n/rn)−・・
−・・−(a)第8式はヒステリシス幅がトランジスタ
の電流増幅率hFE  に依存せず、トランジスタ10
と12のエミツタ面積比に依存することを示している。
V3-V4=V1-V2-VTtn(n/rn)--
-...-(a) Equation 8 shows that the hysteresis width does not depend on the current amplification factor hFE of the transistor, and the transistor 10
It is shown that it depends on the emitter area ratio of 12 and 12.

また、ヒステリシス幅の温度変化による項は、vTC=
kT/(1)のみであるため、第2図に示した従来のコ
ンパレータ回路と比較して、温度変化は無視することが
できる。
Also, the term of the hysteresis width due to temperature change is vTC=
Since it is only kT/(1), temperature changes can be ignored compared to the conventional comparator circuit shown in FIG.

発明の効果 本発明のヒステリシス・コンパレータ回路によれば、ト
ランジスタの電流増幅率hFE のヒステリシス幅への
影響が無視できる。したがってhFEが製造工程でのば
らつきの要因あるいは温度変化により大きくばらついて
もこのことによるヒステリシス幅の変化はなく、ヒステ
リシス幅はトランジスタのエミツタ面積比だけによって
決まる任意の値に設定可能となる。
Effects of the Invention According to the hysteresis comparator circuit of the present invention, the influence of the current amplification factor hFE of the transistor on the hysteresis width can be ignored. Therefore, even if hFE varies greatly due to variations in the manufacturing process or temperature changes, the hysteresis width does not change due to this, and the hysteresis width can be set to any value determined only by the emitter area ratio of the transistor.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明のヒステリシス・コンパレータの回路図
、第2図は従来のヒステリシス・コンパレータの回路図
である。 1.2,3,4,10,11.12・・・・・・npn
型トランジスタ、5,7.9・・・・・・ダイオード、
6゜8・・・・・・pnp 型トランジスタ。
FIG. 1 is a circuit diagram of a hysteresis comparator according to the present invention, and FIG. 2 is a circuit diagram of a conventional hysteresis comparator. 1.2, 3, 4, 10, 11.12...npn
type transistor, 5, 7.9... diode,
6゜8...PNP type transistor.

Claims (1)

【特許請求の範囲】[Claims] ベースに入力電圧が差動形式で印加され、コレクタが電
源に接続された第1および第2のトランジスタと、同第
1および第2のトランジスタの各エミッタにベースが接
続され、エミッタが共通接続されるとともに定電流源ト
ランジスタを介して接地点へ接続された第3および第4
のトランジスタと、前記第1および第2のトランジスタ
のエミッタと接地点との間にコレクタエミッタ回路が接
続された第5および第6のトランジスタと、前記第3お
よび第4のトランジスタの各コレクタにカソードが、電
源にアノードが接続された第1および第2のダイオード
と、ベースが前記第3のトランジスタのコレクタに、エ
ミッタが電源に、そしてコレクタが前記第4のトランジ
スタのコレクタに接続され、前記各トランジスタとは相
補極性の第7のトランジスタと、同第7のトランジスタ
と同極性でベースが前記第4のトランジスタのコレクタ
に、エミッタが電源にそれぞれ接続され、コレクタがカ
ソードを接地点に接続した第3のダイオードのアノード
に接続された第8のトランジスタを備えるとともに、前
記第5および第6のトランジスタのベースが前記第8の
トランジスタと第3のダイオードとの接続点に接続され
、さらに前記第5および第6のトランジスタのエミッタ
面積が前記定電流源用トランジスタのエミッタ面積のn
倍およびm倍に設定されていることを特徴とするヒステ
リシス・コンパレータ回路。
An input voltage is applied to the bases in a differential format, the collectors are connected to a power supply, and the bases are connected to each emitter of the first and second transistors, and the emitters are commonly connected. and a third and fourth transistor connected to the ground via a constant current source transistor.
fifth and sixth transistors having collector-emitter circuits connected between the emitters of the first and second transistors and a ground point, and a cathode connected to each collector of the third and fourth transistors. have first and second diodes whose anodes are connected to a power supply, bases of which are connected to the collector of the third transistor, emitters of which are connected to the power supply, and collectors of which are connected to the collector of the fourth transistor; The transistors include a seventh transistor with complementary polarity, and a seventh transistor with the same polarity as the seventh transistor, whose base is connected to the collector of the fourth transistor, whose emitter is connected to the power supply, and whose collector has a cathode connected to the ground point. an eighth transistor connected to the anode of the third diode; bases of the fifth and sixth transistors are connected to a connection point between the eighth transistor and the third diode; and the emitter area of the sixth transistor is n of the emitter area of the constant current source transistor.
A hysteresis comparator circuit characterized in that the hysteresis comparator circuit is set to double and m times.
JP60154631A 1985-07-12 1985-07-12 Hysteresis comparator circuit Pending JPS6214517A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60154631A JPS6214517A (en) 1985-07-12 1985-07-12 Hysteresis comparator circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60154631A JPS6214517A (en) 1985-07-12 1985-07-12 Hysteresis comparator circuit

Publications (1)

Publication Number Publication Date
JPS6214517A true JPS6214517A (en) 1987-01-23

Family

ID=15588415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60154631A Pending JPS6214517A (en) 1985-07-12 1985-07-12 Hysteresis comparator circuit

Country Status (1)

Country Link
JP (1) JPS6214517A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5039888A (en) * 1989-11-14 1991-08-13 Harris Corporation Method and circuit arrangement for providing programmable hysteresis to a differential comparator
US5166550A (en) * 1989-12-28 1992-11-24 Fujitsu Limited Comparator circuit with variable hysteresis characteristic

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5039888A (en) * 1989-11-14 1991-08-13 Harris Corporation Method and circuit arrangement for providing programmable hysteresis to a differential comparator
US5166550A (en) * 1989-12-28 1992-11-24 Fujitsu Limited Comparator circuit with variable hysteresis characteristic

Similar Documents

Publication Publication Date Title
JPH05206755A (en) Reference voltage generating circuit
JPH0450765B2 (en)
JPS6214517A (en) Hysteresis comparator circuit
JPS5855455Y2 (en) constant current circuit
JP2956609B2 (en) Bipolar multiplier
JPS62102612A (en) Gain control circuit
JPH05324108A (en) Constant current output circuit
JPH0434567Y2 (en)
JPH0326670Y2 (en)
JPS5855454Y2 (en) constant current circuit
JPH0680997B2 (en) Multiplication circuit
JPS61153714A (en) Constant-current source circuit
JPS62220010A (en) Switching current generating circuit
JPH077905B2 (en) Voltage comparator
JPH0330828B2 (en)
JPH0477329B2 (en)
JPH06236219A (en) Constant current circuit
JPH04366737A (en) Temperature sensor circuit
JPH0347010B2 (en)
JPH0546096Y2 (en)
JPS6297363A (en) Reference-voltage generating circuit
JPS5952320A (en) Reference voltage circuit
JPS5813017A (en) Schmitt trigger circuit
JPH0622300B2 (en) Current-voltage conversion circuit and current-current conversion circuit
JPS5923649B2 (en) Schmitt circuit