JPS627210A - Gain control amplifier circuit - Google Patents

Gain control amplifier circuit

Info

Publication number
JPS627210A
JPS627210A JP60145700A JP14570085A JPS627210A JP S627210 A JPS627210 A JP S627210A JP 60145700 A JP60145700 A JP 60145700A JP 14570085 A JP14570085 A JP 14570085A JP S627210 A JPS627210 A JP S627210A
Authority
JP
Japan
Prior art keywords
current
circuit
control
ratio
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60145700A
Other languages
Japanese (ja)
Inventor
Hiroshi Tamayama
宏 玉山
Takashi Yano
孝 矢野
Makoto Shizukuishi
誠 雫石
Takashi Murayama
任 村山
Ryuji Kondo
近藤 隆二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Holdings Corp
Original Assignee
Fuji Photo Film Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Photo Film Co Ltd filed Critical Fuji Photo Film Co Ltd
Priority to JP60145700A priority Critical patent/JPS627210A/en
Publication of JPS627210A publication Critical patent/JPS627210A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To control independently two control terminals individually by using a DC bias current comprising a current from the 1st current source circuit and a current shared by a branching means so as to decide the gain of a signal amplification means. CONSTITUTION:Differential transistor (TR) pair Q5, Q6 constitute the branching means. In setting the entire DC bias current IE of, e.g., a differential amplifier 2, the two control terminals VC1, VC2 adjust the 1st control circuit C1. When the set value is changed in a predetermined range, the voltage of the 2nd control circuit C2 is changed. The range of change is set to (n+1) times or it by selecting optionally the emitter area of a TR Q4 to n-time of that of a TR Q3. In using the circuit for a white balance circuit of a video camera, the terminal VC1 is used for a control terminal for accurate basic adjustment and the terminal VC2 is used for a control terminal of the white balance automatic control circuit.

Description

【発明の詳細な説明】 〔技術分野〕 本発明は利得制御増幅回路に関するもの′I4あシ、更
に詳しくは、2本のコントロール端子を有し、それぞれ
の端子を独豆に利得制御可能な増幅回路に関する。
[Detailed Description of the Invention] [Technical Field] The present invention relates to a gain control amplifier circuit. Regarding circuits.

〔従来技術〕[Prior art]

従来1種々の分野に於て、増幅器の利得を初期設定の際
、基準値に調整し、その後使用の際の条件に合わせてこ
の値を自動的に制御変更したい場合がある。
BACKGROUND ART In various fields, there are cases in which it is desired to adjust the gain of an amplifier to a reference value during initial setting, and then automatically control and change this value in accordance with the conditions of use.

例えば、ビデオ・カメラのホワイト・ノ々ランス回路等
の場合、工場から製品の出庫の際、所定の色温度で照射
された被写体の色彩が正確に再現されるよう調整する。
For example, in the case of a white non-lanance circuit for a video camera, when the product is shipped from the factory, adjustments are made so that the colors of the object illuminated at a predetermined color temperature are accurately reproduced.

しかしこの調整は、色温度の異なった光〒照射された被
写体を写す場合には再調整が必要1ある。このため、ホ
ワイト・パランス回路自体は、出庫時に前述した色温度
に回路特性を合わすための第1の制御端子と、使用条件
に応じて、ゼタン等を押すことにより、ビデオ・カメラ
内部1自動的に演算され出力される信号に応答して前記
設定値を変更するための第2の制御端子とを備えている
However, this adjustment needs to be readjusted when photographing a subject illuminated with light of a different color temperature. For this reason, the white balance circuit itself is connected to the first control terminal for adjusting the circuit characteristics to the color temperature mentioned above when it is shipped from the warehouse, and the internal one for the video camera automatically by pressing the button, etc., depending on the usage conditions. and a second control terminal for changing the set value in response to a signal calculated and output.

従来、この構成法としては第2図に示すように利得可変
増幅回路(AI、 A2 )を2段直列接続した構成が
一般的fあシ、周波数特性が劣化すると共に素子数が多
くなるという欠点がある。
Conventionally, as shown in Figure 2, the conventional configuration method has been a configuration in which two stages of variable gain amplifier circuits (AI, A2) are connected in series, but this has the disadvantage of deteriorating frequency characteristics and increasing the number of elements. There is.

〔発明の目的〕[Purpose of the invention]

本発明は上述した欠点に鑑みなされたものフあシ、1つ
の利得可変増幅回路に於て、2つの制御端子を有し1個
々の端子を独豆して制御することが1きる利得制御増幅
回路を提供することを目的とする。
The present invention has been made in view of the above-mentioned drawbacks.The present invention provides a gain control amplifier that has two control terminals in one variable gain amplifier circuit and can independently control each terminal. The purpose is to provide circuits.

本発明は特に、差動増幅器の直流ノζイアス電流を2つ
の独!シ九制御端子によシ個別にコントロールすること
ができ、る利得制御増幅回路を提供するものである。
In particular, the present invention reduces the direct current of the differential amplifier to two independent currents. The present invention provides a gain control amplifier circuit that can be individually controlled by control terminals.

〔発明の構成〕[Structure of the invention]

上記目的を達成するために1本発明は、第1の制御回路
を介して共通に制御される第1及び第2の電流源回路と
、前記第2の電流源回路の電流を2つに分配する分岐手
段及びその分配比を制褌する第2の制御回路と、前記第
1の電流源回路の電流と前記分岐手段によp分配された
電流から形成される直流バイアス電流によシ利得が決定
される信号増巾手段とから利得制御増幅回路を構成した
In order to achieve the above object, the present invention provides first and second current source circuits that are commonly controlled via a first control circuit, and the current of the second current source circuit is divided into two. and a second control circuit that controls the distribution ratio thereof, and a DC bias current formed from the current of the first current source circuit and the current p-divided by the branching means. A gain control amplifier circuit was constructed from the determined signal amplification means.

更に前記第1と第2の電流源回路の電流比が任意の比率
に設定された第1のカレントミラー回路で構成され、前
記電流比を保ったまま前記第1の制御回路で電流値を制
御するように構成するとよい。
Furthermore, the circuit comprises a first current mirror circuit in which the current ratio of the first and second current source circuits is set to an arbitrary ratio, and the current value is controlled by the first control circuit while maintaining the current ratio. It is recommended to configure it so that

更に前記分岐手段によシ分配された電流を、電流比が任
意の比率に設定された第2のカレントミラー回路を介し
て前記第1の電流源回路の電流と結合することにより前
記増巾手段に供給される前記直流バイアス電流を形成す
るように構成することも!きる。
Furthermore, the current distributed by the branching means is combined with the current of the first current source circuit through a second current mirror circuit whose current ratio is set to an arbitrary ratio, thereby increasing the amplification means. It may also be configured to form the DC bias current supplied to! Wear.

〔実施例〕〔Example〕

以下添付図面に示した実施例を用いて本発明の詳細な説
明する。
The present invention will be described in detail below using embodiments shown in the accompanying drawings.

第1図は本発明の一実施例を示す図である。2は直流バ
イアス電流IEによシ利得を変化しうる増幅器1ある。
FIG. 1 is a diagram showing an embodiment of the present invention. Reference numeral 2 denotes an amplifier 1 whose gain can be changed depending on the DC bias current IE.

1は本発明Kかかわシ、前記直流バイアス電流工Eを制
御する回路ブロックである。本回路は、エミッタが共通
接続されておシ、一方のコレクタが正給電線に他方のコ
レクタが前記、6イアス電流IIの供給点(a)に接続
されておシ、それぞれのベースが第2の制御回路C2に
接続されている差動トランジスタ対(Q5.Q3)によ
シ分岐手段が構成されている。
Reference numeral 1 denotes a circuit block for controlling the DC bias current generator E according to the present invention. In this circuit, the emitters are commonly connected, one collector is connected to the positive feed line, the other collector is connected to the supply point (a) of the 6-Iass current II, and each base is connected to the second A branching means is constituted by a differential transistor pair (Q5, Q3) connected to the control circuit C2.

更に、前記工Eの供給点(a)にコレクタが接続された
トランジスタQ6によシ第1の電流源を構成し。
Furthermore, a first current source is constituted by a transistor Q6 whose collector is connected to the supply point (a) of the circuit E.

前記Q、、Q6のエミッタ接続点にコレクタが接続され
たトランジスタqによシ第2の電流源が構成されている
。又Q3.Q4とともにカレント・ミラー回路を構成す
るトランジスタi、Q7 ’lの基準電流の供給源とし
て第1の制御回路C1が接続されている。
A second current source is constituted by a transistor q whose collector is connected to the emitter connection point of the transistors Q, . Also Q3. A first control circuit C1 is connected as a reference current supply source for transistors i and Q7'l, which together with Q4 constitute a current mirror circuit.

更に、トランジスタqはトランジスタQ3のn倍のコレ
クタ電流が流れるようにn倍のエミッタ面積を有してい
る。又、トランジスタqはn個のエミッタを接続したマ
ルチエミッタトランジスタであってもよい。
Further, the transistor q has an emitter area n times larger than that of the transistor Q3 so that a collector current n times larger than that of the transistor Q3 flows. Further, the transistor q may be a multi-emitter transistor in which n emitters are connected.

このような回路構成において、Q6のコレクタ電流をI
eとすると、増幅器(2)に供給される電流IEはIE
 = Ie + knIe        −−(1)
1ある。ただしkはQ5−Q6FCよる電流分配比であ
シ 0≦に≦1 fある。
In such a circuit configuration, the collector current of Q6 is
e, the current IE supplied to the amplifier (2) is IE
= Ie + knIe --(1)
There is one. However, k is the current distribution ratio by Q5-Q6FC, and 0≦ and ≦1 f.

この回路構成の増幅器(2)に適用される回路として一
例を第6図に示す。この回路の電圧利得伽はRcI。
An example of a circuit applied to the amplifier (2) having this circuit configuration is shown in FIG. The voltage gain of this circuit is RcI.

G”REIE        ・・・・・・(2)とな
る。
G"REIE......(2).

ここで、第1図の場合、(1)を(2)に代入して〜 
RcI。
Here, in the case of Figure 1, substituting (1) into (2) and ~
RcI.

[有]〜石;汀]di   ・・・・・・(3)ここ1
には■c2により0〜1の間〒変化するから利得缶は Rc I o     Rc I 。
[Existence] ~ stone; shore] di ...... (3) Here 1
■ Since the value changes between 0 and 1 depending on c2, the gain can be Rc I o Rc I .

丁 〜石T函7丁   ・・・・・・(4)の幅で変化
する。
7 to 7 stone T-boxes Changes in width (4).

この構成の回路は、信号に対して従来の構成の1段の利
得段のみを有する回路構成であるのでその振幅1位相の
周波数特性がよい。
Since the circuit with this configuration has only one gain stage of the conventional configuration for the signal, its amplitude and one-phase frequency characteristics are good.

この場合の2つの制御端子(Vcl 、 Vc2 )は
、例えば差動増幅器の直流バイアスIE全体を設定する
場合には、第1の制御回路C1の電圧を調整すればよく
、設定された値を定められた範囲内f変化させる場合に
は第2の制御回路C2の電圧を変化させればよい、、ま
た(2)式よりこの変化幅はトランジスタQ4のエミッ
タ面積をqのn倍に任意に選ぶことによυその範囲を(
n+1 )倍に設定できる。
In this case, the two control terminals (Vcl, Vc2) can be used to set the entire DC bias IE of the differential amplifier by adjusting the voltage of the first control circuit C1. In order to change f within the specified range, it is sufficient to change the voltage of the second control circuit C2. Also, from equation (2), this change width is arbitrarily selected to make the emitter area of the transistor Q4 n times q. Especially υ its range (
n+1) times.

従って、この回路をビデオ・カメラのホワイト・バラン
ス回路に用いる場合% Vclを出庫時又は正確な基本
調整の際の制御端子として用い% Vc2をホワイト・
バランス自動制御回路の制御端子として用いると好適?
6る。
Therefore, when using this circuit in the white balance circuit of a video camera, %Vcl should be used as a control terminal during delivery or accurate basic adjustment, and %Vc2 should be used as a white balance circuit.
Is it suitable for use as a control terminal for an automatic balance control circuit?
6ru.

第4図は本発明の別な実施例を示す図である。FIG. 4 is a diagram showing another embodiment of the present invention.

第4図の構成に於ては、制御回路C1を介してコントロ
ールされる−のコレクタ電流Ieは制御回路C1及びQ
5.Q6からなる差動トランジスタ対を介して、(1−
R)=Rの比1分配され、その分岐した電流RIeは1
:nの比に設定されたカレントミラー回路(Q6.Q9
)ft介してnRIeとしたのち、Q3のコレクタ電流
Ieと合せられて信号増幅部2の直流バイアス電流Ig
となるように構成されている。
In the configuration of FIG. 4, the collector current Ie of - controlled via the control circuit C1 is
5. (1-
R)=R ratio 1 is distributed, and the branched current RIe is 1
:Current mirror circuit set to the ratio of n (Q6.Q9
) ft to nRIe, and then combined with the collector current Ie of Q3 to create the DC bias current Ig of the signal amplifying section 2.
It is configured so that

即ち、第1図の実施例と異なる点は、コントロール電圧
VcIKより設定される基準電流Ieを(1−R):R
に分配した後にn倍にしている点である。従ってIeを
n倍にした後、(1−R):Rに分配する第1図の実施
例に比べ消費電流を少なくすることができる。さらに増
幅器(2)へのバイアス電流供給点(a)はQs、Q、
飽和電圧まフ下げることがtきるため、低電圧動作に適
している。本回路でも(1)式が成シ立つから第3図の
回路に適用した場合第1図の実施例と同じく、利得及び
その可変幅は(3)及び(4)式で表わされる。
That is, the difference from the embodiment shown in FIG. 1 is that the reference current Ie set from the control voltage VcIK is (1-R):R
The point is that the amount is multiplied by n after being distributed to . Therefore, the current consumption can be reduced compared to the embodiment of FIG. 1 in which Ie is multiplied by n and then distributed to (1-R):R. Furthermore, the bias current supply point (a) to the amplifier (2) is Qs, Q,
It is suitable for low voltage operation because the saturation voltage muff can be lowered by 100 ms. Since equation (1) also holds true in this circuit, when applied to the circuit of FIG. 3, the gain and its variable width are expressed by equations (3) and (4), as in the embodiment of FIG.

第5図は第4図に示した利得制御増幅回路を第6図の回
路に適用し、実施した回路の一例である0第1の制御回
路C1は通常の固定バイアス差動トランジスタ対(Ql
2.Ql5 )から構成されており。
FIG. 5 is an example of a circuit implemented by applying the gain control amplifier circuit shown in FIG. 4 to the circuit shown in FIG.
2. Ql5).

Ql2.Q13のイースはそれぞれ抵抗を介してバイア
ス電源VB3に接続されている。Q1!のペースは更に
別の抵抗を介して1例えばホワイト・ノ々ランス基本設
定用の電圧源Vc1の半固定、d IJニームの中点端
子に接続されている。従ってこの半固定、d リューム
を調整することによ、!1llQ12− Q1?iから
なる差動トランジスタ対電流分配比を変化させることに
よ!l) Ql2 t−流れる直流バイアス電流を変化
させ。
Ql2. The Ys of Q13 are each connected to the bias power supply VB3 via a resistor. Q1! The pace is connected via another resistor to the midpoint terminal of a voltage source Vc1, for example, a semi-fixed voltage source for basic White-Nolanance setting, dIJneem. Therefore, by adjusting this semi-fixed volume,! 1llQ12- Q1? By varying the current distribution ratio to the differential transistor consisting of i! l) Ql2 t-Change the flowing DC bias current.

カレント・ミラー回路を介してQ3及びQ4を流れる直
流バイアス電流Ieをそれぞれ等しく制御する。
The DC bias currents Ie flowing through Q3 and Q4 are controlled equally through the current mirror circuit.

一方第2の制御回路C2はQ5.Q6に抵抗を介して接
続されている固定バイアス電圧源VB1とQ6に抵抗を
介して接続されている外部制御用端子とからなシ、この
外部制御用端子は1例えば、ホワイト・バランス自動調
整回路の制御出力端子Vc2に接続されている。従って
、ビデオ・カメラの使用環境によシ刻々変化するホワイ
ト・ノ々ランスの自動調整回路の出力に応答してQ5.
Q6の電流分配比を変化させる。この変化幅は回路設計
時に必要とされる範囲にQa、Q9によるカレントミラ
ー比を設定することにより決定される。
On the other hand, the second control circuit C2 has Q5. A fixed bias voltage source VB1 is connected to Q6 through a resistor, and an external control terminal is connected to Q6 through a resistor. It is connected to the control output terminal Vc2 of. Therefore, Q5.
Change the current distribution ratio of Q6. The width of this change is determined by setting the current mirror ratio of Qa and Q9 within the range required during circuit design.

上述したようにして制御される差動増幅器(Ql。A differential amplifier (Ql.

Q2)に入力されたビデオ信号Vinは出力段を構成す
る差動増幅器(Q14. Ql5 )によシ増幅されV
outに出力される。
The video signal Vin input to Q2) is amplified by the differential amplifier (Q14.Ql5) constituting the output stage.
Output to out.

〔発明の効果〕〔Effect of the invention〕

本発明による利得可変増幅回路では、上述したように2
つの制御端子を有し、個々の制御端子を独立して制御す
ることが1き、かつ、入力信号に対して1段の利得段の
みを有するのフ周波数特性がよい。従って1つの制御端
子を基本調整用の端子として他の制御端子を自動調整又
は微調整用として用いるような制御回路には好適フある
In the variable gain amplifier circuit according to the present invention, as described above, two
It has two control terminals, each control terminal can be controlled independently, and it has good frequency characteristics because it has only one gain stage for an input signal. Therefore, it is suitable for a control circuit in which one control terminal is used for basic adjustment and the other control terminal is used for automatic adjustment or fine adjustment.

更に、一方の制御端子によシ制御される電流の変化幅、
すなわち利得変化幅を他の制御端子とは独立して、カレ
ントミラー回路の電流比によって設定できる。すなわち
カレントミラー回路を構成するトランジスタのエミツタ
面積比で決定費きるので、回路の設計上−特にIC化す
る場合に好適である。
Furthermore, the width of change in the current controlled by one control terminal,
That is, the gain change width can be set by the current ratio of the current mirror circuit independently of other control terminals. That is, since the cost can be determined by the emitter area ratio of the transistors constituting the current mirror circuit, it is suitable for designing the circuit, especially when implementing it into an IC.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示す図であシ、第2図は従
来の利得制御増幅回路であシ、第6図は本発明が適用し
うる増幅回路の一例であり、第4図は本発明の他の実施
例を示す図″T!あシ、第5図は第4図の回路を実際に
適用する時の回路図である。 (図中符号) Q、〜Q15・・・トランジスタ、 (ほか2名) 第  1  図 第  2  図 第3図 14tm 手続補正書 昭和60年 2月 7z日
FIG. 1 shows an embodiment of the present invention, FIG. 2 shows a conventional gain control amplifier circuit, FIG. 6 shows an example of an amplifier circuit to which the present invention can be applied, and FIG. The figure shows another embodiment of the present invention. Figure 5 is a circuit diagram when the circuit of Figure 4 is actually applied. (Symbols in the figure) Q, ~Q15...・Transistor, (2 others) Figure 1 Figure 2 Figure 3 Figure 14tm Procedural Amendment February 7z, 1985

Claims (1)

【特許請求の範囲】 1)第1の制御回路を介して共通に制御される第1及び
第2の電流源回路と、前記第2の電流源回路の電流を2
つに分配する分岐手段及びその分配比を制御する第2の
制御回路と、前記第1の電流源回路の電流と前記分岐手
段により分配された電流から形成される直流バイアス電
流により利得が決定される信号増巾手段を有することを
特徴とする利得制御増幅回路。 2)前記第1と第2の電流源回路の電流比が任意の比率
に設定された第1のカレントミラー回路で構成され、前
記電流比を保つたまま前記第1の制御回路で電流値を制
御されることを特徴とする特許請求の範囲第1項に記載
の回路。 3)前記分岐手段により分配された電流を、電流比が任
意の比率に設定された第2のカレントミラー回路を介し
て前記第1の電流源回路の電流と結合することにより前
記信号増巾手段に供給される前記直流バイアス電流を形
成することを特徴とする特許請求の範囲第1項に記載の
回路。
[Claims] 1) First and second current source circuits that are commonly controlled via a first control circuit, and the current of the second current source circuit are
The gain is determined by a branching means for distributing the current to the first current source circuit, a second control circuit for controlling the distribution ratio thereof, and a DC bias current formed from the current of the first current source circuit and the current distributed by the branching means. 1. A gain control amplifier circuit comprising signal amplification means. 2) A first current mirror circuit is configured in which the current ratio of the first and second current source circuits is set to an arbitrary ratio, and the current value is controlled by the first control circuit while maintaining the current ratio. A circuit according to claim 1, characterized in that the circuit is controlled. 3) The signal amplification means combines the current distributed by the branching means with the current of the first current source circuit through a second current mirror circuit whose current ratio is set to an arbitrary ratio. A circuit according to claim 1, characterized in that the circuit forms the DC bias current supplied to the circuit.
JP60145700A 1985-07-04 1985-07-04 Gain control amplifier circuit Pending JPS627210A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60145700A JPS627210A (en) 1985-07-04 1985-07-04 Gain control amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60145700A JPS627210A (en) 1985-07-04 1985-07-04 Gain control amplifier circuit

Publications (1)

Publication Number Publication Date
JPS627210A true JPS627210A (en) 1987-01-14

Family

ID=15391084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60145700A Pending JPS627210A (en) 1985-07-04 1985-07-04 Gain control amplifier circuit

Country Status (1)

Country Link
JP (1) JPS627210A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02301307A (en) * 1989-05-16 1990-12-13 Matsushita Electric Ind Co Ltd Gain switching circuit
EP0481424A2 (en) * 1990-10-15 1992-04-22 Nec Corporation Display apparatus
WO2004027987A1 (en) * 2002-09-19 2004-04-01 Mitsubishi Denki Kabushiki Kaisha Variable gain amplifier
JP2009201048A (en) * 2008-02-25 2009-09-03 Nippon Telegr & Teleph Corp <Ntt> Flip-flop circuit and semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02301307A (en) * 1989-05-16 1990-12-13 Matsushita Electric Ind Co Ltd Gain switching circuit
EP0481424A2 (en) * 1990-10-15 1992-04-22 Nec Corporation Display apparatus
US5619229A (en) * 1990-10-15 1997-04-08 Nec Corporation Display apparatus with color temperature control
WO2004027987A1 (en) * 2002-09-19 2004-04-01 Mitsubishi Denki Kabushiki Kaisha Variable gain amplifier
JP2009201048A (en) * 2008-02-25 2009-09-03 Nippon Telegr & Teleph Corp <Ntt> Flip-flop circuit and semiconductor device

Similar Documents

Publication Publication Date Title
KR20010020410A (en) Variable gain amplifier with improved linearity and bandwidth
GB2263597A (en) Bias current source for a mixed pnp-npn amplifier
JPS627210A (en) Gain control amplifier circuit
US5249226A (en) Apparatus for controlling a current supply device
US3629717A (en) Circuit arrangement for stabilizing against variations in temperature and supply voltage
US4451800A (en) Input bias adjustment circuit for amplifier
JPH04315207A (en) Power supply circuit
US4360786A (en) Variable-gain differential amplifier
US5869957A (en) Voltage divider circuit, differential amplifier circuit and semiconductor integrated circuit device
KR100571088B1 (en) Zapping circuit
JPH01288101A (en) Gain switching circuit
JPS62117404A (en) Variable gain amplifier circuit
JPH0463071A (en) Video output circuit
KR900002303Y1 (en) In-put level control circuits of display devices
US5034702A (en) Amplifying circuit including a bias circuit for independently determining a drain current and a drain voltage
JPH0137884B2 (en)
JPS60229409A (en) Variable gain circuit
JPH02151109A (en) Semiconductor amplifier circuit
JPS62173811A (en) Gain control circuit
KR830002297B1 (en) Variable Gain Differential Amplifier Circuit
JP3441260B2 (en) Offset adjustment circuit in differential amplifier circuit
JPS6311839B2 (en)
JP3250339B2 (en) Gain control amplifier
JPS5879312A (en) Current mirror circuit
JPH0535610Y2 (en)