JPH0229815A - 初期化制御方式 - Google Patents

初期化制御方式

Info

Publication number
JPH0229815A
JPH0229815A JP63181135A JP18113588A JPH0229815A JP H0229815 A JPH0229815 A JP H0229815A JP 63181135 A JP63181135 A JP 63181135A JP 18113588 A JP18113588 A JP 18113588A JP H0229815 A JPH0229815 A JP H0229815A
Authority
JP
Japan
Prior art keywords
fdd
cpu
medium
signal
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63181135A
Other languages
English (en)
Inventor
Hiroshi Nishibayashi
西林 浩士
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Computer Engineering Corp
Original Assignee
Toshiba Corp
Toshiba Computer Engineering Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Computer Engineering Corp filed Critical Toshiba Corp
Priority to JP63181135A priority Critical patent/JPH0229815A/ja
Publication of JPH0229815A publication Critical patent/JPH0229815A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、コンピュータシステムの立チ上ケ時に用いら
れる初期化制御方式に関する。
(従来技術の説明) 従来、コンビエータシステムを立ち上げるには、電源O
N(オン)の後、初期診断を行り、その後、接続されて
いるフロッピー(FDD )等ファイル装置の優先順位
忙従ってアクセスを行うことにょシシステムを起動して
hる。FDD装置にメディアがセットされていな一場合
は、FDDアクセス時のタイムアウトのステータスがC
PU K返シ、それから次のFDDまたはHDD装置に
アクセスを行ってお9、多数のFDD装置がコンビエー
タシステムに接続されている場合は、各FDD装置に対
し同様のアクセスを行う為、シスタムが立ち上がるまで
無駄な時間を要していた。
(発明が解決しようとする課題) この様に、従来技術に従えばFDD装置に対してメディ
アの有無にかかわらずアクセスを行う為、立ち上げ時に
時間がかかつてしまうという欠点を有して込た。
本発明は上記欠点に鑑みてなされたものであシ、コンビ
為−タシステム立ち上げ時の時間短縮をはかりた初期化
制御方式を提供することを目的とする。
[発明の構成コ (課題を解決するための手段) 本発明は、自身がアクセスされていない状態において、
使用されない信号線を用いシステム本体にメディアキャ
ッチの信号を出力するFDD装置と、 FDD装置にメ
ディアがセットされていない場合、代わってシステムを
立ち上げるHDD装置と、FDDおよびHDD装置から
得られるシステムプログラムがロードされる本体メモリ
とを具備し、本体は、上記信号線を介してメディアキャ
ッチの信号を認識し、メディアがセットされたFDD装
置を選択しシステムを立ち上げることを特徴とするもの
である。
(作用) 上記構成におかて、メディアがFDD装置にセットされ
、かつアクセスされていない状態の時に、メディアキャ
ッチの信号を、使用されてhない信号線を利用すること
によfi CPUに対し通知する。
CPUは上記FDD装置から出力されたメディアキャッ
チ信号を内蔵の7アームウエアによシ判断し、システム
立ち上げ時間の短縮等を実現するものである。
このことKよj5、FDDアクセスに対するタイムアウ
トの時間を省けるのでシステム立ち上げ時の時間短縮が
はかれる。また、システム立ち上げ時以外にFDDアク
セスを行った場合においても同様の効果が得られる。更
に、FDDアクセスに対する手順の簡素化吟の効果がお
る。
(実施例) 以下、本発明実施例について詳細に説明する。
第1図は本発明の実施例を示すブロック図である。
図において、1はFDD装置であ)、アクセスされてい
ない時に、メディアキャッチの信号を、使用されていな
いパスライン等を利用してCPUに知らせる。2はHD
D装置であり、FDD装置にメディアがセットされてい
ない時に、システムを立ち上げる為の7’crグラムを
内蔵する。3はCPUであシ、システム全体の制御を行
う。4はメモリでアシ、FDD装置1およびHDD装置
2に格納されているシステムプログラムがロードされ、
記憶される。5はROMであシ、システムを立ち上げる
為のIPLプログラムを記憶している。6はパスライン
であシ、FDD装置1がアクセスされて込なh時に、メ
ディアキャッチの信号をCPU jに知らせる為の信号
線を含む。
第2図は本発明実施例の動作を示すフローチャートであ
シ、参考のため、第3図に従来例の処理フローも示しで
ある。
図中、■はFDD装置をアクセスするステップであり、
CPU 3は、 FDD装置1の優先順位に従い、メデ
ィアの有無KかかわらずFDD装rIt、1をアクセス
する。■はCPU 3がメディアの有無を認識するステ
ップであシ、FDD装置1がCPU 3 Kメディアの
有無を知らせる事によシ、CPUJはメディアがセット
されているFDD装置1の優先順位によシ、FDD装置
1をアクセスする。
以下、本発明実施例の動作について詳細に説明する。従
来は第3図に■で示すように、システムチエツクのあと
FDD装置1をアクセスし、 FDD装置1からのタイ
ムアウトのステータスが返ってから次のFDDtたは、
 HDD装置をアクセスしていた為に、システムが立ち
上がるまで時間がかかって込たものである。そこで、第
2図に■で示すようにFDDアクセスに関する手順を簡
素化し立ち上げ時間を短縮したものである。即ち、コン
ビエータシステムを立ち上げる場合、電源ONのあとC
PU3はシステムチエツクを行い、システムが正常動作
する事を確認した後、 IPLを実行する。その際、F
DD装置1は、CPU、9に対し、メディアの有無を、
未使用のパスライン6を利用して通知する。この様にC
PU 3に信号として送れるような状態になっており、
CPU3は、その信号を判断し優先づけられたFDD装
置1のうちメディアがセットされているFDD装置1を
選択し、システムを立ち上げる為のプログラムをロード
する。また、すべてのFDD装置にメディアがセットさ
れていなかった場合、CPU 3はHDD装置2を選択
しプログラムのロードを行う。
尚、システム立ち上げ後、 FDD装置をアクセスする
場合におりても、メディアキャッチの信号を利用する事
によシ、同様の効果を得る事が可能である。
[発明の効果] 以上説明のように本発明に従えば以下に列挙する効果が
得られる。
(1)  FDDアクセスに対するタイムアウトの時間
を省けるのでシステム立ち上げの時間短縮がはかれる。
(2)  システム立ち上げ以外にFDDをアクセスし
た場合のエラー処理等の時間短縮がはかれる。
(3)  FDDアクセスに対する手順の簡素化がはか
れる。
【図面の簡単な説明】
第1図は本発明の実施例を示すブロック図、第2図は本
発明実施例の動作を示すフローチャート、第3図は従来
例の製作を示すフローチャートである。 1・・・FDD装置、2・・−HDD装置、3・・・C
PU、4・・・メモリ、5・・・ROM、6・・・パス
ライン。 第 図

Claims (1)

    【特許請求の範囲】
  1. 自身がアクセスされていない状態において使用されない
    信号線を用いシステム本体にメディアキヤッチの信号を
    出力するFDD装置と、FDD装置にメディアがセット
    されていない場合に代わってシステムを立ち上げるHD
    D装置と、FDDおよびHDD装置から得られるシステ
    ムプログラムがロードされる本体メモリとを具備し、本
    体は、上記信号を認識し、メディアがセットされたFD
    D装置を選択しシステムを立ち上げることを特徴とする
    初期化制御方式。
JP63181135A 1988-07-20 1988-07-20 初期化制御方式 Pending JPH0229815A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63181135A JPH0229815A (ja) 1988-07-20 1988-07-20 初期化制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63181135A JPH0229815A (ja) 1988-07-20 1988-07-20 初期化制御方式

Publications (1)

Publication Number Publication Date
JPH0229815A true JPH0229815A (ja) 1990-01-31

Family

ID=16095493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63181135A Pending JPH0229815A (ja) 1988-07-20 1988-07-20 初期化制御方式

Country Status (1)

Country Link
JP (1) JPH0229815A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014102962A1 (ja) 2012-12-27 2014-07-03 三菱重工業株式会社 可変容量型排気ターボ過給機

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014102962A1 (ja) 2012-12-27 2014-07-03 三菱重工業株式会社 可変容量型排気ターボ過給機

Similar Documents

Publication Publication Date Title
US5247659A (en) Method for bootstrap loading in a data processing system comprising searching a plurality of program source devices for a bootstrap program if initial data indicating a bootstrap program source device fails a validity check
JP3447404B2 (ja) マルチプロセッサシステム
US20040148329A1 (en) Storage device system and storage device system activating method
WO2000022527A1 (en) Process monitoring in a computer system
WO2019156062A1 (ja) 情報処理システム、情報処理装置、情報処理装置のbios更新方法、及び情報処理装置のbios更新プログラム
CN111949320B (zh) 提供系统数据的方法、系统及服务器
JP2002245022A (ja) マルチプロセッサシステムとその共有メモリ制御方法、及び共有メモリ制御プログラム
US8601215B2 (en) Processor, server system, and method for adding a processor
JP2017078998A (ja) 情報処理装置およびログ管理方法、並びにコンピュータ・プログラム
JP2006251945A (ja) 基本入出力制御システム
CN116521081A (zh) 组板载独立磁盘冗余阵列的方法、装置、设备及存储介质
JPH0229815A (ja) 初期化制御方式
JPH0855097A (ja) データ処理システム及びそのメモリアクセス方法
CN107632917B (zh) 服务器系统及其温度监控方法
TWI757923B (zh) 預啟動執行環境判斷系統及其方法
JPH1185529A (ja) データ記憶システム及びコンピュータシステムの起動方法
JP3298837B2 (ja) 情報処理システム
JP4853620B2 (ja) マルチプロセッサシステムと初期立ち上げ方法およびプログラム
JP2859184B2 (ja) フィールドプログラマブルゲートアレイ
JPH04324569A (ja) マルチプロセッサシステム
JPH08263455A (ja) マルチ・プロセッサ・システムにおける故障プロセッサのデグレード方式
JPS60258645A (ja) 情報処理システム
JPH03269759A (ja) マルチプロセッサ制御方式
JPS61202236A (ja) マルチシステムの自動障害復旧方式
JP2001167003A (ja) メモリチェック装置、メモリチェック方法、記憶媒体および情報処理装置