JPH02294864A - マルチプロセッサシステムシミュレーション方式 - Google Patents
マルチプロセッサシステムシミュレーション方式Info
- Publication number
- JPH02294864A JPH02294864A JP11779289A JP11779289A JPH02294864A JP H02294864 A JPH02294864 A JP H02294864A JP 11779289 A JP11779289 A JP 11779289A JP 11779289 A JP11779289 A JP 11779289A JP H02294864 A JPH02294864 A JP H02294864A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- instruction
- simulator
- control table
- central processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004088 simulation Methods 0.000 title claims abstract description 24
- 238000012545 processing Methods 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims description 10
- 230000010365 information processing Effects 0.000 claims description 2
- 238000011156 evaluation Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Multi Processors (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マルチプロセッサシステムシミュレーション
方式に関し、特に中央処理装置のマルチプロセッサシミ
ュレーション方式に関する。
方式に関し、特に中央処理装置のマルチプロセッサシミ
ュレーション方式に関する。
従来、この種のマルチプロセッサシステムのシミュレー
ション方式においては、シミュレータプログラムをマル
チタスク構成にして、１タスクを中央処理装置１台とし
てタスク間通信によりマルチプロセッサシステムをシミ
ュレーションするなどの方式がとられてきた。
ション方式においては、シミュレータプログラムをマル
チタスク構成にして、１タスクを中央処理装置１台とし
てタスク間通信によりマルチプロセッサシステムをシミ
ュレーションするなどの方式がとられてきた。
しかし、上述した従来のシミュレーション方式では、付
帯するファイルの制御が複雑になったり必要なメモリや
ファイルの量が大きくなるなどの欠点がある。
帯するファイルの制御が複雑になったり必要なメモリや
ファイルの量が大きくなるなどの欠点がある。
本発明の目的は、マルチプロセッサシステムシミュレー
ション方式に関して、簡単な構成で上記欠点を除去し、
マルチプロセッサシステムの環境下での中央処理装置用
試験プログラムの評価を容易に行うためのシミュレーシ
ョン方式を提供することにある。
ション方式に関して、簡単な構成で上記欠点を除去し、
マルチプロセッサシステムの環境下での中央処理装置用
試験プログラムの評価を容易に行うためのシミュレーシ
ョン方式を提供することにある。
本発明のマルチプロセッサシステムシミュレーション方
式は、情報処理システムの中央処理装置の試験プログラ
ムを評価するために、前記中央処理装置の機能をソフト
ウエアによりシミュレーションするＣＰＵシミュレータ
と前記試験プログラムから構成される試験プログラム評
価システムにおいて、 前記ＣＰＵシミュレータを起動するための同シミュレー
タ上のシミュレータ起動手段と、前記ＣＰＵシミュレー
タの初期設定を行うための同シミュレータ上の初期設定
手段と、前記試験プログラムから命令を読み出し、解釈
するための前記ＣＰＵシミュレータ上の命令読み出し解
釈手段と、 この読み出された命令がＣＰＵ起動停止命令以外の通常
の命令の場合、その命令のシミュレーションを行うため
の、前記ＣＰＵシミュレータ上の通常命令実行手段と、 ＣＰＵ起動停止命令が読み出された場合、その命令のシ
ミュレーションを行うための、前記ＣＰＵシミュレータ
上のＣＰＵ起動停止手段と、複数の前記中央処理装置の
シミュレーション情報を保持するための、前記ＣＰＵシ
ミュレータ上のＣＰＵ制御テーブルと、 複数の前記中央処理装置の動作状態を保持するための、
前記ＣＰＵシミュレータ上のＣＰＵ動作状態テーブルと
、 任意の時点で、シミュレーション対象となっている方の
前記中央処理装置のＣＰＵ制御テーブルのアドレスを表
すためのＣＰＵ制御テーブルポインタと、 一命令のシミュレーションが完了する毎に、前記ＣＰＵ
動作状態テーブルを参照し、前記ＣＰＵ制御テーブルポ
インタを、次にシミュレーション対象とする方の前記中
央処理装置の値に書き替えるための、前記ＣＰＵシミュ
レータ上のＣＰＵ制御テーブルポインタ切り替え手段と
を備えて構成される。
式は、情報処理システムの中央処理装置の試験プログラ
ムを評価するために、前記中央処理装置の機能をソフト
ウエアによりシミュレーションするＣＰＵシミュレータ
と前記試験プログラムから構成される試験プログラム評
価システムにおいて、 前記ＣＰＵシミュレータを起動するための同シミュレー
タ上のシミュレータ起動手段と、前記ＣＰＵシミュレー
タの初期設定を行うための同シミュレータ上の初期設定
手段と、前記試験プログラムから命令を読み出し、解釈
するための前記ＣＰＵシミュレータ上の命令読み出し解
釈手段と、 この読み出された命令がＣＰＵ起動停止命令以外の通常
の命令の場合、その命令のシミュレーションを行うため
の、前記ＣＰＵシミュレータ上の通常命令実行手段と、 ＣＰＵ起動停止命令が読み出された場合、その命令のシ
ミュレーションを行うための、前記ＣＰＵシミュレータ
上のＣＰＵ起動停止手段と、複数の前記中央処理装置の
シミュレーション情報を保持するための、前記ＣＰＵシ
ミュレータ上のＣＰＵ制御テーブルと、 複数の前記中央処理装置の動作状態を保持するための、
前記ＣＰＵシミュレータ上のＣＰＵ動作状態テーブルと
、 任意の時点で、シミュレーション対象となっている方の
前記中央処理装置のＣＰＵ制御テーブルのアドレスを表
すためのＣＰＵ制御テーブルポインタと、 一命令のシミュレーションが完了する毎に、前記ＣＰＵ
動作状態テーブルを参照し、前記ＣＰＵ制御テーブルポ
インタを、次にシミュレーション対象とする方の前記中
央処理装置の値に書き替えるための、前記ＣＰＵシミュ
レータ上のＣＰＵ制御テーブルポインタ切り替え手段と
を備えて構成される。
次に、本発明について図面を参照して詳細に説明する。
第１図は本発明の一実施例の構成を示すブロック図、第
２図は第１図中のＣＰＵ動作状態テーブルの論理的構造
図である。
２図は第１図中のＣＰＵ動作状態テーブルの論理的構造
図である。
第１図を舎照すると、本発明の一実施例は、ＣＰＵシミ
ュレータ１上のシミュレータ起動手段２と、初期設定手
段３と、命令読み出し解釈千段４と、通常命令実行手段
５と、ＣＰＵ起動停止手段６と、ｃｐｕｏ制御テーブル
８とＣＰＵＩ制御テーブル９とから成るＣＰＵ制御テー
ブル７と、ｃｐｕ動作状態テーブル１０と、ＣＰＵ制御
テーブルポインタ１１と、ＣＰＵ制御テーブルポインタ
切り替え手段１２と、そして、ｃｐｕｏ用プログラム１
４とＣＰＵＩ用プログラム１５とから成る試験プログラ
ム１３とから楕成されている。
ュレータ１上のシミュレータ起動手段２と、初期設定手
段３と、命令読み出し解釈千段４と、通常命令実行手段
５と、ＣＰＵ起動停止手段６と、ｃｐｕｏ制御テーブル
８とＣＰＵＩ制御テーブル９とから成るＣＰＵ制御テー
ブル７と、ｃｐｕ動作状態テーブル１０と、ＣＰＵ制御
テーブルポインタ１１と、ＣＰＵ制御テーブルポインタ
切り替え手段１２と、そして、ｃｐｕｏ用プログラム１
４とＣＰＵＩ用プログラム１５とから成る試験プログラ
ム１３とから楕成されている。
次に、本発明の動作をＣＰＵ２台構成の密結合マルチプ
ロセッサシステムをシミュレーションする場合を例とし
て、図面を参照して説明する。
ロセッサシステムをシミュレーションする場合を例とし
て、図面を参照して説明する。
まず、シミュレータ起動手段２によって処理が開始され
、初期設定手段３によりシミュレータを制御する各種テ
ーブル、ポインタ類が初期設定される。この後、命令読
み出し、解釈、実行のシミュレーションが行われるが、
その再必要となるシミュレーション対象のＣＰＵの制御
情報であるＣＰＵ制御テーブル８または９は、ＣＰＵ制
御テーブルポインタ１１を参照して得られる。今、初期
設定後のＣＰＵ制御テーブルポインタ１１が、ＣＰＵＯ
の制御テーブルであるＣＰＵＯ制御テーブル８を指して
いるとすると、ＣＰＵＯ制御テーブル８内の命令カウン
タに従って、ＣＰＵＯ用プログラム１４内の命令が、命
令読み出し解釈手段４によって読み出され、デコードさ
れる。
、初期設定手段３によりシミュレータを制御する各種テ
ーブル、ポインタ類が初期設定される。この後、命令読
み出し、解釈、実行のシミュレーションが行われるが、
その再必要となるシミュレーション対象のＣＰＵの制御
情報であるＣＰＵ制御テーブル８または９は、ＣＰＵ制
御テーブルポインタ１１を参照して得られる。今、初期
設定後のＣＰＵ制御テーブルポインタ１１が、ＣＰＵＯ
の制御テーブルであるＣＰＵＯ制御テーブル８を指して
いるとすると、ＣＰＵＯ制御テーブル８内の命令カウン
タに従って、ＣＰＵＯ用プログラム１４内の命令が、命
令読み出し解釈手段４によって読み出され、デコードさ
れる。
もし、この読み出された命令がＣＰＵの動作状態を制御
するＣＰＵ起動停止命令の場合は、第２図に示すような
論理的横遣を有するＣＰＵ動作状態テーブル１０の動作
状態表示部をＣＰｔＪ起動停止手段６に従って書き替え
ることにより、命令の実行をシミュレーションする。Ｃ
ＰＵ起動停止命令以外の通常の命令が読み出された場合
は、通常命令実行手段５によりシミュレーションされる
。
するＣＰＵ起動停止命令の場合は、第２図に示すような
論理的横遣を有するＣＰＵ動作状態テーブル１０の動作
状態表示部をＣＰｔＪ起動停止手段６に従って書き替え
ることにより、命令の実行をシミュレーションする。Ｃ
ＰＵ起動停止命令以外の通常の命令が読み出された場合
は、通常命令実行手段５によりシミュレーションされる
。
この後、ＣＰＵ制御テーブルポインタ切替え手段１２に
より、ＣＰＵ制御テーブルポインタ１１にＣＰ０１制御
テーブル９のアドレスを書き込む。但し、その際、ＣＰ
Ｕ動作状態テーブル１０を参照して、ＣＰＵＩが停止状
態の場合は、ＣＰＵ制御テーブルポインタ１１は書き替
えす、ＣＰＵＯ制御テーブルのアドレスのままにしてお
く。
より、ＣＰＵ制御テーブルポインタ１１にＣＰ０１制御
テーブル９のアドレスを書き込む。但し、その際、ＣＰ
Ｕ動作状態テーブル１０を参照して、ＣＰＵＩが停止状
態の場合は、ＣＰＵ制御テーブルポインタ１１は書き替
えす、ＣＰＵＯ制御テーブルのアドレスのままにしてお
く。
そして、命令読み出し以降の処理を繰り返し、基本的に
、１命令のシミュレーション毎にＣＰＵ制御テーブルポ
インタ１１をＣＰＵＯとＣＰＵＩの制御テーブルのアド
レスに交互に書き替え、ｃｐｕｏとＣＰＵＩのシミュレ
・−ションを交互に行うことにより、マルチプロセッサ
システムのシミュレーションを実現する。
、１命令のシミュレーション毎にＣＰＵ制御テーブルポ
インタ１１をＣＰＵＯとＣＰＵＩの制御テーブルのアド
レスに交互に書き替え、ｃｐｕｏとＣＰＵＩのシミュレ
・−ションを交互に行うことにより、マルチプロセッサ
システムのシミュレーションを実現する。
以上説明したように、本発明は、中央処理装置シミュレ
ーション情報を保持するためのＣＰＵ制御テーブルのポ
インタを、一命令のシミュレーション完了毎に各中央処
理装置の値に書き替えることにより、マルチプロセッサ
システムのシミュレーションを実現でき、マルチプロセ
ッサシステムの環境下での中央処理装置用試験プログラ
ムの評価を容易にできる効果がある。
ーション情報を保持するためのＣＰＵ制御テーブルのポ
インタを、一命令のシミュレーション完了毎に各中央処
理装置の値に書き替えることにより、マルチプロセッサ
システムのシミュレーションを実現でき、マルチプロセ
ッサシステムの環境下での中央処理装置用試験プログラ
ムの評価を容易にできる効果がある。
釈手段、５・・・通常命令実行手段、６・・・ＣＰＵ起
動停止手段、７・・・ＣＰＵ制御テーブル、８・・・Ｃ
ＰＵＯ制御テーブル、９・・・ＣＰＵＩ制御テーブル、
１０・・・ＣＰＵ動作状態テーブル、１１・・・ＣＰＵ
制御テーブルポインタ、１２・・・ＣＰＵ制御テーブル
ポインタ切り替え手段、１３・・・試験プログラム、１
４・・・ＣＵＰＯ用プログラム、１５・・・ＣＰＵｌ用
プログラム。
動停止手段、７・・・ＣＰＵ制御テーブル、８・・・Ｃ
ＰＵＯ制御テーブル、９・・・ＣＰＵＩ制御テーブル、
１０・・・ＣＰＵ動作状態テーブル、１１・・・ＣＰＵ
制御テーブルポインタ、１２・・・ＣＰＵ制御テーブル
ポインタ切り替え手段、１３・・・試験プログラム、１
４・・・ＣＵＰＯ用プログラム、１５・・・ＣＰＵｌ用
プログラム。
Claims (1)
- 【特許請求の範囲】 情報処理システムの中央処理装置の試験プログラムを評
価するために、前記中央処理装置の機能をソフトウェア
によりシミュレーションするＣＰＵシミュレータと前記
試験プログラムから構成される試験プログラム評価シス
テムにおいて、前記ＣＰＵシミュレータを起動するため
の同シミュレータ上のシミュレータ起動手段と、 前記ＣＰＵシミュレータの初期設定を行うための同シミ
ュレータ上の初期設定手段と、 前記試験プログラムから命令を読み出し、解釈するため
の前記ＣＰＵシミュレータ上の命令読み出し解釈手段と
、 この読み出された命令がＣＰＵ起動停止命令以外の通常
の命令の場合、その命令のシミュレーションを行うため
の、前記ＣＰＵシミュレータ上の通常命令実行手段と、 ＣＰＵ起動停止命令が読み出された場合、その命令のシ
ミュレーションを行うための、前記ＣＰＵシミュレータ
上のＣＰＵ起動停止手段と、複数の前記中央処理装置の
シミュレーション情報を保持するための、前記ＣＰＵシ
ミュレータ上のＣＰＵ制御テーブルと、 複数の前記中央処理装置の動作状態を保持するための、
前記ＣＰＵシミュレータ上のＣＰＵ動作状態テーブルと
、 任意の時点で、シミュレーション対象となっている方の
前記中央処理装置のＣＰＵ制御テーブルのアドレスを表
すためのＣＰＵ制御テーブルポインタと、 一命令のシミュレーションが完了する毎に、前記ＣＰＵ
動作状態テーブルを参照し、前記ＣＰＵ制御テーブルポ
インタを、次にシミュレーション対象とする方の前記中
央処理装置の値に書き替えるための、前記ＣＰＵシミュ
レータ上のＣＰＵ制御テーブルポインタ切り替え手段と
を備えて成ることを特徴とするマルチプロセッサシステ
ムシミュレーション方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11779289A JPH02294864A (ja) | 1989-05-10 | 1989-05-10 | マルチプロセッサシステムシミュレーション方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11779289A JPH02294864A (ja) | 1989-05-10 | 1989-05-10 | マルチプロセッサシステムシミュレーション方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02294864A true JPH02294864A (ja) | 1990-12-05 |
Family
ID=14720411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11779289A Pending JPH02294864A (ja) | 1989-05-10 | 1989-05-10 | マルチプロセッサシステムシミュレーション方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02294864A (ja) |
-
1989
- 1989-05-10 JP JP11779289A patent/JPH02294864A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5768567A (en) | Optimizing hardware and software co-simulator | |
| CN1312583C (zh) | 仿真装置和仿真方法 | |
| US4995037A (en) | Adjustment method and apparatus of a computer | |
| JPH02294864A (ja) | マルチプロセッサシステムシミュレーション方式 | |
| Davidson | High level microprogramming: current usage, future prospects | |
| JP3270729B2 (ja) | 拡張命令セット・シミュレータ | |
| JP2005353020A (ja) | コンピュータプログラムのシミュレーション方式 | |
| JPS6349851A (ja) | シミユレ−シヨンシステム | |
| JP2001236247A (ja) | ソフトウェアシミュレータおよびシミュレーション処理方法 | |
| JP3424548B2 (ja) | 組み込み機器用ソフトウエア論理シミュレータ | |
| Robinson et al. | Design and Implementation of a Visualized Operating System Simulation Using Java Multithreading | |
| Sjöstedt | Supervisor: Ian Kenny Student ID: K20040078 Programme of Study: Computer Science MSci | |
| JPH02284205A (ja) | Ｐｃのシミュレーション方式 | |
| Bäckström | NIISim, a Simulator for Computer Engineering Education | |
| JPS61239345A (ja) | Ｉ／ｏシミユレ−タ | |
| JP2632964B2 (ja) | 諭理装置の試験処理方式 | |
| JPH02308342A (ja) | シミュレート・デバッガの構築方法 | |
| JPH0576660B2 (ja) | ||
| JPH06208480A (ja) | システムプログラムシミュレーション方式 | |
| JPH06324912A (ja) | 組み込みソフトウェアデバッグ支援装置 | |
| JPH10260865A (ja) | シミュレーションシステム | |
| JPS61100838A (ja) | ハ−ドウエアインタプリタ装置 | |
| JPS5949609A (ja) | 模擬実行機能を備えたプログラマブル・コントロ−ラ | |
| JPH10240504A (ja) | 通信プログラムの作成方法 | |
| JP2001209555A (ja) | 入出力エミュレーション装置、入出力装置のエミュレーション方法および入出力装置エミュレーションプログラムを記録した記録媒体 |