JPH02294035A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH02294035A
JPH02294035A JP1114155A JP11415589A JPH02294035A JP H02294035 A JPH02294035 A JP H02294035A JP 1114155 A JP1114155 A JP 1114155A JP 11415589 A JP11415589 A JP 11415589A JP H02294035 A JPH02294035 A JP H02294035A
Authority
JP
Japan
Prior art keywords
layer
bump
insulating film
amorphous
conductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1114155A
Other languages
English (en)
Inventor
Haruyoshi Yagi
八木 春良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1114155A priority Critical patent/JPH02294035A/ja
Publication of JPH02294035A publication Critical patent/JPH02294035A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 半導体装置のバンプの製造方法の改良に関し、バンプの
表面を平滑に形成し、リードフレーム等に熱圧着する際
に良好な接続がなされるようにするパンプの製造方法を
提供することを目的とし、半導体ウェーハ上に絶縁膜を
形成し、この絶縁膜上にバンプ基台となる導体層を形成
し、前記の半導体ウエーハ上に絶L&膜を形成し、この
絶縁膜を前記の導体層上から除去し、この導体層上と前
記の絶縁膜上とにバリヤ金属層を形成し、前記の半導体
ウェーハ上にマスク層を形成し、このマスク層をバンプ
形成領域から除去し、このバンプ形成fI1城に金属層
よりなるバンプを形成する工程を有する半導体装置の製
造方法において、前記のバリヤ金属層と前記の導体層及
び前記の絶縁膜との間にアモルファスシリコン等のアモ
ルファス層ヲ介在させるように構成する. (産業上の利用分野〕 本発明は、半導体装置のバンプの製造方法の改良、特に
、バンプの表面を平滑にして、リードとの接続を良好に
する改良に関する. いで、白金、パラジウム等よりなるバリヤ金属層7を形
成する.なお、密@WI6はバリヤ金属層7の密着性を
良好にするためのものである.全面にレジスlN9を形
成し、バンプ形成頭域に開口を有するマスクを使用して
露光・現像してバンプ形成?■域に開口91を形成し、
バリヤ金属層7を一方の電掻とする電気メッキ法を使用
してバンプ形成5■域に形成された開口9lに露出する
バリヤ金fi[7上に金等よりなるバンプ8を形成する
.〔従来の技術〕 従来技術に係るバンプ形成方法について以下に説明する
. 第6図参照 半導体ウェーハ1上に酸化膜等の絶ti膜2を形成し、
バンプ形成領域にバンプの基台となるアルミニウム等の
導体層3を形成する.全面にPSG等の絶縁膜4を形成
し、これをバターニングして導体層3上から絶縁膜4を
除去した後、全面にクローム、チタン等よりなる密着層
6を形成し、次〔発明が解決しようとする課題〕 ところで、形成されたバンプの表面の状態は、第6図に
示すように、バンプ8の中央部においては凹凸が存在す
るのに対して、バンプ8の周辺部においては比較的滑ら
かである.この理由は、電気メッキの一方の1!捲とな
るバリヤ金fiJffi7のバンプ8の中央部に対応す
る領域は、アルミニウム等の結晶質の導体rM3上に形
成され、一方バンプ8の周辺部に対応する領域は非品質
のPSG等の絶縁膜4上に形成されるため、バリヤ金属
層7の結晶性が全面にわたって均一にならず、,くンプ
8の中央部に対応する領域の結晶粒がアルミニウム等の
導体層3の結晶粒の影響を受けて粗くなるためである.
バリヤ金属眉7の結晶粒が粗くなれば、その上に電気メ
ッキ法を使用して形成されるバンプの表面には当然凹凸
が形成される.この結果、TAB (Tape Aut
omated Bonding)方式を使用して、リー
ドフレームに半導体チップのバンプを熱圧着する場合等
において接続不良が発生するという欠点がある. 本発明の目的は、この欠点を解消することにあり、バン
プの表面を平滑に形成し、リードフレーム等に熱圧着す
る際に良好な接続がなされるようにするバンプの製造方
法を提供することにある.〔課題を解決するための手段
) 上記の目的は、半導体ウェーハ(1)上に絶縁膜(2)
を形成し、この絶縁n!(2)上にバンプ基台となる導
体層(3)を形成し、前記の半導体ウェーハ(1)上に
wA縁M(4)を形成L、コノ絶縁膜(4)を前記の導
体層(3)上から除去し、この導体N(3)上と前記の
絶縁膜(4)上とにバリヤ金属N(7)を形成し、前記
の半導体ウェーハ(1)上にマスク層(9)を形成し、
このマスクN(9)をバンプ形成?+JT域から除去し
、このバンプ形成6n域に金属石よりなるバンプ(8)
を形成する工程を存する半導体装置の製造方法において
、前記のバリヤ金属層(7)と前記の導体層(3)及び
前記の絶JiJPJ(4)との間にアモルファスシリコ
ン等のアモルファス層(5)を介在させる半導体装置の
製造方法によって達成される.〔作用〕 本発明に係るバンプの形成方法においては、導体層3上
と絶縁re44上とにアモルファスシリコン等のアモル
ファスN5を形成し、その上に密着層6とバリャN7と
を順次形成するので、バリャ層7の結晶粒は、アルミニ
ウム等の導体層3の影響を受けることがなくなり、全面
にわたって均一且つ微細になる.その結果、その上に電
気メンキ法を使用して形成されるバンプ8の表面は全面
にわたって平滑になる. 〔実施例〕 以下、図面を参照しつ一、本発明の一実施例に係るバン
プの形成方法について説明する.第2図参照 シリコンウエーハlの表面を酸化して絶縁膜2を形成し
た後、バンプ形成領域に通常の方法を使用してバンプの
基台となる厚さ1 7n程度、大きさ1004口程度の
アルミニウムの導体層3を形成し、次いで、全面にPS
G等の絶縁1lI4を形成し、フォトリソグラフィー法
を使用してこれをパターニングし、導体層3上から絶縁
膜4を除去する.第3図参照 スパンタエッチング法等を使用してアルミニウムの導体
113上に形成されている酸化膜を除去する.次いで、
例えば複数ターゲットを装着できるスパッタ装置を使用
し、ターゲットとしてシリコンとチタンとパラジウムと
を装着し、これらを順次スバッタして約500人厚のア
モルファスシリコン層5と約0.5JIm厚のチタンの
密着716と約0. 3 am厚のパラジウムのパリャ
金rlA117との積層体を形成する. 第4図参照 レジスト層9を形成し、バンプ形成領域に開口を有する
マスクを使用して露光・現像し、バンプ形成領域に開口
91を形成する. 第5図参照 パラジウムのパリャ金nN1を一方の電iとして、電気
メッキ法を使用して金メッキをなし、開口91に露光す
るバリヤ金属JliV上にバンプ8を形成した後、レジ
スト層9を除去する. 第1図参照 金よりなるバンプ8をマスクとしてエッチングをなし、
バンプ8に覆われていない頷域のパラジウムのバリヤ金
IKIi7とチタンの密着116とアモルファスシリコ
ン層5とを順次除去する.一般に、パラジウムのバリヤ
金属層7のエッチングには王水を使用し、チタンの密着
J!6のエッチングにはフノ酸を使用し、アモルファス
シリコン層5のエッチングにはフッ酸と硝酸との混合液
を使用する. 次いで、バンプをなす金の硬度を下げるため、350゜
C程度の温度にてアニールを実行する.こノ時、アルミ
ニウムの導体層3上に形成されているアモルファスシリ
コンはアルミニウムの導体層3中に固溶し、アルミニウ
ムの導体層3とバンプ8との間のコンタクト抵抗は、ア
モルファスシリコンN5が存在しない時のコンタクト抵
抗と同等の値になる. 〔発明の効果〕 以上説明せるとおり、本発明に係る半導体装置の製造方
法においては、導体層上と絶l!股上とにアモルファス
層を形成し、その上に密着層とバリヤ金属層とを順次形
成するので、バリヤ金属層の結晶粒は全面にわたって均
一且つ微細になる.その結果、バリヤ金mNの上に形成
されるバンプの表面は全面にわたって平滑になり、リー
ドフレ−ム等に圧着する際の接続が良好になり、信転性
及び歩留りが著しく向上する.
【図面の簡単な説明】
第1図〜第5図は、本発明の一実施例に係るバンプ形成
方法の工程図である. 第6図は、従来技術に係るバンプの構成図である.半導
体ウエーハ、 絶縁膜、 導体層、 絶縁膜、 アモルファス層、 密着層、 バリヤ金属層、 バンプ、 マスク層、 開口.

Claims (1)

  1. 【特許請求の範囲】 〔1〕半導体ウェーハ(1)上に絶縁膜(2)を形成し
    、 該絶縁膜(2)上にバンプ基台となる導体層(3)を形
    成し、 前記半導体ウェーハ(1)上に絶縁膜(4)を形成し、
    該絶縁膜(4)を前記導体層(3)上から除去し、 該導体層(3)上と前記絶縁膜(4)上とにバリヤ金属
    層(7)を形成し、 前記半導体ウェーハ(1)上にマスク層(9)を形成し
    、該マスク層(9)をバンプ形成領域から除去し、 該バンプ形成領域に金属層よりなるバンプ(8)を形成
    する 工程を有する半導体装置の製造方法において、前記バリ
    ヤ金属層(7)と前記導体層(3)及び前記絶縁膜(4
    )との間にアモルファス層(5)を介在させる ことを特徴とする半導体装置の製造方法。 〔2〕前記アモルファス層(5)はアモルファスシリコ
    ンよりなることを特徴とする請求項1記載の半導体装置
    の製造方法。
JP1114155A 1989-05-09 1989-05-09 半導体装置の製造方法 Pending JPH02294035A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1114155A JPH02294035A (ja) 1989-05-09 1989-05-09 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1114155A JPH02294035A (ja) 1989-05-09 1989-05-09 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH02294035A true JPH02294035A (ja) 1990-12-05

Family

ID=14630528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1114155A Pending JPH02294035A (ja) 1989-05-09 1989-05-09 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH02294035A (ja)

Similar Documents

Publication Publication Date Title
US7642629B2 (en) Methods and apparatus for packaging integrated circuit devices
US20050242446A1 (en) Integrated circuit package with different hardness bump pad and bump and manufacturing method therefor
WO2004001839A1 (ja) 半導体装置及びその製造方法
US20040222520A1 (en) Integrated circuit package with flat metal bump and manufacturing method therefor
JPH02294035A (ja) 半導体装置の製造方法
JP2748530B2 (ja) 半導体装置の製造方法
JPH0485829A (ja) 半導体装置及びその製造方法
JPH0373535A (ja) 半導体装置およびその製造方法
JPH03198342A (ja) 半導体装置の製造方法
JP3349001B2 (ja) 金属膜の形成方法
JPH0797587B2 (ja) 半導体装置の製造方法
JPS59148352A (ja) 半導体装置の電極形成方法
JPH0290623A (ja) 半導体装置の製造方法
JP2001035854A (ja) 膜の形成方法および電極あるいは配線の形成方法
JPH0233929A (ja) 半導体装置
JPH0350734A (ja) 集積回路の製造方法
JPH04278542A (ja) 半導体装置及びその製造方法
JPH0334324A (ja) 半導体装置の製造方法
JPH07221102A (ja) 半導体装置の突起電極構造およびその突起電極形成方法
JPS63269549A (ja) 半導体集積回路の製造方法
JPS6059742B2 (ja) 半導体装置およびその製造方法
JPH01233741A (ja) 半導体装置の製造方法
JPS62281356A (ja) 半導体装置の製造方法
JPH0393232A (ja) 半導体装置
JPS61141157A (ja) 半導体素子の製造方法