JPH02290317A - フィルタ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はフィルタ回路に関し、特に差動増幅器を使用し
たアクティブフィルタ回路に関する。

［従来の技術］ 従来、この種のフィルタ回路として、第２図に示す回路
が知られている。

トランジスタ１，２は、これらトランジスタ１，２のエ
ミッタに夫々接続された電流源９，１０及び前記エミッ
タ間に接続されたエミツタ抵抗７と共に、初段差動増幅
器を構成する。この初段差動増幅器の各出力端には夫々
，ダイオード５．６のカソードが接続されている。これ
らダイオード５，６のアノードは共通接続されており、
その共通接続点と高電位バイアス端子２５との間にはダ
イオード２２が順方向に接続されている。

初段差動増幅器の各出力は、夫々トランジスタ３，４の
ベースに入力されている。トランジスタ３，４はエミッ
タが共通接続され、エミッタと低電位バイアス端子２６
との間に接続された電流源１１と共に、次段差動増幅器
を構成する。この次段差動増幅器の一方の出力はベース
がダイオード５，６のアノードに接続されたトランジス
タ２１を介して高電位バイアス端子２５に接続されてい
る。また、次段差動増幅器の他方の出力は、トランジス
タ１４．１５及びトランジスタ１８．１７により夫々構
成されたカレントミラー回路に接続されている。

上記カレントミラー回路の出力側には電流源１２が接続
されている。この電流源１２はカレントミラー回路に対
し、次段差動増幅器の電流源１１の電流値工２の１７２
の電流値■２／２を供給する。また、カレントミラー回
路の出力端は、トランジスタ１８．１９．２０及び電流
源１３からなるダーリントンエミッタホロワ回路の入力
端に接続されている。また、カレントミラー回路の出力
端にはフィルタ特性を決定する容量２７が接続されてい
る。そして、このダーリントンエミッタホロワ回路の出
力は初段差動増幅器の一方の入力であるトランジスタ２
のベースに帰還されている。

この回路においては、初段差動増幅器の入力端子２３と
は異なる側の入力に出力を帰還させることにより、容量
２７によって決まるフィルタ特性を持つアクティブフィ
ルタとして動作する。

［発明が解決しようとする課題］ しかしながら、上述した従来のフィルタ回路においては
、次段差動増幅器のカレントミラー回路が接続された側
のトランジスタ４のユミッタ電流が、カレントミラー回
路の電流値Ｉ２／２よりもベース電流分だけ多いため、
初段差動増幅器のトランジスタ対の電流バランスがくず
れ、エミッタ抵抗７を介してオフセソト電圧が発生する
という問題点があった。特に、この種のアクティブフィ
ルタ回路では、初段回路の相互コンダクタンスを引き下
げる必要があり、このためにエミッタ抵抗７の抵抗値を
大きく設定しなければならない。このため、上述したオ
フセット電圧は無視できない程度に大きくなってしまう
という問題点があった。

本発明はかかる問題点に鑑みてなされたものであって、
初段増幅器の相互コンダクタンスを低い値に抑えつつ入
力オフセットを抑制することができるフィルタ回路を提
供することを目的とする。

［課題を解決するための手段コ 本発明に係るフィルタ回路は、差動対を構成する第１及
び第２のトランジスタ、これらトランジスタのエミッタ
間に接続されたエミッタ抵抗並びに前記両トランジスタ
に電流を供給する第１の電流源からなる第１の差動増幅
器と、この第１の差動増幅器の出力端に夫々接続された
ダイオードと、これらダイオードに差動入力端が接続さ
れた第３及び第４のトランジスタ並びにこれらトランジ
スタに電源を供給する第２の電流源からなる第２の差動
増幅器と、この第２の差動増幅器の出力喘に接続された
カレントミラ−回路と、このカレントミラー回路の出力
側に接続され前記第２の電流源の電流値の１／２の電流
値を供給する第３の電流源と、前記カレントミラー回路
の出力側に接続された容量及びバッファアンプと、この
バッファアンブの出力と前記第１の差動増幅器の一方の
入力端との間に接続され前記エミッタ抵抗と同一抵抗値
の帰還抵抗とを具備したことを特徴とする。

［作用］ 本発明においては、出力段のバッファアンプから初段の
エミッタ抵抗付差動増幅器に帰還する経路にエミッタ抵
抗と同一抵抗値の帰還抵抗を接続したので、この帰還抵
抗の両端に初段差動増幅器の入力端の差電圧を相殺し得
る電圧を発生させることができる。このため、フィルタ
回路のオフセットを従来よりも抑制することができる。

［実施例］ 次に、添付の図面に基づいて本発明の実施例に係るフィ
ルタ回路について説明する。

第１図は本発明の実施例に係るフィルタ回路の構成を示
す回路図である。この回路では、出力端子２４と初段差
動増幅器のトランジスタ２のベースとの間の帰還経路に
エミッタ抵抗７と同一抵抗値の帰還抵抗８が接続されて
いる。他の構成については、第１図の回路と同様である
ため、その部分の詳しい説明は省略する。

次に、上記のように構成された本実施例のフィルタ回路
の動作について説明する。

第１図において、次段差動増幅器のトランジスタ４のエ
ミッタ電流ｆａ４の値は、トランジスタ４のコレクタ電
流ｉ。４とベース電流ｉＢ４との和である。ここで、コ
レクク電流ｌ。４はカレントミラー回路に流れる電流と
同じ電流値工２／２であり、ベース電流ｉｎ＋はその１
　／　ｈ　Ｆｌ！であるから、エミッタ電流ｔａ４は、
次の（１）式で表される。

ｉｐ４＝Ｉ２／２　（１＋１／ｈｐｇ）　　・・・（１
）一方、トランジスタ３のエミッタ電流ｉＥ３は、この
差動増幅回路の定電流源１１の電流値Ｉ２からトランジ
スタ４のエミッタ電流’ｉＥａを差し引いた値となるか
ら下記（２）式のように表すことができる。

：ａａ＝　Ｉ２　−　Ｉ２　／２　（１＋　１／　ｈ＋
ｙａ）”Ｉ２　／２　（１　　１／ｈｐ！！）　　　・
・・（２）即ち、トランジスタ４のエミッタ電流ｉｅ４
はトランジスタ３のエミッタ電流ＩＩＥ４よりＬ／ｌ〕
ｐＦ１？け多く流れている。このため、この次段差動増
幅器において、１・ランジスタ４のベース●エミッタ間
電圧Ｖ８。４とトランジスタ３のベース●エミ，タ間の
電圧Ｖ。９３との差ΔＶＩｌ［ｌは、次のように求めら
れる。

ΔＶ　ｏｔ＋＝　Ｖ　ＩＩＩＥ４　　−　Ｖ　［ｌＨ３
＝ＫＴ／ｑ　｛ノｎ（ｉｇ４／Ｉｓ） −Ｉ！ｎ　（ｉ［！３／Ｉｓ）） ＝ＫＴ／ｑ（ノｎ　（　ｉ　＋！４／　ｉ　Ｅ３）　）
”ＫＴ／　Ｑ　Ｊ！　ｎ　｛　（　１　＋　１／　ｈｐ
ａ）／　（１　　１／ｈｐｇ）　） ＝ＫＴ／　Ｑ　Ｊ　ｎ　｛　（ｈｐｇ＋　１　）／（ｈ
■−１）｝ ・・・（３） ここで１３はトランジスタの飽和電流である。

また、ダイオード５のカソードとダイオード６のカソー
ドとの間の電位差も上記（３）式で示したΔＶ［ＩＩ１
と同じであるため、ダイオード５．８の電流値をｊｏ５
＋ｆｏａとすると、（３）式は次のように表すことがで
きる。

ΔＶｎｇ＝　Ｋ　Ｔ／　Ｑ　１　ｎ　　（　Ｉ　ｏｅＩ
／　ｉ　ｎｓ）・・・　（４） また、トランジスタ１，２のコレクタ電流を夫々ＩＣ１
＋ＩＣ＋２、トランジスタ３，４のベース電流を夫々ｉ
ｏａ＋ｉｔ＋４とすると、ＩＤｅｌ＋ｌＤｆｌは夫々次
のように求めることができる。

ｆｏ５＝　ｊｃｔ＋　ｆａ３　　　　　　　　”’　（
５）ｆｏｏ＝　ｉｃ２＋　Ｉｎ４　　　　　　　　−　
（６）ここで、ｌ　ｎｉ＜　ｌ　Ｏｌ＋　　ｉ　ｎ４＜
　１　０２とすれば、上記（４）乃至（６）式からΔｖ
ＢＲは、下記（７）式のように表すことができる。

ΔＶｏｎ＝　Ｋ　Ｔ／　Ｑ　１　ｎ　（　ｆ　ａｔ／　
ｆ　ｃ２）・・・（７） 従って、（３）式と（７）式とから次式が求められる。

ｊｅ＋／　１ｃ２＝　（ｈｙ＋１１＋　１）／　（ｈｐ
！！　１）・・・　（８） 故に、トランジスタ１のコレクタ電流ｉ。，は、下記（
９）式のように表すことができる。

ｉｃｔ＝　ｉｃ２（ｈｐｇ＋　１）／　（ｈｐｇ−　１
）？・・　（９） 初段のエミッタ抵抗付の差動増幅器を構成するトランジ
スタ１のベースとトランジスタ２のペースとの間の差電
圧ΔＶは、トランジスタ１のべ一ス●エミッタ間電圧Ｖ
。■とトランジスタ２のベース●エミッタ間電圧ＶＢ［
＋■の差及びエミッタ抵抗７による電圧降下ＶＩ？Ｈに
より、次のように求めることができる。

ΔＶ＝Ｖｎｔｕ　　ＶＩ］Ｅ２　＋ＶＲＥ　　　−　（
　１　０）ここで、エミッタ抵抗７による電圧降下Ｖｒ
＋Ｅは、エミッタ抵抗付差動増幅器の定電流源９，１０
の電流値Ｉ，、トランジスタ１のエミッタ電流ｉ■、ト
ランジスタ２のエミッタ電流ｉＩ！２及びトランジスタ
１のエミッタからトランジスタ２のエミッタへかけてエ
ミッタ抵抗７に流れる電流ｉ■９から、次のように求め
ることができる。即ち、ｉ　［！１−　！　ｌ？ｇ＝　
Ｉ　＋　　　　　　　　　・・・（１１）１８。＋ｉｎ
ｔ＋＝Ｉ＋　　　　　　　　　・・・（１２）が成り立
つので、ｉＲＥは次のように求められる。

ｆ　ＲＥ＝　（　ｉ　ａｌ−　ｉ　ｕ■）／２　　　・
・・（１３）？って、エミッタ抵抗７による電圧降下Ｖ
一は抵抗７の抵抗値をＲ６とすると次のように求められ
る。

■■ａ＝　Ｒ　Ｉ！Ｘ　ｉ　ＲＦｌ ”Ｒｎ　Ｘ　（　ｉａ＋−　ｉＥｚ）　／　２Ａ　Ｖ　
＝　Ｖ　ｎＩ！＋　　Ｖ　ＩＩ１！２　＋Ｖ　ｎｐ＝　
　Ｋ　　Ｔ　　／　　ｑ ｛７　ｎ　　（ｉｒ１＋／　Ｉｓ　） −ｆ　ｎ　　（　ｉａｚ／　Ｉｓ　）　　）　　＋ＶＲ
Ｒ＝ＫＴ／　Ｑ　ｆ　ｎ　　（　ｆ　ａＩ／　ｆ　Ｅ２
）　　＋ＶＲＩ｛２　　　　　ｈオ ＋ＶＩ？Ｅ ＝ＫＴ／　Ｑ　ｆ　ｎ　　（　ｊ　ｃｒ／　ｉｃ２）＋
ＶＲＥｈｐＩｌ１ ・・・　（１４） よって、差電圧ΔＶは、下記（１５）式のようになる。

・・・　（１　５） 従来のフィルタ回路では初段の相互コンダクタンスを引
き下げる必要があり、エミッタ抵抗７の抵抗値Ｒ６を大
きく設定する場合が多＜、（１５）式の第２項が大きく
なって大きなオフセット電圧？発生するという不具合が
あった。

ところで、第１図に示した従来の回路では、入力端子２
３の電位ｖｆＮに対して、出力端子２４の電位Ｖ。ＵＴ
は下記（１６）式で表わす値となっていた。

ＶＯＬＩＴ　＝ＶＩＮ−ΔＶ　　　　　　　−’　（　
１　６　）しかし、本実施例のフィルタ回路においては
、出力端子２４からトランジスタ２のベースへ至る帰還
経路に帰還抵抗８が接続されているので、帰還抵抗８の
抵抗値をＲ．とすると、出力電位Ｖ　ＯＵＴが下記（１
７）式のようになる。

Ｖ　ＯＵＴ　”　Ｖ　ｆ　Ｎ−ΔＶ＋ＲＥ　”　ｆ　８
２・・・（１７）従って、入出力間のオフセット電圧Δ
Ｖｏ■は、次のようになる。

ΔＶ　ｏｐｐ　＝Ｒ　Ｂ　●ｉｎ２−ΔＶ？・・　（１
８） 即ち、この（１８）式においては、右辺第１項の値を従
来よりも小さくすることができるので、オフセット電圧
ΔＶＯＦＦを十分小さい値に抑えることができる。

ここで、ｈｌ？［ｌを　１００、ＲＩ！を４０ｋΩ、ｉ
ｎ■を１μＡとして（１５）式で示した従来例と（１８
）式で示した本実施例について具体的にオフセット値を
求めると、次のようになる。

■従来例 ｑ　　　　　　１００−１ ｈｐｇ　　　　ｈｐｇ　　　１ ＝４１．３　［ｍＶコ Ｘｔｃ２ ■本実施例 ΔＶＯＦＦ　＝　４０Ｘ　１０３Ｘ　Ｌ　Ｘ　１０−０
１００−Ｉ　　　　　Ｑ　　　　　　＋００−１＝−１
．３　　［ｍＶコ このように、本実施例のフィルタ回路によれば、従来例
に比較して入力オフセット電圧を約１／３０に低減する
ことが可能である。

なお、本発明においては、帰還抵抗は初段差動増幅器の
エミッタ抵抗と同じ抵抗値に選ばれるが、（１８）式か
らも明らかなように、ここでいう同じ抵抗値とは厳密な
意味での同一抵抗値に限定されるものではなく、実質的
に略同一抵抗値であればよいことはいうまでもない。

［発明の効果］ 以上説明したように本発明は、帰還回路にエミッタ抵抗
と同一抵抗値の帰還抵抗を接続したので、この帰還抵抗
の両端に初段差動増幅器の入力端の差電圧を相殺し得る
電圧を発生させることができる。このため、フィルタ回
路のオフセットを効果的に低減することができる。

【図面の簡単な説明】 第１図は本発明の実施例に係るフィルタ回路の回路図、
第２図は従来のフィルタ回路の回路図である。 ■乃至４、１４乃至２１；トランジスタ、５，６，２２
；ダイオード、７；エミッタ抵抗、８；帰還抵抗、９乃
至１３；定電流源、２３；入力端子、２４；出力端子、
２５；高電位バイアス端子、２６；低電位バイアス端子
、２７；容量出願人　　日木電気アイシーマイコンシス
テム株式会社

Claims (1)

【特許請求の範囲】
1. （１）差動対を構成する第１及び第２のトランジスタ、
   これらトランジスタのエミッタ間に接続されたエミッタ
   抵抗並びに前記両トランジスタに電流を供給する第１の
   電流源からなる第１の差動増幅器と、この第１の差動増
   幅器の出力端に夫々接続されたダイオードと、これらダ
   イオードに差動入力端が接続された第３及び第４のトラ
   ンジスタ並びにこれらトランジスタに電源を供給する第
   ２の電流源からなる第２の差動増幅器と、この第２の差
   動増幅器の出力端に接続されたカレントミラー回路と、
   このカレントミラー回路の出力側に接続され前記第２の
   電流源の電流値の１／２の電流値を供給する第３の電流
   源と、前記カレントミラー回路の出力側に接続された容
   量及びバッファアンプと、このバッファアンプの出力と
   前記第１の差動増幅器の一方の入力端との間に接続され
   前記エミッタ抵抗と同一抵抗値の帰還抵抗とを具備した
   ことを特徴とするフィルタ回路。