JPH0228927A - 半導体装置の製造方法及びエッチング液 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体デバイス作成のプロセスにおける微細
加工技術において、半導体結晶をサブミクロンレベルで
自在の形にエツチングすることを目的とした、半導体装
置の製造方法及びエツチング液に関する。

〔従来の技術〕

ＩＣなどの半導体装置は、半導体結晶基板上に半導体素
子が形成されるが、この半導体基板は単結晶基板で結晶
に方向性を持っている。従って基板加工工程においては
、従来の方法では、半導体基板を周知のエツチング方法
で凹部を形成する際、その結晶方向を考慮しなければな
らなかった。第１図は、それを示す図で、第１図（ａ）
は半導体の結晶方向性を示す図である＜１００＞、＜０
１１＞、くｏｌｌ〉は結晶の方位を示しており、第１図
（ｂ）、（Ｃ）は、周知のエツチング方法でエツチング
した時の断面図を示した。結晶方位により、逆傾斜形状
と順傾斜形状となりそれぞれ側面の形状が違ってくる。

この逆傾斜形状部分には、結晶欠陥などの結晶異常が生
じ易く、レジスト塗布する際にも、逆傾斜形状部で途切
れ、十分被覆されない問題が生じる。また、ｓｒ、Ｎ４
膜ＣＶＤやＳＯ２蒸着、ＡＬ蒸着またはエピタキシャル
成長時にも逆傾斜形状部分では、クラックの発生、成長
不良等の問題が発生する。

第１図（ｄ　）、（ｅ）には、表部に耐蝕マスクを付設
し、従来のエツチング方法でエツチングした時の断面図
を示した。従来法では、〈０１１＞、＜０１１＞両方向
ともにアンダーエツチング（側面エツチング）されてお
り、微細な加工には、適していなかった。この様な問題
は、半導体装置が高集積化されると共に益々太きくなっ
てくる。

〔発明が解決しようとする課題〕

本発明はＧａＡＳ系半導体結晶のエツチング方法に関す
る。

今日、■−ｖ族間化合物半導体、特にＧａＡＳ系半導体
は可視領域あるいは赤外領域での発光・受光素子、マイ
クロ波領域での固体素子として注目されている。その中
でも半導体レーザーの歩留の向上、高速デバイス等の分
野での機能の向上などは、半導体結晶を自在にエツチン
グする技術が非常に重要となり、ミクロンあるいはサブ
ミクロンレベルでの微細なバターニングが必要となる。

また、一般にメサエッチで形成した溝は、＜０１１＞方
向（順メサ）だけに順傾斜形状（Ｖ溝）が形成され、デ
バイス等に用いられているが、＜０１１＞、＜０１１＞
両方向に順傾斜形状を形成することは、歩留の向上、デ
バイス等の形成にあたり電界集中、電歪効果の低減に効
果があり、これらの条件を満すエツチング方法が強く望
まれている。

本発明は、Ｑａ　Ａｓ系化合物半導体に対して上記の要
望を十分に満たすエツチング方法を提供するものである
。また、従来技術の問題をも解消するエツチング方法で
ある。

〔課題を解決するための手段〕

このため本発明は、低いエツチング速度を実現し、また
エツチングを施すことにより安定な結晶面を得るために
エツチング速度が結晶面方位に大きく依存するようなエ
ツチング液を提供し、これを用いて微細な加工を行なう
方法に関するものである。

〔作用〕

Ｑａ　Ａｓ系化合物半導体の表部に所定形状の耐蝕マス
クを付設し、地表部をヨウ素またはヨウ素・ヨウ化カリ
ウムの水溶液あるいは水とアルコールの混合溶媒、アル
コール溶液（代表例溶質：ヨウ素５−ヨウ化カリウム９
５モル比、溶媒　水５０溶量部−グリセリン５０溶量部
１　、５　ｍｏＬ　／ｆ／、　）でエツチングすること
を特徴とするエツチング方法では、 （１）＜０１１＞、＜０１１＞方向ともにエツチング溝
は、順傾斜形状（Ｖ溝）となり（１００）面に対して約
５５°の傾きで傾斜している。

（２）く０１１〉、＜０１１＞方向のどちらの溝もアン
ダーエツチングを制御でき、パターンの形状にあわせた
微細な加工ができる。

（３）エツチング速度のυ１１ＩＩが溶媒の組成等で可
能で、平滑な側面、底面が得られる。

（４）エツチング工程で有毒なガスの発生がない。

（５）エツチング方法がウェットエツチングなので基板
に対するダメージ及び汚染がなく大量に処理できる。

（６）＜３１１＞方向へのエツチング速度が遅いので、
（３１１）面を選択的に出すことができる。

（７）エツチング後工程の処理もＥＬ−メタノール、超
純水の超音波洗浄でエツチング液を完全に洗浄できる。

などの利点があり、工業的に有益である。

次に代表例として溶媒に水−グリセリン系を使用した時
の特性について説明する。

〔実施例〕

第２図は、ＧａＡＳ結晶上にＳ　ｆ３Ｎ　４　ｍ　テマ
スクし、これのエツチング速度と溶媒中のグリセリンの
容積比率との関係について測定した特性図である。これ
かられかる様に、（１００）（１１１）Ｇａ、（１１１
）Ａｓのエツチング速度は、（１００）＞　（１１１）
Ｇａ　＞　（１１１）Ａｓの順で、（１００）が最も速
く、溶媒中のグリセリンの比率により、エツチング速度
は、大きく変わるがエツチング速度の順は変わらない。

第３図は、ＫＩとＩ２とのモル分率とエツチング速度の
特性図である。ヨウ素とヨウ化カリウムの比率によって
も、エツチング速度は変化するが、エツチング速度の順
は変わらない。

第４図は、溶液濃度とエツチング速度の特性図である。

濃度の変化に対してエツチング速度は変化しているが、
（１１１）Ｇａ／（１００）のエツチング速度比をとる
と、あまり変らない。アンダーエツチングを小さくする
条件の一つとしては、エツチング速度°比を小さくする
ことであるが、実際の適用にあたっては、工業的に使用
できるエツチング速度、エツチング面の平滑度（側面、
底面）等の諸点から見て、Ｉ２のモル分率は、０．１以
下、グリセリンの容積比率は、４０％以上、濃度は１−
Ｊ　／４以上のエツチング液が最適である。

第５図は本発明の実施例工程流れ図である。

基板Ｑａ　ＡＳ結晶１１にプラズマＣＶＤでＳＮ膜１２
を形成しく第５図（ａ　）、（ｄ））、ついでＳｉＮ膜
１２に周知の写真食刻技術によって、開孔１３を設ける
。（第５図（ｂ　）、％＋００ ｅ））この基板をモル分率（〔”／（Ｋ１］＋（１ｚｌ
）５、Ｈ２Ｏ：グリセ’）ン−５０：　５０，１　。

５ｒｎｏｉ／４のヨウ素・ヨウ化カリウム溶液でエツチ
ングすると、エツチング溝（■溝）１４を得ることがで
きる。（第５図（Ｃ）、（ｆ））同様にして、開孔１３
の間隔を変えることにより、エツチング深さも制御でき
る。第５図（ｇ）に開孔Ｌ１とＬ２の幅によってＶ溝の
エツチング深さが変わる例を示した。見４．１ｚの間隔
でり、、ｈ２を決めることができる。この溶液組成では
、アンダーエツチングなしでエツチングを止めることが
できるが、溶液組成を変えることにより、アンダーエツ
チングの量を制御することができる。

第６図（ａ　）は、本発明の実施によって得られた接合
型電界効果トランジスタの断面図である。本発明による
製造工程は、第６図（ｂ）に示すようにｎ型Ｇａ　ＡＳ
基板２０に半絶縁層のＧａＡ３２１層、ｎ型Ｇａ　Ａｓ
層２２をエピタキシャル技術で成長させる。さらにその
上に、プラズマＣＶＤ技術でＳｉＮ膜（２３）を被着さ
せる。５ＩＮＩ！！（２３＞に周知の写真食刻技術によ
って開孔２４を設ける。本発明のエツチング液でエラ・
チングし、エツチング溝２５を得る。エツチング溝２５
の側面に周知のエピタキシャル技術でｎ型ＧａＡｓ２６
を成長させる。

（第６図（Ｃ））その表面にゲート電極を蒸着する。そ
の表面にプラズマＣＶＤ技術でＳｉＮ膜（２８）を堆積
し、周知の写真食刻技術によってドレイン電極（２９）
部分を除き、電極（２９）を蒸着させる。裏面にもソー
ス電極（３０）を蒸着し、ゲート電極取り出し部分（３
１）を周知の写真食刻技術で開孔部を設け、ゲート金属
層を付設する。この様に本発明の実施により容易に接合
型電界効果トランジスタを得ることができる。

第７図は、本発明の実施によって得られたＶ−溝シヨツ
トキーゲート構造電界効果トランジスタの断面図である
。半絶縁性ＧａＡｓ３２基板上にｎ形Ｇａ　Ａｓ　３３
をエピタキシャル成長技術で成長させ、Ｓｉ　Ｎｌ１ｌ
Ｉ３４を付け、マスクでソース領域３６ドレイン領域３
８を本発明方法でエツチングし、ｎＧａＡｓ３５をエピ
タキシャル成長技術で成長させる。同様にゲート領域（
３７）を本発明方法で形成し、それぞれの電極３９．４
０，４１を設ける。こうして、本発明によれば、微細な
ショットキーゲート構造電界効果トランジスタも非常に
容易に実現できる。本発明は、実施例をヨウ素・ヨウ化
カリウムとグリセリン・水の組成を溶質モル比、ヨウ素
５：ヨウ化カリウム、溶媒　水５０溶聞部：グリセリン
５０溶量部１　、５　ｍａｔ　／Ｌとしたが、この実施
例に限定されるものではない。又本発明は、（３ａ　Ａ
Ｓの他にＧａ　Ｐ、Ｉｎ　Ｐ、Ａｌ、Ｇａ、−、ＡＳ　
（０＜Ｘ−＜１＞などのｍ−ｖ放間化合物半導体のエツ
チングに利用できる。

〔発明の効果〕

以上に詳記した様に、本発明のＱａ　ＡＳ系化合物半導
体のエツチング方法は、ヨウ素、ヨウ化カリウム、水、
アルコールにより構成されるエツチング液を用いること
により、Ｇａ　ＡＳ系半導体結晶のエツチング加工に高
精度で大量に迅速な処理ができるという大きな利益をも
たらすものである。

【図面の簡単な説明】

第１図（ａ）は半導体基板の斜視図、第１図（ｂ）、（
Ｃ）は従来のウェットエツチングにより形成した凹部領
域の断面図、第１図（ｄ　）（ｅ）は従来のウェットエ
ツチングにより形成した凹部領域でのアンダーエツチン
グを示す断面図、第２図、第３図、第４図は本発明の実
施で得られた特性図、第５図は本発明の一実施例工程を
示す工程流れ図、第６図、第７図は本発明によって得ら
れた接合型電界効果トランジスタ及びＶ−溝シヨツトキ
ーゲート構造電界効果トランジスタの断面図である。

Claims (8)

【特許請求の範囲】
1. （１）半導体表部に所定形状の耐蝕マスクを付設し、地
   表部をエッチング液でエッチングし、ほぼ〈０＠１＠１
   〉及び〈０＠１＠＠１＠〉の方向に、平滑で順傾斜形状
   の凹部を形成することを特徴とする半導体装置の製造方
   法。
2. （２）前記耐蝕マスクを付設した部分の一部がエッチン
   グされる量、いわゆるアンダーエッチングの量をエッチ
   ング液の組成により制御することを特徴とする前記特許
   請求の範囲第１項記載の半導体装置の製造方法。
3. （３）エッチング液の組成により、前記アンダーエッチ
   ングの量を小さくし、前記耐蝕マスクの開口部（前記他
   表部）の大きさに応じエッチング深さを制御することを
   特徴とする前記特許請求の範囲第１項記載の半導体装置
   の製造方法。
4. （４）半導体表部に所定形状の耐蝕マスクを付設し、他
   表部をエッチング液でエッチングし、ほぼ〈０＠１＠１
   〉及び〈０＠１＠＠１＠〉の方向に、平滑で順傾斜形状
   の凹部を形成した後、前記表部、前記凹部及び半導体の
   裏面の一部に所要の領域もしくは電極、あるいはそのう
   ちのいくつかを形成することを特徴とする半導体装置の
   製造方法。
5. （５）前記凹部の一部にエピタキシャル成長を行なうこ
   とを特徴とする前記特許請求の範囲第４項記載の半導体
   装置の製造方法。
6. （６）前記凹部の一部に、シリコン窒化膜、シリコン酸
   化膜、金属、樹脂などあるいはそのうちのいくつかを形
   成させることを特徴とする前記特許請求の範囲第４項記
   載の半導体装置の製造方法。
7. （７）前記半導体が、ＧａＡｓ、ＡｌＧａＡｓ等のIII
   −Ｖ族間化合物半導体であることを特徴とする前記特許
   請求の範囲第１項乃至第６項のいずれか一項に記載の半
   導体装置の製造方法。
8. （８）ヨウ素、ヨウ化カリウム、水、アルコール（Ｃ＿
   ｎＨ＿２＿ｎ＿＋＿１ＯＨ：ｎ≧１）もしくはこれらの
   うちのいずれかを有し構成されることを特徴とするエッ
   チング液。