JPH02288245A - Packaging method of electronic component and packaged board device - Google Patents

Packaging method of electronic component and packaged board device

Info

Publication number
JPH02288245A
JPH02288245A JP1111022A JP11102289A JPH02288245A JP H02288245 A JPH02288245 A JP H02288245A JP 1111022 A JP1111022 A JP 1111022A JP 11102289 A JP11102289 A JP 11102289A JP H02288245 A JPH02288245 A JP H02288245A
Authority
JP
Japan
Prior art keywords
chip
bonding
circuit board
bonded
metal leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1111022A
Other languages
Japanese (ja)
Inventor
Motoo Kumagai
熊谷 元男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP1111022A priority Critical patent/JPH02288245A/en
Publication of JPH02288245A publication Critical patent/JPH02288245A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Wire Bonding (AREA)

Abstract

PURPOSE:To make an entire board small and thin and to enable high-density packaging of an electronic component on a circuit board by a method wherein one end part of each of metal leads in a plurality is bonded beforehand to a bonding pad formed on a chip and the other end part of each of the metal leads is bonded sequentially to a land on the board. CONSTITUTION:One end of each of metal leads 3 is inner-bonded beforehand to each of all bonding pads 2 disposed along the inner periphery of an IC chip on the fitting surface side thereof. In a state wherein the IC chip 1 to which the metal leads 3 are bonded is mounted on a COB circuit board for fitting the IC chip, the other end of each of the metal leads connected to the IC chip is outer-bonded to each of bonding lands 7 formed on the COB circuit board 6. A package structure wherein junction is made by outer-bonding each of the metal leads 3 of the IC chip sequentially to each of the lands 7 on the circuit board 6 is attained, and thereby it is realized that the board is made to be small in size and of low cost.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、集積回路(以下ICと称す)チップ等の電子
部品を実装せる回路基板の改良に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to improvements in circuit boards on which electronic components such as integrated circuit (hereinafter referred to as IC) chips are mounted.

(従来の技術) 従来よりICチップを回路基板上へと実装する場合、以
下の方法が広く用いられている。
(Prior Art) Conventionally, when mounting an IC chip on a circuit board, the following method has been widely used.

たとえば、ICチップをセラミックやプラスチック等の
パッケージに封入し、そのパッケージを電子回路基板に
他の部品(L、C,R)とともにハンダ付けする方法が
ある。またテープ状のフィルム上に形成されたランドに
ICチップを熱圧着等によりボンディングしてIC部品
を形成する所謂Tape automated bon
ding IC等も上述の実装方法の一種である。
For example, there is a method in which an IC chip is sealed in a package made of ceramic or plastic, and the package is soldered to an electronic circuit board together with other components (L, C, R). Also, so-called tape automated boning is used to form IC components by bonding IC chips to lands formed on a tape-shaped film by thermocompression bonding or the like.
ding IC etc. is also one of the above-mentioned mounting methods.

また、電子回路基板にICチップをグイボンディングあ
るいはワイヤーボンディングし、後で他の部品をハンダ
付けする所謂COB (Chipon  board)
基板がある。
Also, there is so-called COB (Chip board), in which IC chips are bonded or wire bonded to an electronic circuit board, and other components are soldered later.
There is a board.

第13図は、上述したような方法でICチップを回路基
板上に実装した状態を示す側面図である。回路基板10
0上の部品取付は用ランドにICチップ101がグイボ
ンディングされ、且つICチップ101の上面に形成さ
れたボンディングパッド102〜102にはワイヤー1
04〜104の一端がインナーボンディングされ、ワイ
ヤー104〜104の他端は回路基板100上のボンデ
ィングランド103〜103上にアウターボンディング
されている。これによってICチップ101の回路が回
路基板上のランドに接続されている。
FIG. 13 is a side view showing a state in which an IC chip is mounted on a circuit board by the method described above. circuit board 10
0, the IC chip 101 is firmly bonded to the land for mounting, and wires 1 are bonded to the bonding pads 102 to 102 formed on the top surface of the IC chip 101.
One ends of wires 04 to 104 are inner bonded, and the other ends of wires 104 to 104 are outer bonded to bonding lands 103 to 103 on circuit board 100. This connects the circuit of the IC chip 101 to the lands on the circuit board.

(発明の解決しようとする問題点) しかしながら、上述したパッケージしたICのハンダ付
は実装においては、ICチップの実装をローコストに行
なうことができるものの、全体的に小型化が困難であり
、基板の高密度実装を妨げる問題があり、またCOB回
路基板による実装方法では、小型化が可能となるが、ロ
ーコスト化の点で不利となる等、互いに相反する問題点
を有している。
(Problems to be Solved by the Invention) However, although the above-mentioned soldering of packaged ICs makes it possible to mount IC chips at low cost, it is difficult to reduce the overall size of the board. There are problems that hinder high-density mounting, and mounting methods using COB circuit boards enable miniaturization, but have contradictory problems, such as being disadvantageous in terms of cost reduction.

なおCOB回路基板について、さらに詳しく説明すると
、ローコスト化が困難なもつとも大きな理由として、I
Cがボンディングされた時に機能不良等が発生した際の
修復が困難であることが上げられる。すなわちICチッ
プが実装されたCOB回路基板は、基板、IC,ボンデ
ィング作業のうち1つでも機能不良、作業ミスがあると
、他の完全な構成部分を含めて廃棄しなければならない
ためである。
To explain COB circuit boards in more detail, one of the major reasons why it is difficult to reduce costs is the I
One example of this is that it is difficult to repair any malfunctions that occur when C is bonded. That is, a COB circuit board on which an IC chip is mounted must be discarded along with the other complete components if there is a malfunction or a mistake in any one of the board, IC, and bonding work.

また上記の方法の他にも、電子回路基板上における実装
スペースの点で有利なフリップチップ実装方法があるが
、小型化には適するものの、ICチップの電極(パッド
)の加工と、ICチップを基板上に実装する際のプロセ
スが複雑なため、ローコスト化は不可能であり、問題点
の解決にはなり得ないものであった。
In addition to the above methods, there is a flip-chip mounting method that is advantageous in terms of mounting space on an electronic circuit board. Since the process for mounting on the board is complicated, it has been impossible to reduce costs, and it has not been possible to solve the problem.

(問題点を解決するための手段) 本発明は、上述した問題点を解決することを目的として
なされたもので、その特徴とするところは、半導体集積
回路等を形成したチップを基板上のランドへと接合する
にあたり、前記チップに形成されたボンディングパッド
に予め複数の金属製リードの一端部をボンディングし、
前記金属製リードの他端部を前記基板上の前記ランドへ
と順次ボンディングするようにした電子部品の実装方法
にある。
(Means for Solving the Problems) The present invention was made for the purpose of solving the above-mentioned problems, and its feature is that a chip on which a semiconductor integrated circuit or the like is formed is connected to a land on a substrate. When bonding to the chip, one end of a plurality of metal leads is bonded in advance to a bonding pad formed on the chip,
The electronic component mounting method includes sequentially bonding the other end of the metal lead to the land on the substrate.

また本発実の他の特徴は、集積回路を構成し、複数のボ
ンディングパッドを形成されたチップと、前記チップを
実装するための回路基板と、前記チップのボンディング
パッドを前記回路基板上のボンディングランドへと接合
するための複数の金属製リードとからなり、前記金属製
リードは、前記ボンディングパッドの形成されているピ
ッチで並設された複数本の金属製リードを絶縁製フィル
ムによって束線されたリード群より構成されてなる回路
基板装置にある。
Other features of the present invention include a chip that constitutes an integrated circuit and has a plurality of bonding pads formed thereon, a circuit board for mounting the chip, and bonding pads of the chip on the circuit board. It consists of a plurality of metal leads for bonding to the land, and the metal leads are a plurality of metal leads arranged in parallel at the pitch where the bonding pads are formed, and are bundled with an insulating film. The circuit board device is comprised of a group of leads.

(作用) これによってCOB基板と同等に小型化が可能で、かつ
パッケージICのハンダ付けによる実装方法並のローコ
ストを実現可能な半導体部品の実装基板装置を提供する
ものである。
(Function) This provides a semiconductor component mounting board device that can be downsized to the same level as a COB board and can be realized at a low cost comparable to the soldering method of packaging ICs.

(実施例) 以下本発明における電子部品の実装方法及び実装基板装
置を、各図を参照しながら、ICチップを回路基板上に
実装する場合を例にして説明する。
(Example) The electronic component mounting method and mounting board device according to the present invention will be described below with reference to the figures, taking as an example the case where an IC chip is mounted on a circuit board.

第1図は本発明の実装方法によってICチップを実装し
た回路基板を示す平面図、第2図はICチップを回路基
板上へと実装するに先駆けて、ICチップに金属リード
をボンディングした状態を示す平面図、第3図はその側
面図、第4図は第1図〜第3図のICチップをCOB回
路基板上のランドへとボンディングした状態を示す側面
図、第5図は第4図においてCOB回路基板上への実装
を完了したICチップを樹脂により被覆した状態を示す
側断面図である。
Fig. 1 is a plan view showing a circuit board on which an IC chip is mounted using the mounting method of the present invention, and Fig. 2 shows a state in which metal leads are bonded to the IC chip prior to mounting the IC chip on the circuit board. 3 is a side view of the same, FIG. 4 is a side view of the IC chips shown in FIGS. 1 to 3 bonded to lands on a COB circuit board, and FIG. 5 is a side view of FIG. FIG. 3 is a side cross-sectional view showing a state in which an IC chip that has been completely mounted on a COB circuit board is covered with a resin.

各図において1はICチップ、2〜2はICチップ1の
取り付は面側内周に沿って配されたボンディングパッド
である。これらのすべてのボンディングパッド2〜2に
は、金属リード3〜3が第2図、第3図を参照して明ら
かなように、予めその一端をインナーボンディングされ
ている。また金属リード3〜3の他端部はICチップ1
を実装するためのCOB回路基板6上に形成されたボン
ディングランド7にボンディングされるがこれについて
は後述する。
In each figure, 1 is an IC chip, and 2 to 2 are bonding pads to which the IC chip 1 is attached, which are arranged along the inner periphery of the surface. As is clear from FIGS. 2 and 3, metal leads 3 to 3 are inner-bonded in advance to all of these bonding pads 2 to 2 at one end. The other end of the metal leads 3 to 3 is connected to the IC chip 1.
The bonding is performed on a bonding land 7 formed on a COB circuit board 6 for mounting, which will be described later.

また第各図に示すように、各金属リードは、ICチップ
1の各辺ごとにそのボンディングパッド2〜2の配列に
対応して並設された複数の金属リード3〜3をポリイミ
ドのフィルム4〜4で固定したリード群5〜5が前記各
辺ごとに設けられている。
As shown in each figure, each metal lead is connected to a polyimide film 4 by connecting a plurality of metal leads 3 to 3 arranged in parallel corresponding to the arrangement of the bonding pads 2 to 2 on each side of the IC chip 1. Lead groups 5 to 5, which are fixed by leads 5 to 4, are provided for each of the sides.

また第4図に示すように、金属リード3〜3をボンディ
ングしたICチップ1を該ICチップ取り付は用のCO
B回路基板へと実装した状態においては、ICチップに
接続された金属リードの多端をCOB回路基板6上に形
成されたボンディングランド7〜7にそれぞれアウター
ボンディングされている。
Further, as shown in FIG. 4, the IC chip 1 to which the metal leads 3 to 3 are bonded is mounted on a CO
When mounted on the B circuit board, the other ends of the metal leads connected to the IC chip are outer-bonded to bonding lands 7 to 7 formed on the COB circuit board 6, respectively.

そしてCOB回路基板6への実装の完了したICCチッ
プ上、さらに第5図に示すように、その上を樹脂等のオ
ーバーコート8によって被覆し、外部に対して密閉され
ている。またCOB回路基板6上には、他の回路構成部
品を実装するためのランドが延長して形成されており、
他のたとえばチップ部品9、印刷抵抗10等を共に実装
することができる。
Then, as shown in FIG. 5, the ICC chip that has been completely mounted on the COB circuit board 6 is further covered with an overcoat 8 made of resin or the like to be sealed from the outside. Further, on the COB circuit board 6, extended lands are formed for mounting other circuit components.
Other components such as a chip component 9, a printed resistor 10, etc. can also be mounted together.

そしてICチップ1の各金属リード3〜3を回路基板6
上のボンディングランド7〜7へと順次アウターボンデ
ィングすることによって接合するような実装構造とし、
小型化、ローコスト化を実現したものである。
Then, connect each metal lead 3 to 3 of the IC chip 1 to the circuit board 6.
It has a mounting structure in which it is joined by sequential outer bonding to the upper bonding lands 7 to 7,
This has achieved miniaturization and low cost.

さらに詳述すれば、第3図に示すように、金属リード3
〜3をICCチップ上ボンディングパッド2〜2にイン
ナーボンディングするにあたっては、金バンプ11を用
い、これを各インナーボンディング部に配することによ
り、ICチップ1側のワイヤーボンディングのボンディ
ング条件とほぼ同一の条件で、金属リード3〜3を接続
することができる。
More specifically, as shown in FIG.
3 to the bonding pads 2 to 2 on the ICC chip, gold bumps 11 are used and placed at each inner bonding part, thereby achieving almost the same bonding conditions as wire bonding on the IC chip 1 side. The metal leads 3 to 3 can be connected under certain conditions.

そしてICCチップ上各ボンディングパッド2〜2への
金属リード3〜3のインナーボンディングは1か所ずつ
順に行なう。
Inner bonding of the metal leads 3 to 3 to the bonding pads 2 to 2 on the ICC chip is performed one by one in sequence.

以上のようにして、第1図に示すように、ICチップ1
が金属リード3〜3を介して回路基板6上のボンディン
グランド7〜7に実装された状態となる。
In the above manner, as shown in FIG.
are mounted on the bonding lands 7-7 on the circuit board 6 via the metal leads 3-3.

ここで各部の実際の数値データの例を挙げると、第6図
に示すように、ICCチップ上1゜4m角、その実装面
上に形成された電極接点となるボンディングパッド2〜
2は100μm角の矩形状アルミニウムで形成され、且
つICCチップ上周縁に沿って200μmピッチで配さ
れている。
Here, to give an example of actual numerical data for each part, as shown in Fig. 6, bonding pads 2 to 1, which serve as electrode contacts, are formed on the mounting surface of the ICC chip, 1°4m square.
2 are made of rectangular aluminum and have a square shape of 100 μm, and are arranged at a pitch of 200 μm along the upper periphery of the ICC chip.

第7図はICCチップ上実装する回路基板6上に配線す
るための金属製リード3〜3を示す平面図である。同図
において、金属製リード3〜3は、たとえば厚さ35μ
m9幅80μmの銅製リードに厚さ5μmの金メツキを
施されているものである。
FIG. 7 is a plan view showing metal leads 3 to 3 for wiring on the circuit board 6 mounted on the ICC chip. In the figure, the metal leads 3 to 3 have a thickness of, for example, 35 μm.
This is a copper lead with a m9 width of 80 μm and is plated with gold to a thickness of 5 μm.

また各リードはそれぞれ平行に複数本並べた状態でポリ
イミド等のフィルム4で固定されていることは前述した
通りである。そして各り−ド3〜3の先端部には、たと
えばΦ80 g、 mの金製のボールによって形成され
た金バンブ11〜11が、仮止め用ボンディングヘッド
12によって所定の熱(350’C)、圧力(50g)
を所定時間(たとえば0.2秒)加えることにより、仮
り止めされている。またこれらのバンブ11〜11の先
端部には、突起を形成しておくと、ICチップ1のアル
ミニウムのボンディングパッド2にボンディングする際
、位置ずれが生じにくく、ボンディングの歩留りが向上
する。
Further, as described above, each lead is fixed with a film 4 made of polyimide or the like in a state in which a plurality of leads are arranged in parallel. Gold bumps 11 to 11 formed by gold balls of Φ80 g, m, for example, are placed at the tips of each of the leads 3 to 3 and heated to a predetermined temperature (350'C) by a temporary bonding head 12. , pressure (50g)
It is temporarily fixed by applying for a predetermined period of time (for example, 0.2 seconds). Further, if projections are formed at the tips of these bumps 11 to 11, when bonding to the aluminum bonding pads 2 of the IC chip 1, misalignment is less likely to occur and the bonding yield is improved.

第8図は上述の金属リード3に金バンブ11を仮止めす
る作業を説明するための側面図で、ICチップ1上のボ
ンディングパッド2と接合する位置に凹部13aを形成
した位置合わせ用の治具13を用い、各凹部13a内に
金バンブ11を位置決めした状態で、仮止め用のボンデ
ィングヘッド12によって上述した熱及び圧力を与え、
金属リード3に金バンブ11を仮止めする。
FIG. 8 is a side view for explaining the process of temporarily fixing the gold bump 11 to the metal lead 3 described above, using a positioning tool that has a recess 13a formed at the position where it will be bonded to the bonding pad 2 on the IC chip 1. Using the tool 13, with the gold bump 11 positioned in each recess 13a, the above-mentioned heat and pressure are applied using the bonding head 12 for temporary fixing,
A gold bump 11 is temporarily fixed to the metal lead 3.

続いて、第8図に示す金バンブ11を仮止めした金属リ
ード3を、ICチップ1のボンディングパッド2に固定
する場合は、第9図に示すように、ICチップ1のボン
ディングパッド2と金属リード3の金バンブ11の部分
の位置を合わせた状態で、金属リード3の上からボンデ
ィングヘッド14を当て、所定の温度、圧力、所定の周
波数の超音波を印加することにより金属リード3をイン
ナーボンディングする。
Next, when fixing the metal lead 3 to which the gold bump 11 shown in FIG. 8 is temporarily fixed to the bonding pad 2 of the IC chip 1, as shown in FIG. With the gold bump 11 of the lead 3 aligned, the bonding head 14 is applied from above the metal lead 3, and the metal lead 3 is bonded to the inner layer by applying ultrasonic waves at a predetermined temperature, pressure, and predetermined frequency. Bonding.

次に、COB回路基板6上に、金属リード3を取り付け
たICチップ1を実装するわけであるが、ここでCOB
回路基板6は、A1□0396%のセラミックに20μ
mのCuをメツキし、後にエツチング加工により、IC
チップ1をボンディングするためのボンディングランド
7〜7のパターンを形成したものである。またボンディ
ングランド7〜7には、厚さ3μmの金(Au)メツキ
が施されている。
Next, the IC chip 1 with the metal leads 3 attached is mounted on the COB circuit board 6.
The circuit board 6 is made of A1□0396% ceramic with a thickness of 20μ.
IC is plated with Cu of m and later etched.
A pattern of bonding lands 7 to 7 for bonding the chip 1 is formed. Further, the bonding lands 7 to 7 are plated with gold (Au) with a thickness of 3 μm.

そしてICチップなCOB回路基板上に実装した状態で
は、第10図に示すように、金属リード3のアウター側
のボンディングポイントの突起3aとCOB回路基板6
のアウターボンディングランド7の位置を合わせ、たと
えば300 ’C,50g、60KHzの熱、圧力、超
音波を0.2秒アウターボンディングヘッド15によっ
て印加し、金属リード3を順次COB回路基板6上のボ
ンディングランド7にアウターボンディングして行く。
When the IC chip is mounted on a COB circuit board, as shown in FIG.
The outer bonding land 7 is aligned, and heat, pressure, and ultrasonic waves of, for example, 300'C, 50g, and 60KHz are applied for 0.2 seconds by the outer bonding head 15, and the metal leads 3 are sequentially bonded on the COB circuit board 6. Do outer bonding to land 7.

この際、各リードのボンディングを順次行なって行(た
め、基板表面の凹凸や、アウターボンディングの厚みの
バラツキ等によるボンディング不良を生じることなく実
装することができる。
At this time, each lead is bonded sequentially (therefore, it can be mounted without causing bonding defects due to irregularities on the substrate surface or variations in the thickness of the outer bonding, etc.).

このように、熱、圧力、超音波を使用してここのボンデ
ィングを順次行なえる構成であるため、ボンディング時
の高さのバラツキも吸収することができる。これは従来
の全部のリードを一回のボンディングで同時に行なって
しまうTAB方式に比較すると、実装プロセスにおいて
、基板面に対して高さ方向における精度を緩和すること
ができ、作業性、歩留まりとも向上する。
In this way, since the structure is such that bonding can be performed sequentially using heat, pressure, and ultrasonic waves, variations in height during bonding can also be absorbed. Compared to the conventional TAB method in which all leads are bonded at the same time in one go, this method reduces the precision in the height direction relative to the board surface during the mounting process, improving both workability and yield. do.

さらに順次ボンディング作業を行うようにしているため
、ICチップ1に金属リード3をインナーボンディング
を行なうにあたり、第1図に示すように、ICチップ1
の各辺ごとに、ボンディングパッド2〜2に対応する金
属リードをそれぞれ並行した状態でポリイミドフィルム
4〜4により束線したリード群を計4組用意することに
より実装作業を行うことができる。
Furthermore, since the bonding work is performed sequentially, when performing inner bonding of the metal lead 3 to the IC chip 1, as shown in FIG.
The mounting work can be carried out by preparing a total of four lead groups in which the metal leads corresponding to the bonding pads 2 to 2 are bundled in parallel with polyimide films 4 to 4 for each side.

すなわちTAB方式で見られるようにICチップごとに
その全体のボンディングパッドの配列に対応した金属リ
ード群を作る必要がな(、汎用性に優れている。すなわ
ちパッドピッチが同じICチップであれば、単に同じ金
属リードが複数個並行する金属リード群をICチップの
ボンディングパッドの形成されている辺の数だけ用意す
ればよく、他のICチップに対しても広(共用が可能で
あり、さらにワイヤーボンディングのワイヤーに比較し
て金の使用量を少なくでき、金属リードのコストを下げ
ることができる。
In other words, unlike the TAB method, there is no need to create a metal lead group corresponding to the entire bonding pad arrangement for each IC chip (it is highly versatile. In other words, if the pad pitch is the same on an IC chip, Simply prepare metal lead groups in which multiple identical metal leads are arranged in parallel for the number of sides on which the bonding pads of the IC chip are formed. Compared to bonding wire, the amount of gold used can be reduced, and the cost of metal leads can be lowered.

なお、上述のボンディング作業において、第12図に示
すように、金属リード3のボンディングポイント3aと
回路基板上のボンディングランド7へのボンディング位
置は、ボンディングランド7の最も内周側に設定されて
いる。これは第11図に示すように、実装されたICチ
ップ1の動作に不良が発生した時、実装したICチップ
lを取り外して、他のICチップ1をその取り外した後
にアウターボンディングし得るようにするためである。
In the above-described bonding work, as shown in FIG. 12, the bonding position between the bonding point 3a of the metal lead 3 and the bonding land 7 on the circuit board is set to the innermost side of the bonding land 7. . As shown in FIG. 11, this is so that when a defect occurs in the operation of the mounted IC chip 1, the mounted IC chip 1 can be removed and other IC chips 1 can be outer bonded after being removed. This is to do so.

この状態で動作試験を行ない、機能、動作に以上がなけ
れば、第5図に示すように、樹脂によりコーティングし
、電子回路モジュールとして完成する。
An operation test is conducted in this state, and if the function and operation are satisfactory, the module is coated with resin and completed as an electronic circuit module, as shown in FIG.

以上の説明で、本発明における半導体部品の実装装置の
一例を説明したが、所謂FaceupのCOB回路基板
においても本発明を適用することができる。
In the above description, an example of a semiconductor component mounting apparatus according to the present invention has been described, but the present invention can also be applied to a so-called Faceup COB circuit board.

また従来より用いられているワイヤーボンディングと併
用することもできる。
It can also be used in combination with conventionally used wire bonding.

またCOB回路基板は、第5図に示すように% ICチ
ップ以外にも、印刷抵抗等を形成されているものも使用
することができる。
Further, as the COB circuit board, as shown in FIG. 5, in addition to the %IC chip, it is also possible to use a COB circuit board on which a printed resistor or the like is formed.

またその材質についても、A 1 * Osに限定され
る必要はなく、他のセラミックやPCB等であっても適
用することができる。
Furthermore, the material is not limited to A 1 *Os, and other ceramics, PCB, etc. can also be used.

またボンディングランドの表面処理についても、金(A
u)に限定されることは(、他にすず(Sn)等を用い
ることにより、さらにコストダウンをはかることができ
る。
Also, regarding the surface treatment of the bonding land, gold (A
By using other materials such as tin (Sn), the cost can be further reduced.

また金属リードをはじめとする導体についても、Cuに
限らず、金、銀を焼き付けることにより形成してもよい
Further, conductors such as metal leads are not limited to Cu, and may be formed by baking gold or silver.

また第7図に示す金属リード3は、インナ、アウター共
、同じピッチで並行して配されているが、このパターン
に限定される必要はなく、たとえば第12図に示すよう
に、インナーを狭く、アウターを広いピッチで形成した
放射状のパターンに形成してもよい。
Furthermore, although the metal leads 3 shown in FIG. 7 are arranged in parallel on both the inner and outer sides at the same pitch, there is no need to be limited to this pattern; for example, as shown in FIG. Alternatively, the outer layer may be formed in a radial pattern with a wide pitch.

さらに第10図では、説明の便宜上、ボンディングされ
たICチップはCOB回路基板上に1つである場合につ
いて説明したが、回路基板上に多数のICが装着される
場合の方が本発明を適用する効果は大きい。
Further, in FIG. 10, for convenience of explanation, the case where there is only one bonded IC chip on the COB circuit board has been described, but the present invention is more applicable to the case where a large number of IC chips are mounted on the circuit board. The effect of doing so is huge.

また上述の実施例によれば、片面実装タイプのCOB回
路基板に本発明を適用した場合について説明したが、両
面実装タイプのものであっても、同様に本発明を適用す
ることができる。
Further, in the above-described embodiment, the present invention was applied to a single-sided mounting type COB circuit board, but the present invention can be similarly applied to a double-sided mounting type.

(発明の効果) 以上述べたように、本発明によれば、COB回路基板上
に半導体IC等のチップを実装するにあたり、基板全体
の小型化、薄型化がはかれ電子機器の回路基板における
高密度実装化が可能となる。
(Effects of the Invention) As described above, according to the present invention, when mounting a chip such as a semiconductor IC on a COB circuit board, the entire board can be made smaller and thinner, and the circuit board of an electronic device can be made more compact. This enables high-density packaging.

また半導体チップに不良等が発生した場合においてもそ
の修復を容易に行なうことができ、歩留まりがよくなる
とともに信頼性が向上し、ローコスト化が可能である。
Furthermore, even if a defect occurs in the semiconductor chip, it can be easily repaired, yields are improved, reliability is improved, and costs can be reduced.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明における電子部品の実装方法及び実装基
板装置をICチップを実装した回路基板装置に適用した
一実施例を示す平面図、第2図、第3図はICチップと
接続用リードとの接続構造を説明するための側面図、第
4図はICチップの回路基板上のランドへの実装構造を
説明するための側面図、第5図はICチップを回路基板
上に実装後樹脂で被覆した状態を示す側断面図、第6図
はICチップのボンディングパッドを説明するための平
面図、第7図は接続用金属リードの構成を示す平面図、
第8図、第9図、第10図は接続用金属リードのボンデ
ィング動作を説明するための側面図、第11図はICチ
ップの交換作業を説明するための側面図、第12図は接
続用金属リードの他の実施例を示す平面図、第13図は
従来のICチップの回路基板への実装構造を説明するた
めの側面図である。 ×−P +7ウターホ゛2六ングエリアアウター伺・) 亮 因
FIG. 1 is a plan view showing an embodiment in which the electronic component mounting method and mounting board device of the present invention are applied to a circuit board device on which an IC chip is mounted, and FIGS. 2 and 3 show an IC chip and connection leads. Fig. 4 is a side view to explain the structure of mounting the IC chip onto the land on the circuit board, and Fig. 5 shows the mounting structure of the IC chip on the land on the circuit board. 6 is a plan view for explaining the bonding pad of the IC chip, and FIG. 7 is a plan view showing the configuration of the metal lead for connection.
Figures 8, 9, and 10 are side views for explaining the bonding operation of metal leads for connection, Figure 11 is a side view for explaining the IC chip replacement work, and Figure 12 is for connection. FIG. 13 is a plan view showing another embodiment of the metal lead, and a side view for explaining a conventional mounting structure of an IC chip on a circuit board. ×-P +7 outer box (26 ring area outer cover) Ryoin

Claims (5)

【特許請求の範囲】[Claims] (1)半導体集積回路等を形成したチップを基板上のラ
ンドへと接合するにあたり、前記チップに形成されたボ
ンディングパッドに予め複数の金属製リードの一端部を
ボンディングし、前記金属製リードの他端部を前記基板
上の前記ランドへと順次ボンディングするようにしたこ
とを特徴とする電子部品の実装方法。
(1) When bonding a chip on which a semiconductor integrated circuit or the like is formed to a land on a substrate, one end of a plurality of metal leads is bonded in advance to the bonding pad formed on the chip, and other ends of the metal leads are bonded to the bonding pad formed on the chip. A method for mounting an electronic component, characterized in that end portions are sequentially bonded to the lands on the substrate.
(2)特許請求の範囲第(1)項において、前記金属製
リードは、所定の本数づつ絶縁性フィルムで束線されて
いることを特徴とする電子部品の実装方法。
(2) The electronic component mounting method according to claim (1), wherein the metal leads are bundled in a predetermined number with an insulating film.
(3)集積回路を構成し、複数のボンディングパッドを
形成されたチップと、前記チップを実装するための回路
基板と、前記チップのボンディングパッドを前記回路基
板上のボンディングランドへと接合するための複数の金
属製リードとからなり、前記金属製リードは、前記ボン
ディングパッドの形成されているピッチで並設された複
数本の金属製リードを絶縁製フィルムによつて束線され
たリード群により構成されてなることを特徴とする回路
基板装置。
(3) A chip forming an integrated circuit and having a plurality of bonding pads formed thereon, a circuit board for mounting the chip, and a circuit board for bonding the bonding pads of the chip to bonding lands on the circuit board. The metal lead is made up of a group of leads that are bundled together by an insulating film and are arranged in parallel at a pitch where the bonding pads are formed. A circuit board device characterized by:
(4)特許請求の範囲第(3)項において、前記金属製
リードは前記チップの各辺におけるボンディングパッド
の配列ごとに前記絶縁製フィルムで束線されていること
を特徴とする回路基板装置。
(4) The circuit board device according to claim (3), wherein the metal leads are bundled with the insulating film for each arrangement of bonding pads on each side of the chip.
(5)特許請求の範囲第(3)項において、前記回路基
板上に形成されたボンディングランドは、前記金属製リ
ードに対して複数個のボンディング部を形成され、該金
属製リードと複数回のボンディングが可能となるごとく
構成されてなる回路基板装置。
(5) In claim (3), the bonding land formed on the circuit board has a plurality of bonding portions formed with respect to the metal lead, and the bonding land formed on the circuit board is connected to the metal lead a plurality of times. A circuit board device configured to enable bonding.
JP1111022A 1989-04-27 1989-04-27 Packaging method of electronic component and packaged board device Pending JPH02288245A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1111022A JPH02288245A (en) 1989-04-27 1989-04-27 Packaging method of electronic component and packaged board device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1111022A JPH02288245A (en) 1989-04-27 1989-04-27 Packaging method of electronic component and packaged board device

Publications (1)

Publication Number Publication Date
JPH02288245A true JPH02288245A (en) 1990-11-28

Family

ID=14550409

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1111022A Pending JPH02288245A (en) 1989-04-27 1989-04-27 Packaging method of electronic component and packaged board device

Country Status (1)

Country Link
JP (1) JPH02288245A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5909055A (en) * 1996-08-27 1999-06-01 Nec Corporation Chip package device mountable on a mother board in whichever of facedown and wire bonding manners

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5909055A (en) * 1996-08-27 1999-06-01 Nec Corporation Chip package device mountable on a mother board in whichever of facedown and wire bonding manners
US5969417A (en) * 1996-08-27 1999-10-19 Nec Corporation Chip package device mountable on a mother board in whichever of facedown and wire bonding manners

Similar Documents

Publication Publication Date Title
JP2570637B2 (en) MCM carrier
US7915718B2 (en) Apparatus for flip-chip packaging providing testing capability
US5474957A (en) Process of mounting tape automated bonded semiconductor chip on printed circuit board through bumps
US5773884A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US6504104B2 (en) Flexible wiring for the transformation of a substrate with edge contacts into a ball grid array
EP0653789A2 (en) Electronic package structure and method of making same
JPH07301642A (en) Method for probing semiconductor wafer
WO2001026432A1 (en) Wiring board, semiconductor device and method of producing, testing and packaging the same, and circuit board and electronic equipment
US7772107B2 (en) Methods of forming a single layer substrate for high capacity memory cards
KR20050111515A (en) Semiconductor device and manufacturing method thereof
JPH05129366A (en) Tab mounting structure for integrated circuit use
JPH0394460A (en) Semiconductor device and manufacture thereof
JP3847602B2 (en) Stacked semiconductor device, method for manufacturing the same, motherboard mounted with semiconductor device, and method for manufacturing motherboard mounted with semiconductor device
JPS59222947A (en) Semiconductor device and manufacture thereof
JPH02288245A (en) Packaging method of electronic component and packaged board device
US20020182778A1 (en) Flexible package fabrication method
JP3332555B2 (en) Semiconductor device and manufacturing method thereof
JP2974819B2 (en) Semiconductor device and manufacturing method thereof
KR950014120B1 (en) T manufacturing method of semiconductor package
JP2008311347A (en) Semiconductor module and its manufacturing method
JPH04139737A (en) Method for mounting semiconductor chip
JP2652222B2 (en) Substrate for mounting electronic components
JP2956480B2 (en) BGA type semiconductor device
JP3067364B2 (en) Semiconductor device with metal bump electrode
JP2000299399A (en) Semiconductor device