JPH02287733A - コンピュータ - Google Patents
コンピュータInfo
- Publication number
- JPH02287733A JPH02287733A JP10990189A JP10990189A JPH02287733A JP H02287733 A JPH02287733 A JP H02287733A JP 10990189 A JP10990189 A JP 10990189A JP 10990189 A JP10990189 A JP 10990189A JP H02287733 A JPH02287733 A JP H02287733A
- Authority
- JP
- Japan
- Prior art keywords
- mpus
- error correction
- majority decision
- mpu
- correction code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 24
- 230000006866 deterioration Effects 0.000 abstract 1
- 230000002159 abnormal effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
Landscapes
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、宇宙機、航空機、鉄道輸送手段、さらに医療
機器などに用いられる高信頼性のコンピュータに関する
。
機器などに用いられる高信頼性のコンピュータに関する
。
本発明は、コンピュータの出力あ多数決判定して出力の
高信頼性を維持する手段において、キャッシュメモリを
利用することにより、多数決判定に伴う処理能力の低下
を防止し、かつ信頼性を保つことができるようにしたも
のである。
高信頼性を維持する手段において、キャッシュメモリを
利用することにより、多数決判定に伴う処理能力の低下
を防止し、かつ信頼性を保つことができるようにしたも
のである。
従来例は、例えば特願昭６０−２９５５９０および特願
昭６１−３１４３２６に示すように、同一処理を行わせ
た３個のＭＰＵの出力を誤り訂正符号化した後に各系統
の多数決を取ることにより、ＭＰＵ、誤り訂正符号符号
化器および多数決回路のいずれかが故障することがあっ
ても正常動作が行える。
昭６１−３１４３２６に示すように、同一処理を行わせ
た３個のＭＰＵの出力を誤り訂正符号化した後に各系統
の多数決を取ることにより、ＭＰＵ、誤り訂正符号符号
化器および多数決回路のいずれかが故障することがあっ
ても正常動作が行える。
ことを特徴とするコンピュータ。
しかし、従来例では、高速性が要求されるＭＰＵとメモ
リとの間に誤り訂正符号符号化・復号化器、多数決回路
、誤り訂正チエツク回路などの回路が挿入されているの
で、メモリへの回路遅延が大きく、ＭＰＵの処理スピー
ド（処理能力）が低下する欠点があった。
リとの間に誤り訂正符号符号化・復号化器、多数決回路
、誤り訂正チエツク回路などの回路が挿入されているの
で、メモリへの回路遅延が大きく、ＭＰＵの処理スピー
ド（処理能力）が低下する欠点があった。
本発明はこのような欠点を除去するもので、処理能力の
低下を伴わずに多数決回路を利用できるコンピュータを
提供することを目的とする。
低下を伴わずに多数決回路を利用できるコンピュータを
提供することを目的とする。
本発明は、ＭＰＵと、このＭＰＵと授受する信号にかか
わる誤り訂正符号化および復号化手段とを有する系の３
以上を備え、さらに、自手段がこの複数の誤り訂正符号
化および復号化手段と授受する信号に対して多数決判定
を行う多数決手段およびこの多数決手段を経由して上記
ＭＰＵと授受する情報を記憶する記憶手段を備えたコン
ピュータにおいて、それぞれの系に設けられ、上記ＭＰ
ＵとこのＭＰＵの属する系の誤り訂正符号化および復号
化手段との間に経路の挿入され、このＭＰＵと上記記憶
手段とにかかわるキャッシュメモリ手段を備えたことを
特徴とする。
わる誤り訂正符号化および復号化手段とを有する系の３
以上を備え、さらに、自手段がこの複数の誤り訂正符号
化および復号化手段と授受する信号に対して多数決判定
を行う多数決手段およびこの多数決手段を経由して上記
ＭＰＵと授受する情報を記憶する記憶手段を備えたコン
ピュータにおいて、それぞれの系に設けられ、上記ＭＰ
ＵとこのＭＰＵの属する系の誤り訂正符号化および復号
化手段との間に経路の挿入され、このＭＰＵと上記記憶
手段とにかかわるキャッシュメモリ手段を備えたことを
特徴とする。
ＭＰＵと誤り訂正符号符号化・復号化器との間にキャッ
シュメモリを付加してＭＰＵのメモリアクセスをキャッ
シュメモリで吸収し、回路遅延を低減して高速なメモリ
アクセスを可能にする。
シュメモリを付加してＭＰＵのメモリアクセスをキャッ
シュメモリで吸収し、回路遅延を低減して高速なメモリ
アクセスを可能にする。
以下、本発明の一実施例について図面に基づき説明する
。第１図はこの実施例の構成を示すブロック構成図であ
る。
。第１図はこの実施例の構成を示すブロック構成図であ
る。
この実施例は、第１図に示すように、ＭＰＵＩと、この
ＭＰＵＩと授受する信号にかかわる誤り訂正符号符号化
・復号化器３とを有する系の３以上を備え、さらに、自
手段がこの複数の誤り訂正符号符号化・復号化器３と授
受する信号に対して多数決判定を行う多数決手段４およ
びこの多数決手段４を経由してＭＰＵＩと授受する情報
を記憶する記憶手段であるメモリ５を備え、さらに、本
発明の特徴とする手段として、それぞれの系に設けられ
、ＭＰＵ１とこのＭＰＵ１の属する系の誤り訂正符号符
号化・復号化器３との間に経路の挿入され、このＭＰＵ
Ｉと上記記憶手段とにかかわるキャッシュメモリ２を備
える。
ＭＰＵＩと授受する信号にかかわる誤り訂正符号符号化
・復号化器３とを有する系の３以上を備え、さらに、自
手段がこの複数の誤り訂正符号符号化・復号化器３と授
受する信号に対して多数決判定を行う多数決手段４およ
びこの多数決手段４を経由してＭＰＵＩと授受する情報
を記憶する記憶手段であるメモリ５を備え、さらに、本
発明の特徴とする手段として、それぞれの系に設けられ
、ＭＰＵ１とこのＭＰＵ１の属する系の誤り訂正符号符
号化・復号化器３との間に経路の挿入され、このＭＰＵ
Ｉと上記記憶手段とにかかわるキャッシュメモリ２を備
える。
次に、この実施例の動作を説明する。
Ａ−Ｃ系のＭＰＵ１ａ 、ｌｂおよびｌｃ、キャッシュ
メモリ２ａ、２ｂおよび２Ｃ１誤り訂正符号符号化・復
号化器３ａ 、３ｂおよび３Ｃは各県ともすべて同一内
容であり、同一動作が行われる。
メモリ２ａ、２ｂおよび２Ｃ１誤り訂正符号符号化・復
号化器３ａ 、３ｂおよび３Ｃは各県ともすべて同一内
容であり、同一動作が行われる。
したがって、各県がすべて正常ならば多数決回路４の出
力結果は３つの系の各出力と同一である。
力結果は３つの系の各出力と同一である。
ここで、Ａ系に異常があり、キャッシュメモ１Ｊ２ａ誤
り訂正符号符号化・復号化器３ａの出力に誤りが発生し
、一方、Ｂ系およびＣ系は正常な結果が出力されていた
とすると、多数決回路４の多数決結果はＡ系の誤りをマ
スクしてＢ系およびＣ系の正しい値を出力する。
り訂正符号符号化・復号化器３ａの出力に誤りが発生し
、一方、Ｂ系およびＣ系は正常な結果が出力されていた
とすると、多数決回路４の多数決結果はＡ系の誤りをマ
スクしてＢ系およびＣ系の正しい値を出力する。
一般的に同時に２つ以上の系が異常状態になることは稀
であるので、異常な部分が存在しても正常な動作結果を
得ることができる。また、ＭＰＵ１ａ、ｌｂおよび１ｃ
以外にキャッシュメモ１Ｊ２ａ。
であるので、異常な部分が存在しても正常な動作結果を
得ることができる。また、ＭＰＵ１ａ、ｌｂおよび１ｃ
以外にキャッシュメモ１Ｊ２ａ。
２ｂおよび２Ｃや誤り訂正符号符号化・復号化器３ａ、
３ｂおよび３Ｃに異常が存在しても、多数決回路４で誤
りをマスクすることが可能である。
３ｂおよび３Ｃに異常が存在しても、多数決回路４で誤
りをマスクすることが可能である。
また、多数決回路４の誤りに対しては、誤り訂正符号化
されたデータを各ビットごとに多数決を取っているので
、多数決結果のデータを誤り訂正符号復号化器８で誤り
訂正を行うことにより多数決回路４の１ビット誤りを訂
正することができる。
されたデータを各ビットごとに多数決を取っているので
、多数決結果のデータを誤り訂正符号復号化器８で誤り
訂正を行うことにより多数決回路４の１ビット誤りを訂
正することができる。
なあ、キャッシュメモ１Ｊ２ａ、２ｂおよび２Ｃに誤り
が発生した場合は、キャッシュメモリ内部のパリティま
たは多数決回路４で誤りを検出し、すべてｐキャッシュ
メモリの当該異常番地をフラッシングまたはすべてのキ
ャッシュメモリの全番地をクリアすれば良い。（ここで
は、キャッシュの動作をライトスルータイプのものと仮
定した。）〔発明の効果〕 本発明は、以上説明したように、従来例の欠点であった
処理能力の低下をキャッシュメモリで高連化して処理能
力の向上が図れると共に、キャッシュメモリも含必た耐
故障性を持つ高信頼性を実現することができる効果があ
る。
が発生した場合は、キャッシュメモリ内部のパリティま
たは多数決回路４で誤りを検出し、すべてｐキャッシュ
メモリの当該異常番地をフラッシングまたはすべてのキ
ャッシュメモリの全番地をクリアすれば良い。（ここで
は、キャッシュの動作をライトスルータイプのものと仮
定した。）〔発明の効果〕 本発明は、以上説明したように、従来例の欠点であった
処理能力の低下をキャッシュメモリで高連化して処理能
力の向上が図れると共に、キャッシュメモリも含必た耐
故障性を持つ高信頼性を実現することができる効果があ
る。
第１図は本発明実施例の構成を示すブロック構成図。
第２図は従来例の構成を示ずブロック構成図。
■・・・ＭＰＵ、２・・・キャッシュメモリ、３・・・
誤り訂正符号符号化・復号化器、４・・・多数決回路、
５・・・メモリ、６・・・誤り訂正符号符号化器、７・
・・入力回路、訃・・誤り訂正符号復号化器、９・・・
出力回路。
誤り訂正符号符号化・復号化器、４・・・多数決回路、
５・・・メモリ、６・・・誤り訂正符号符号化器、７・
・・入力回路、訃・・誤り訂正符号復号化器、９・・・
出力回路。
Claims (1)
- 【特許請求の範囲】 １、ＭＰＵと、このＭＰＵと授受する信号にかかわる誤
り訂正符号化および復号化手段とを有する系の３以上を
備え、さらに、自手段がこの複数の誤り訂正符号化およ
び復号化手段と授受する信号に対して多数決判定を行う
多数決手段およびこの多数決手段を経由して上記ＭＰＵ
と授受する情報を記憶する記憶手段 を備えたコンピュータにおいて、 それぞれの系に設けられ、上記ＭＰＵとこのＭＰＵの属
する系の誤り訂正符号化および復号化手段との間に経路
の挿入され、このＭＰＵと上記記憶手段とにかかわるキ
ャッシュメモリ手段を備えた ことを特徴とするコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10990189A JPH02287733A (ja) | 1989-04-28 | 1989-04-28 | コンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10990189A JPH02287733A (ja) | 1989-04-28 | 1989-04-28 | コンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02287733A true JPH02287733A (ja) | 1990-11-27 |
Family
ID=14522033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10990189A Pending JPH02287733A (ja) | 1989-04-28 | 1989-04-28 | コンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02287733A (ja) |
-
1989
- 1989-04-28 JP JP10990189A patent/JPH02287733A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4794601A (en) | High-reliability computer system | |
| US5086429A (en) | Fault-tolerant digital computing system with reduced memory redundancy | |
| DE69112624T2 (de) | Mehrfehlerkorrektur eines rechnerspeichers. | |
| EP0176218B1 (en) | Error correcting system | |
| JP2001249854A (ja) | メモリ設計のための共有式誤り訂正 | |
| US5751745A (en) | Memory implemented error detection and correction code with address parity bits | |
| US4236247A (en) | Apparatus for correcting multiple errors in data words read from a memory | |
| Subhasri et al. | VLSI design of parity check code with hamming code for error detection and correction | |
| JPS6148061A (ja) | マルチプロセッサ・コンピュータ・システム | |
| US4868829A (en) | Apparatus useful for correction of single bit errors in the transmission of data | |
| JPH02287733A (ja) | コンピュータ | |
| CN111124418B (zh) | 一种基于vcp冗余代码的通信数据超时判断方法 | |
| JPH07200419A (ja) | バスインタフェース装置 | |
| JPH0423048A (ja) | 誤り検出・訂正用集積回路、誤り検出・訂正回路、および、データ処理装置 | |
| JPS6322736B2 (ja) | ||
| SU840912A1 (ru) | Устройство дл обнаружени и ис-пРАВлЕНи ОшибОК B блОКАХ ВычиСли-ТЕльНОй МАшиНы | |
| Abdulhadi et al. | Self Checking Register File Using Berger Code | |
| CN118538279A (zh) | Ecc刷新回写加固方法及装置、介质、设备 | |
| JPH0346851B2 (ja) | ||
| JPS63132342A (ja) | 故障検出回路 | |
| JPH06324950A (ja) | メモリ制御回路 | |
| JPH08166891A (ja) | フォールトトレラントコンピュータシステム | |
| JPS61210450A (ja) | 半導体記憶装置 | |
| JPH02189665A (ja) | バス方式 | |
| JPH02181245A (ja) | 記憶装置 |