JPH02280345A - 電子デバイスのカプセル封じ方法及びハイブリッド集積回路の製造方法 - Google Patents
電子デバイスのカプセル封じ方法及びハイブリッド集積回路の製造方法Info
- Publication number
- JPH02280345A JPH02280345A JP2055210A JP5521090A JPH02280345A JP H02280345 A JPH02280345 A JP H02280345A JP 2055210 A JP2055210 A JP 2055210A JP 5521090 A JP5521090 A JP 5521090A JP H02280345 A JPH02280345 A JP H02280345A
- Authority
- JP
- Japan
- Prior art keywords
- electronic device
- integrated circuit
- slot
- substrate
- lead wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000002775 capsule Substances 0.000 title claims 3
- 238000007789 sealing Methods 0.000 title abstract description 5
- 230000004888 barrier function Effects 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 35
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims abstract description 31
- 229920001296 polysiloxane Polymers 0.000 claims abstract description 15
- 239000008393 encapsulating agent Substances 0.000 claims description 11
- 239000000565 sealant Substances 0.000 claims description 11
- 229920002631 room-temperature vulcanizate silicone Polymers 0.000 claims description 8
- 238000003491 array Methods 0.000 claims description 7
- 229910001220 stainless steel Inorganic materials 0.000 claims description 6
- 239000010935 stainless steel Substances 0.000 claims description 6
- 239000004809 Teflon Substances 0.000 claims description 5
- 229920006362 Teflon® Polymers 0.000 claims description 5
- 239000004698 Polyethylene Substances 0.000 claims description 4
- -1 polyethylene Polymers 0.000 claims description 4
- 229920000573 polyethylene Polymers 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 4
- 238000005538 encapsulation Methods 0.000 claims description 3
- 230000009969 flowable effect Effects 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 2
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 230000010354 integration Effects 0.000 claims 1
- 239000012530 fluid Substances 0.000 abstract description 7
- 239000000919 ceramic Substances 0.000 abstract description 5
- 238000004073 vulcanization Methods 0.000 abstract description 2
- 239000003795 chemical substances by application Substances 0.000 abstract 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 19
- 229910052710 silicon Inorganic materials 0.000 description 19
- 239000010703 silicon Substances 0.000 description 19
- 230000000873 masking effect Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 5
- 230000009471 action Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- 229920003023 plastic Polymers 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000004191 hydrophobic interaction chromatography Methods 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000007822 coupling agent Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 125000003700 epoxy group Chemical group 0.000 description 1
- 230000003203 everyday effect Effects 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000013101 initial test Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 239000004590 silicone sealant Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000005303 weighing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49121—Beam lead frame or beam lead device
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は電子デバイス製造、特に後に硬化する粘性の封
じ剤による電子デバイスのカプセル封じ方法に関する。
じ剤による電子デバイスのカプセル封じ方法に関する。
［従来技術の説明］
集積回路チップがより複雑化するに伴い、使用が増加し
ているものは、比較的複雑なプリント回路部品を上に形
成し得るセラミック基板が１つ以上の集積回路チップを
支持し、相互接続するために用いられるハイブリッド集
積回路（以下、ＨＩＣという。）技術によって作られて
いる。ＨＩＣは通常、保護のためのカプセル封じされる
。この封じが硬質プラスチックパッケージであることも
あり、使用が増加しているものは封じ媒体としてシリコ
ン樹脂から作られている。
ているものは、比較的複雑なプリント回路部品を上に形
成し得るセラミック基板が１つ以上の集積回路チップを
支持し、相互接続するために用いられるハイブリッド集
積回路（以下、ＨＩＣという。）技術によって作られて
いる。ＨＩＣは通常、保護のためのカプセル封じされる
。この封じが硬質プラスチックパッケージであることも
あり、使用が増加しているものは封じ媒体としてシリコ
ン樹脂から作られている。
例えば、ウォング（Ｗｏｎｇ）による、各々アメリカン
テレフォン アンド テレグラフ カムバ＝ −（Ａ
ｍｅｒｉｃａｎ Ｔｅ１ｅｐｈｏｎｅ ａｎｄ
Ｔｅｌｅｇｒａｐｈ Ｃｏｍｐａｎｙ）Ｉｎｃ、の子
会社に属する一連の米国特許、１９８５年４月２日発行
の第４，５０８，７５８号、１９８３年８月２日発行の
第４．３９［ｉ、７９８号、及び１９８５年１１月１２
日発行の第４，５５２．８１８号に記載されているよう
に、特に好ましい封じ剤は、ＲＴＶ （室温加硫）シリ
コンであることが知られている。このようなシリコンは
その良好な熱安定性、誘電特性、化学安定性及び耐大気
劣化性の故に、便利な封じ剤である。
テレフォン アンド テレグラフ カムバ＝ −（Ａ
ｍｅｒｉｃａｎ Ｔｅ１ｅｐｈｏｎｅ ａｎｄ
Ｔｅｌｅｇｒａｐｈ Ｃｏｍｐａｎｙ）Ｉｎｃ、の子
会社に属する一連の米国特許、１９８５年４月２日発行
の第４，５０８，７５８号、１９８３年８月２日発行の
第４．３９［ｉ、７９８号、及び１９８５年１１月１２
日発行の第４，５５２．８１８号に記載されているよう
に、特に好ましい封じ剤は、ＲＴＶ （室温加硫）シリ
コンであることが知られている。このようなシリコンは
その良好な熱安定性、誘電特性、化学安定性及び耐大気
劣化性の故に、便利な封じ剤である。
未硬化状態において、ＲＴＶシリコンは完全に流体であ
り、セラミック基板上に取付けられた半導体チップ周囲
に流れ、このようなチップを完全に包み込む。チップが
短いジャンパ線によって基板の導線パターンに接続され
ている場合、ＲＴＶシリコンはこのようなジャンパ線周
囲に流れて、線を破断することなく包むことができる。
り、セラミック基板上に取付けられた半導体チップ周囲
に流れ、このようなチップを完全に包み込む。チップが
短いジャンパ線によって基板の導線パターンに接続され
ている場合、ＲＴＶシリコンはこのようなジャンパ線周
囲に流れて、線を破断することなく包むことができる。
硬化後、シリコンは、チップを空中の汚れからと同様、
日常使用の危険から守るために十分な硬さを持つ。
日常使用の危険から守るために十分な硬さを持つ。
セラミック基板上のプリント回路導体は通常、基板の向
い合う両側からカンチレバーの様式で伸びるリード線に
よって終端する。配線内に接続されると、リード線は通
常電気導体であると同時にＨＩＣの機械的支持を構成す
る。
い合う両側からカンチレバーの様式で伸びるリード線に
よって終端する。配線内に接続されると、リード線は通
常電気導体であると同時にＨＩＣの機械的支持を構成す
る。
現代の電子技術における組立て機能の多くはオートメー
ション化した装置によって行われる。従って、例えば未
硬化シリコンは組立てライン操作の一部として基板上に
施され、シリコンは初め基板上に表面上に表面張力によ
って保たれるよう意図されている。室温状態に数分間放
置後ＲＴＶは硬化し始め、長時間後には機械的安定性の
最終状態に達する。
ション化した装置によって行われる。従って、例えば未
硬化シリコンは組立てライン操作の一部として基板上に
施され、シリコンは初め基板上に表面上に表面張力によ
って保たれるよう意図されている。室温状態に数分間放
置後ＲＴＶは硬化し始め、長時間後には機械的安定性の
最終状態に達する。
［発明が解決しようとする課題］
問題点は、未硬化シリコンがリード線上を流れ、後の硬
化の際にリード線に対して硬化する傾向があることであ
る。通常、リード線は、便利かつ好都合にプリント回路
板のような他の装置によって接続できるように、オート
メーション手順を通じて、汚れが付かぬよう、また絶縁
されているように意図されている。従ってリード線上に
流れたシリコンは、費通は次のプロセスの前に、手で除
去されねばならない。
化の際にリード線に対して硬化する傾向があることであ
る。通常、リード線は、便利かつ好都合にプリント回路
板のような他の装置によって接続できるように、オート
メーション手順を通じて、汚れが付かぬよう、また絶縁
されているように意図されている。従ってリード線上に
流れたシリコンは、費通は次のプロセスの前に、手で除
去されねばならない。
リード線上にシリコンが流出する問題を低減するために
リード線上にマスキングテープが使用されているが通常
は満足されないことがわかっている。各々のリード線に
、テープが除去された後リード線上に有害な汚れを残す
接管剤に頼らずにマスキングテープを良く付廿させるこ
とは困難であるる。従来の接芒剤を採用した従来のマス
キングテープは、シリコンの何首以前に、様々な場所で
リード線から持ち上がる傾向がある。我々は、リード線
へテープが完全に接着していない場所において、流体シ
リコンがマスキングテープとリード線の間に毛管現象に
よって流れることを発見した。
リード線上にマスキングテープが使用されているが通常
は満足されないことがわかっている。各々のリード線に
、テープが除去された後リード線上に有害な汚れを残す
接管剤に頼らずにマスキングテープを良く付廿させるこ
とは困難であるる。従来の接芒剤を採用した従来のマス
キングテープは、シリコンの何首以前に、様々な場所で
リード線から持ち上がる傾向がある。我々は、リード線
へテープが完全に接着していない場所において、流体シ
リコンがマスキングテープとリード線の間に毛管現象に
よって流れることを発見した。
たとえ完全に接着してもシリコンは時々マスキングテー
プ上を毛管現象によって流れ、従って流動性シリコンが
基板表面上からはける傾向がある。
プ上を毛管現象によって流れ、従って流動性シリコンが
基板表面上からはける傾向がある。
［課題を解決するための手段］
本発明によれば、各り一゛ド線アレイが、リード線アレ
イのうち基板に隣接する部分に締付けられる長いＣ字型
の障壁部材に包まれるハイブリッド集積回路封じプロセ
スにおいて前述の問題が解決される。即ち、障壁部材の
スロットと反対側がリード線の反対側を掴む。その後、
未硬化ＲＴＶシリコンが基板上へ施され、上を流れ、基
板表面上に取付けられたチップを包み、そして種々のリ
ード線の長さ方向にもＣ字型部材の頂点を越えても流体
を流さない障壁をなすＣ字型部材の形状によって、リー
ド線に沿って流れることを妨げられる。
イのうち基板に隣接する部分に締付けられる長いＣ字型
の障壁部材に包まれるハイブリッド集積回路封じプロセ
スにおいて前述の問題が解決される。即ち、障壁部材の
スロットと反対側がリード線の反対側を掴む。その後、
未硬化ＲＴＶシリコンが基板上へ施され、上を流れ、基
板表面上に取付けられたチップを包み、そして種々のリ
ード線の長さ方向にもＣ字型部材の頂点を越えても流体
を流さない障壁をなすＣ字型部材の形状によって、リー
ド線に沿って流れることを妨げられる。
本発明の一実施例によれば、リード線がＣ字型部材に簡
単に挿入できるようにスロットをこじ開けることによっ
て助けるために、基板の反対側のＣ字型部材上にレバー
が組込まれ得る。本発明の他の実施例では、Ｃ字型部材
はプラスチック材料で作られ、リード線のＣ字型部材へ
の挿入を簡単にするためのスロットを広げるためのペン
チ器具で圧縮され得るＯ字型部材と組合わせられる。
単に挿入できるようにスロットをこじ開けることによっ
て助けるために、基板の反対側のＣ字型部材上にレバー
が組込まれ得る。本発明の他の実施例では、Ｃ字型部材
はプラスチック材料で作られ、リード線のＣ字型部材へ
の挿入を簡単にするためのスロットを広げるためのペン
チ器具で圧縮され得るＯ字型部材と組合わせられる。
［実施例］
第１図には、本発明の実施例によるカプセル封じされた
ハイブリッド集積回路（ＨＩＣ）１０が示されている。
ハイブリッド集積回路（ＨＩＣ）１０が示されている。
このＨＩＣは、セラミック基板１１を有し、このセラミ
ック基板ｌｌ上には複数の半導体チップ１２が結合され
ている。このチップ１２は基板に表面取付けとして知ら
れるはんだ付は方法によって結合されているが、ワイヤ
結合（ｗｉｒｅ ｂｏｎｄｊｎｇ）又は、その他の方法
でもよい。基板１１の反対側の主表面上には、個々のリ
ード線１４によってチップ１２を接続するプリント電気
回路（図示せず）が形成されている。リード線１４は平
行なアレイ状に整列され、図示されるようにそれぞれ１
つのアレイが基板１１０２つの向い合う側面上にある。
ック基板ｌｌ上には複数の半導体チップ１２が結合され
ている。このチップ１２は基板に表面取付けとして知ら
れるはんだ付は方法によって結合されているが、ワイヤ
結合（ｗｉｒｅ ｂｏｎｄｊｎｇ）又は、その他の方法
でもよい。基板１１の反対側の主表面上には、個々のリ
ード線１４によってチップ１２を接続するプリント電気
回路（図示せず）が形成されている。リード線１４は平
行なアレイ状に整列され、図示されるようにそれぞれ１
つのアレイが基板１１０２つの向い合う側面上にある。
最近の代表的なＨＩＣでは、第１図に示されるより、か
なり多数のリード線が各々の側面から伸びている。例え
ば本発明が適用されている１つのＨＩＣは、基板の２つ
の側面から各々伸びる３６本ずつのリード線を有してい
る。完全な加工の後には、リード線はプリント回路板に
一般的に結合され、プリント回路板上の他の位置に形成
された電子ンステムの他の素子とチップ１２との間の相
互接続を行うと共に、ＨＩＣへの機械的な支持を行って
いる。
なり多数のリード線が各々の側面から伸びている。例え
ば本発明が適用されている１つのＨＩＣは、基板の２つ
の側面から各々伸びる３６本ずつのリード線を有してい
る。完全な加工の後には、リード線はプリント回路板に
一般的に結合され、プリント回路板上の他の位置に形成
された電子ンステムの他の素子とチップ１２との間の相
互接続を行うと共に、ＨＩＣへの機械的な支持を行って
いる。
ＨＩＣ回路は、各チップ及び基板１１表面の主部分を包
むＲＴＶシリコン１５によって周知の方法でカプセル封
じされる。シリコン封じ剤は、基板上に液体状態で施さ
れ、その液体状態はチップ及びＨＩＣの種々の他の素子
の周凹に流れるために十分流動性がある。封じ剤が基板
表面上の回路パターンを覆う必要のある範囲は、−船釣
には回路パターンの形成に使用された金属系と、それが
使用されようとしている環境により決定される。室；Ｈ
及び空気中に十分放置した後、シリコンは後の使用期間
中にＨＩＣの素子を保護する信頼できるカプセル封じを
構成するように硬化又は凝固する。
むＲＴＶシリコン１５によって周知の方法でカプセル封
じされる。シリコン封じ剤は、基板上に液体状態で施さ
れ、その液体状態はチップ及びＨＩＣの種々の他の素子
の周凹に流れるために十分流動性がある。封じ剤が基板
表面上の回路パターンを覆う必要のある範囲は、−船釣
には回路パターンの形成に使用された金属系と、それが
使用されようとしている環境により決定される。室；Ｈ
及び空気中に十分放置した後、シリコンは後の使用期間
中にＨＩＣの素子を保護する信頼できるカプセル封じを
構成するように硬化又は凝固する。
種々のＲＴＶシリコンが、高い誘電特性、良好な熱及び
化学安定性、及び高い耐大気劣化性を持つことが知られ
ている。
化学安定性、及び高い耐大気劣化性を持つことが知られ
ている。
本発明によると、シリコンを施す前に、基［１１の相対
する側面から伸びるリード線アレイは、両方共、Ｃ字型
の障壁部材１７によって包まれる。第２図により明瞭に
示されるように、本実施例の各Ｃ字型部材は、はぼ管状
であり、管の長軸に平行に伸びるスロット１８が切られ
ている。このスロット１８は各リード線１４の厚さとほ
ぼ等しく作られ、従ってリード線がスロットを通って突
出する場合には、Ｃ字型部材は、その固有の弾性によっ
て、リード線をその反対側で掴む。管状Ｃ字型部材の内
径は、リード線の各カンチレバ一部分の長さに略等しく
作られ、従って第１図に示されるようにリード線が完全
に部材内に突出した場合には、部材はリード線を基板１
１に近い位置で掴む。
する側面から伸びるリード線アレイは、両方共、Ｃ字型
の障壁部材１７によって包まれる。第２図により明瞭に
示されるように、本実施例の各Ｃ字型部材は、はぼ管状
であり、管の長軸に平行に伸びるスロット１８が切られ
ている。このスロット１８は各リード線１４の厚さとほ
ぼ等しく作られ、従ってリード線がスロットを通って突
出する場合には、Ｃ字型部材は、その固有の弾性によっ
て、リード線をその反対側で掴む。管状Ｃ字型部材の内
径は、リード線の各カンチレバ一部分の長さに略等しく
作られ、従って第１図に示されるようにリード線が完全
に部材内に突出した場合には、部材はリード線を基板１
１に近い位置で掴む。
シリコン１５は硬化前はＨＩＣＩＯの表面に表面張力に
よって保持されるように意図されている。未硬化状態に
おいてシリコン封じ剤は、チップ１２及びＨＩＣ基板表
面上の他のむら部分周辺に流れるために十分流動性を持
つが、かなり濃い粘性を持ち、施す量を適切に検量する
ことにより、流動性シリコンはほとんど又は全く素子の
側面へ流出しない。過去においてはこの方法における重
大な流出は、過剰の流動性シリコンがリード線１４に沿
って流れる傾向があることであった。Ｃ字型障壁部＋４
の目的は、当然これが生じるのを防ぐためであり、また
未硬化シリコンをＨＩＣの表面上に押さえるためである
。図面に示されるようにＨＩＣの両面はこの方法によっ
て一船釣カプセル封じされる。即ち、片面の封じ剤が重
力に逆らってＨＩＣに接着するまで十分に硬化した後、
もう一方の面にシリコン封じ剤を付着できるようにＨＩ
Ｃは裏返しされる。
よって保持されるように意図されている。未硬化状態に
おいてシリコン封じ剤は、チップ１２及びＨＩＣ基板表
面上の他のむら部分周辺に流れるために十分流動性を持
つが、かなり濃い粘性を持ち、施す量を適切に検量する
ことにより、流動性シリコンはほとんど又は全く素子の
側面へ流出しない。過去においてはこの方法における重
大な流出は、過剰の流動性シリコンがリード線１４に沿
って流れる傾向があることであった。Ｃ字型障壁部＋４
の目的は、当然これが生じるのを防ぐためであり、また
未硬化シリコンをＨＩＣの表面上に押さえるためである
。図面に示されるようにＨＩＣの両面はこの方法によっ
て一船釣カプセル封じされる。即ち、片面の封じ剤が重
力に逆らってＨＩＣに接着するまで十分に硬化した後、
もう一方の面にシリコン封じ剤を付着できるようにＨＩ
Ｃは裏返しされる。
第２図に示すように、我々が作成した最初の実験的な障
壁部材１７は、テフロン（商業的に入手できる合成樹脂
重合体製品）から作られ、内径及び外径は各々１／８イ
ンチ、９／３２インチであった。
壁部材１７は、テフロン（商業的に入手できる合成樹脂
重合体製品）から作られ、内径及び外径は各々１／８イ
ンチ、９／３２インチであった。
溝孔１８は手作業で安全カミソリ刃によって作られてお
り、極めて不揃いで幅は１１ミルから５０ミルまでの範
囲に及んだ。障壁部材が取付けられるリード線１４の厚
さは１１ミルであった。スロット１８の部分の寸法の過
大による重要な隙間にもかかわらず、障壁部材はリード
線１４に沿う毛管現象によってシリコン流れを完全に防
いだ。これは障壁部材の内面に沿う一定の毛管現象が、
隙間の中にシリコンの小さ蓄積を生じ、次にそれがリー
ド線の長さ方向に沿う流出を防ぐためであると考えられ
る。
り、極めて不揃いで幅は１１ミルから５０ミルまでの範
囲に及んだ。障壁部材が取付けられるリード線１４の厚
さは１１ミルであった。スロット１８の部分の寸法の過
大による重要な隙間にもかかわらず、障壁部材はリード
線１４に沿う毛管現象によってシリコン流れを完全に防
いだ。これは障壁部材の内面に沿う一定の毛管現象が、
隙間の中にシリコンの小さ蓄積を生じ、次にそれがリー
ド線の長さ方向に沿う流出を防ぐためであると考えられ
る。
また、過剰のシリコンがＨＩＣ上に故意に付着されても
、このようなシリコンは障壁部材の頂点を越えて流出し
なかった。これは管状の障壁部材において、部材の外表
面がリード線アレイに対して大きな角度（およそ９０°
）で伸びているため、シリコン流出を毛管現象によって
防ぐためであり、これに反してこのような障壁のないマ
スキングテープではシリコンはテープの上部を越えて流
れることがある。
、このようなシリコンは障壁部材の頂点を越えて流出し
なかった。これは管状の障壁部材において、部材の外表
面がリード線アレイに対して大きな角度（およそ９０°
）で伸びているため、シリコン流出を毛管現象によって
防ぐためであり、これに反してこのような障壁のないマ
スキングテープではシリコンはテープの上部を越えて流
れることがある。
この最初の試験の後、障壁部材は１１ミルのリード線に
使用するために、１／４インチの棒状ステンレス鋼管に
１５ミルのスロットを機械的に設けて作成された。ステ
ンレス鋼管はリード線１４のマスキングにおいて同様に
好結果を得た。
使用するために、１／４インチの棒状ステンレス鋼管に
１５ミルのスロットを機械的に設けて作成された。ステ
ンレス鋼管はリード線１４のマスキングにおいて同様に
好結果を得た。
第３図を参照するとＣ字型障壁部材１７−はスロット１
８゛に挿入されるリード線の厚さよりごくわずかに小さ
い開口部１８′を持ってもよい。例えば、リード線が１
１ミルの厚さを持つならばスロット１８″は【０ミルの
幅となりうる。クランプがリード線のアレイ上に取付け
られてる場合、もしクランプがテフロンやステンレス鋼
で作られているならば、クランプ部材１７″の弾性がそ
れをリード線アレイ上に固く締付け、構造をより安定化
させる。レバーアーム１９（または壁部）は、図示され
るように、Ｃ字型部材１７−に合体でき、リード線アレ
イの挿入の簡易化のためにスロット１８′がこじ開けら
れるようにする。°即ち図中矢印で示すようなレバーア
ーム１９への力によってスロット１８−はこじ開けられ
る。
８゛に挿入されるリード線の厚さよりごくわずかに小さ
い開口部１８′を持ってもよい。例えば、リード線が１
１ミルの厚さを持つならばスロット１８″は【０ミルの
幅となりうる。クランプがリード線のアレイ上に取付け
られてる場合、もしクランプがテフロンやステンレス鋼
で作られているならば、クランプ部材１７″の弾性がそ
れをリード線アレイ上に固く締付け、構造をより安定化
させる。レバーアーム１９（または壁部）は、図示され
るように、Ｃ字型部材１７−に合体でき、リード線アレ
イの挿入の簡易化のためにスロット１８′がこじ開けら
れるようにする。°即ち図中矢印で示すようなレバーア
ーム１９への力によってスロット１８−はこじ開けられ
る。
後に開発されて、作成し使用している障壁部材はポリエ
チレンのようなプラスチック材料で作られた第４図に示
す部材２１である。この部材２１は概略０字型の部分２
３と組合せられたＣ字型部分２２を持つ。Ｃ字型部分の
スロット２４はそれが適応するリード線アレイの厚さよ
り好都合にごくわずか小さい。第５図に示すようにペン
チ器具を用いて圧縮し０字型部分を図のように歪めるこ
とによってスロット２４はこじ開けられる。即ちペンチ
器具のレバーアーム２７に図に矢印で示すように力を加
えることによって、は反対の力が０字型部分２３の反対
側に、圧縮し歪めるように加わる。次にこれはＣ字型部
分２２に圧力を加え、スロット２４を図のようにこじ開
ける。図面上わかり易いようにスロット２４がこじ開け
られる大きさは多少誇張されている。適当に弾性のある
ポリエチレン材料で作られた素子２１によれば、第５図
に示すベンチの力が除かれた後、それは第４図に示すよ
うな形状を回復し、Ｃ字型部分２２内にリード線アレイ
を固く掴む。
チレンのようなプラスチック材料で作られた第４図に示
す部材２１である。この部材２１は概略０字型の部分２
３と組合せられたＣ字型部分２２を持つ。Ｃ字型部分の
スロット２４はそれが適応するリード線アレイの厚さよ
り好都合にごくわずか小さい。第５図に示すようにペン
チ器具を用いて圧縮し０字型部分を図のように歪めるこ
とによってスロット２４はこじ開けられる。即ちペンチ
器具のレバーアーム２７に図に矢印で示すように力を加
えることによって、は反対の力が０字型部分２３の反対
側に、圧縮し歪めるように加わる。次にこれはＣ字型部
分２２に圧力を加え、スロット２４を図のようにこじ開
ける。図面上わかり易いようにスロット２４がこじ開け
られる大きさは多少誇張されている。適当に弾性のある
ポリエチレン材料で作られた素子２１によれば、第５図
に示すベンチの力が除かれた後、それは第４図に示すよ
うな形状を回復し、Ｃ字型部分２２内にリード線アレイ
を固く掴む。
第４図の実施例はリード線がスロット２４に簡単に挿入
できるという点で明らかに組立てライン加工に役立つ。
できるという点で明らかに組立てライン加工に役立つ。
さらに素子２１の形状は略平面状の上部及び下部表面を
持つため、シリコンが乾かせるように連続するＨＩＣを
垂直に積み重ねられるようにするスペースとして使用す
ることができる。
持つため、シリコンが乾かせるように連続するＨＩＣを
垂直に積み重ねられるようにするスペースとして使用す
ることができる。
カプセル封じプロセスにおいて、ＲＴｖシリコンが、Ｈ
ＩＣの向い合うリード線に沿って流出することを防止す
るための、本発明の幾つかの実施例を示し述べた。機械
的な安定性のためにＣ字型障壁部材がリード線アレイの
各リード線を固く締めることが好ましい一方、クランプ
部材と各り−ド線の間の隙間が比較的小さい限りは、こ
のような締付は動作は必須ではない。例えば、たとえ２
０ミルもの大きさの隙間があっても、障壁部材はなおリ
ード線上のＲＴＶシリコンの流出を防ぐことが発見され
た。しかし、シリコンがこのような隙間に流れ込むため
隙間の長さは比較的短く保たれ、また隙間は基板近くに
保たれることが好ましい。
ＩＣの向い合うリード線に沿って流出することを防止す
るための、本発明の幾つかの実施例を示し述べた。機械
的な安定性のためにＣ字型障壁部材がリード線アレイの
各リード線を固く締めることが好ましい一方、クランプ
部材と各り−ド線の間の隙間が比較的小さい限りは、こ
のような締付は動作は必須ではない。例えば、たとえ２
０ミルもの大きさの隙間があっても、障壁部材はなおリ
ード線上のＲＴＶシリコンの流出を防ぐことが発見され
た。しかし、シリコンがこのような隙間に流れ込むため
隙間の長さは比較的短く保たれ、また隙間は基板近くに
保たれることが好ましい。
隙間の長さはリード線アレイを締付けているＣ字型部材
の壁の厚さによって決定される。従って、Ｃ字型部材は
、リード線アレイを、各リード線の全長に比べて非常に
短い部分でまた、基板に近い位置で締付けるように適当
に薄い壁を持つことが好ましい。隙間を越えて障壁部材
の内部に伸びるリード線の主部分は全くシリコンに触れ
ない。障壁部材によって慣用のマスキングもまた提供さ
れること、例えばリード線をスブラッターリングさせな
いこと等が認められる。
の壁の厚さによって決定される。従って、Ｃ字型部材は
、リード線アレイを、各リード線の全長に比べて非常に
短い部分でまた、基板に近い位置で締付けるように適当
に薄い壁を持つことが好ましい。隙間を越えて障壁部材
の内部に伸びるリード線の主部分は全くシリコンに触れ
ない。障壁部材によって慣用のマスキングもまた提供さ
れること、例えばリード線をスブラッターリングさせな
いこと等が認められる。
様々の材料が障壁部材に使用可能であり、テフロン、ス
テンレス鋼、ポリエチレンは代表的な一例にすぎない。
テンレス鋼、ポリエチレンは代表的な一例にすぎない。
また、本発明は熱硬化性シリコン、エポキシ樹脂やその
他の最初に流体状態で適用される物質のように他の封じ
剤にも使用可能である。
他の最初に流体状態で適用される物質のように他の封じ
剤にも使用可能である。
当業者には本発明の要旨と範囲を離れない他の種々の実
施例、応用例がなされえる。
施例、応用例がなされえる。
第１図は本発明の一実施例によるＲ、 Ｔ Ｖシリコン
でカプセル封じされたハイブリッド集積回路の一部を示
す斜視図； 第２図は第１図の装置で使用されるＣ字型障壁部材を示
す斜視図； 第３図は本発明の他の実施例によるＣ字型障壁部材を示
す断面図： 第４図は本発明のさらに他の実施例によるＣ字型障壁部
材を示す斜視図； 第５図は第４図に示す部材を圧縮するためのベンチ器具
の動作を示した図である。 出 願 人：アメリカン テレフォン アンドＦＩＧ、
２ ＦＩＧ、 ３
でカプセル封じされたハイブリッド集積回路の一部を示
す斜視図； 第２図は第１図の装置で使用されるＣ字型障壁部材を示
す斜視図； 第３図は本発明の他の実施例によるＣ字型障壁部材を示
す断面図： 第４図は本発明のさらに他の実施例によるＣ字型障壁部
材を示す斜視図； 第５図は第４図に示す部材を圧縮するためのベンチ器具
の動作を示した図である。 出 願 人：アメリカン テレフォン アンドＦＩＧ、
２ ＦＩＧ、 ３
Claims (23)
- （１）基板の一面の主部分を覆うために十分多い量を有
し、最初は流動性で表面張力によって基板の一面上に保
たれる封じ剤を、基板上に付着し、その後封じ剤を硬化
させるステップを有し、一方の側面から少なくとも１つ
の平行なリード線のアレイがカンチレバー様式に伸びる
基板を持つ電子デバイスのカプセル封じ方法において； 封じ剤の付着に先立って、リード線アレイが長いＣ字型
部材のスロット内に挿入され、それによってＣ字型部材
が、リード線の主部分に封じ剤が触れるのを防ぎ、封じ
剤が硬化した後、Ｃ字型部材が除かれることを特徴とす
る電子デバスイスのカプセル封じ方法。 - （２）Ｃ字型部材はリード線アレイが伸びる中空のＣ字
型の内部を形成し； リード線アレイが、Ｃ字型部材がリード線アレイを基板
に近い位置のみにおいて掴むように、スロット内に挿入
されることを特徴とする請求項１記載の電子デバイスの
カプセル封じ方法。 - （３）リード線アレイのうちＣ字型部材と接触する部分
はリード線アレイ全体部分より非常に小さいことを特徴
とする請求項２記載の電子デバイスのカプセル封じ方法
。 - （４）リード線アレイの挿入後、Ｃ字型部材のうちリー
ド線アレイに接触している部分の外面は、リード線アレ
イに対して大きい角度で伸びることを特徴とする請求項
３記載の電子デバイスのカプセル封じ方法。 - （５）スロットはリード線の厚さより僅かに小さい幅を
持ち、それによってスロット内にリード線アレイを挿入
する際、スロットを広げるようにしたことを特徴とする
請求項１記載の電子デバイスのカプセル封じ方法。 - （６）スロットを広げる際、Ｃ字型部材のスロットと反
対側の部分に力を働かせるようにしたことを特徴とする
請求項５記載の電子デバイスのカプセル封じ方法。 - （７）Ｃ字型部材がリード線アレイを、その反対側にお
いてこれらのリード線アレイのうち基板に隣接する限ら
れた部分に沿って掴むことを特徴とする請求項６記載の
電子デバイスのカプセル封じ方法。 - （８）Ｃ字型部材がテフロンから作られていることを特
徴とする請求項２記載の電子デバイスのカプセル封じ方
法。 - （９）Ｃ字型部材がステンレス鋼から作られることを特
徴とする請求項２記載の電子デバイスのカプセル封じ方
法。 - （１０）電子デバイスが少なくとも１つの平面の基板表
面上に取付けられた半導体チップを有し；封じ剤が、表
面張力によって基板表面上に保たれている間、実質的に
完全に半導体チップを封入するために十分な粘性を持つ
ことを特徴とする請求項２記載の電子デバイスのカプセ
ル封じ方法。 - （１１）２つのリード線アレイが基板の向い合う両側面
から伸び； 各リード線アレイが別々のＣ字型部材に挿入されること
を特徴とする請求項１０記載の電子デバイスのカプセル
封じ方法。 - （１２）封じ剤が硬化した後、Ｃ字型部材が除かれる前
に、電子デバイスは１８０度回転され、一定量の封じ剤
が反対側の面に施されることを特徴とする請求項１１記
載の電子デバイスのカプセル封じ方法。 - （１３）封じ剤がシリコンであることを特徴とする請求
項２記載の電子デバイスのカプセル封じ方法。 - （１４）少なくとも１つの集積回路チップを、各々基板
の反対側からカンチレバー様式に伸びる２つのリード線
アレイを持つ基板に結合し、集積回路チップを少なくと
も１つのリード線と相互接続し、一定量の最初は流動性
の封じ剤を基板上に付着し、その後封じ剤を硬化させる
ステップを有するハイブリッド集積回路の製造方法にお
いて；封じ剤の付着に先立ち、各リード線アレイが、各
カンチレバー様のリード線の長さの主部分が伸びる中空
の内部を決定している障壁部材のスロットに挿入され； 封じ剤の硬化後、障壁部材が除かれることを特徴とする
ハイブリッド集積回路の製造方法。 - （１５）中空の内部がその中に伸びる各リード線のカン
チレバー様の部分の長さにほぼ等しい直径の円筒形であ
ることを特徴とする請求項１４記載のハイブリッド集積
回路の製造方法。 - （１６）リード線アレイをスロットに挿入する際、その
リード線アレイが挿入されるスロットを僅かに広げるス
テップを含むことを特徴とする請求項１４記載のハイブ
リッド集積回路の製造方法。 - （１７）各障壁部材がスロットを有する管状部分と、管
状部分からスロットと反対に伸びる壁部分からなり； スロットを広げる際、壁部分に力を働かせることを特徴
とする請求項１６記載のハイブリッド集積回路の製造方
法。 - （１８）壁部分が障壁部材に対して、スロットと反対側
の障壁部材の側面に取付けられた第２の管状部分の一部
であり； この第２の管状部分に力を働かせることにより壁部分に
力を働かせることを特徴とする請求項１７記載のハイブ
リッド集積回路の製造方法。 - （１９）障壁部材がテフロンから作られることを特徴と
する請求項１５記載のハイブリッド集積回路の製造方法
。 - （２０）障壁部材がステンレス鋼から作られることを特
徴とする請求項１５記載のハイブリッド集積回路の製造
方法。 - （２１）障壁部材がポリエチレンから作られることを特
徴とする請求項１５記載のハイブリッド集積回路の製造
方法。 - （２２）封じ剤の硬化後、障壁部材が除かれる前にハイ
ブリッド集積回路が１８０度回転され、一定量の封じ剤
がその反対側の面に付着されることを特徴とする請求項
１５記載のハイブリッド集積回路の製造方法。 - （２３）封じ剤がＲＴＶシリコンであることを特徴とす
る請求項１５記載のハイブリッド集積回路の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/327,463 US4908935A (en) | 1989-03-22 | 1989-03-22 | Method for fabricating electronic devices |
| US327463 | 1989-03-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02280345A true JPH02280345A (ja) | 1990-11-16 |
| JPH0584056B2 JPH0584056B2 (ja) | 1993-11-30 |
Family
ID=23276649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2055210A Granted JPH02280345A (ja) | 1989-03-22 | 1990-03-08 | 電子デバイスのカプセル封じ方法及びハイブリッド集積回路の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4908935A (ja) |
| EP (1) | EP0389170B1 (ja) |
| JP (1) | JPH02280345A (ja) |
| DE (1) | DE69025221T2 (ja) |
| ES (1) | ES2082823T3 (ja) |
| HK (1) | HK140196A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05267507A (ja) * | 1992-03-24 | 1993-10-15 | Hitachi Ltd | 半導体装置の保護層の形成方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2120468A1 (en) * | 1993-04-05 | 1994-10-06 | Kenneth Alan Salisbury | Electronic module containing an internally ribbed, integral heat sink and bonded, flexible printed wiring board with two-sided component population |
| US5644839A (en) * | 1994-06-10 | 1997-07-08 | Xetel Corporation | Surface mountable substrate edge terminal |
| DE19541976A1 (de) * | 1995-11-10 | 1997-05-15 | Ego Elektro Blanc & Fischer | Elektrische Schaltung |
| US6232153B1 (en) * | 1998-06-04 | 2001-05-15 | Ramtron International Corporation | Plastic package assembly method for a ferroelectric-based integrated circuit |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3899305A (en) * | 1973-07-23 | 1975-08-12 | Capsonic Group Inc | Insert frame for insert molding |
| NL189379C (nl) * | 1977-05-05 | 1993-03-16 | Richardus Henricus Johannes Fi | Werkwijze voor inkapselen van micro-elektronische elementen. |
| US4271588A (en) * | 1977-12-12 | 1981-06-09 | Motorola, Inc. | Process of manufacturing a encapsulated hybrid circuit assembly |
| US4396796A (en) * | 1980-10-30 | 1983-08-02 | Western Electric Company, Inc. | Encapsulated electronic devices and encapsulating compositions |
| US4451973A (en) * | 1981-04-28 | 1984-06-05 | Matsushita Electronics Corporation | Method for manufacturing a plastic encapsulated semiconductor device and a lead frame therefor |
| US4556896A (en) * | 1982-08-30 | 1985-12-03 | International Rectifier Corporation | Lead frame structure |
| WO1984001922A1 (en) * | 1982-11-17 | 1984-05-24 | Max Jones | Clip for paper and like material |
| US4508758A (en) * | 1982-12-27 | 1985-04-02 | At&T Technologies, Inc. | Encapsulated electronic circuit |
| US4506416A (en) * | 1983-02-09 | 1985-03-26 | King Jim Co., Ltd. | Paper clip |
| US4552818A (en) * | 1984-05-10 | 1985-11-12 | At&T Technologies, Inc. | Silicone encapsulant containing porphyrin |
| DE3623766C1 (ja) * | 1986-07-15 | 1987-06-11 | Kurt 7307 Aichwald De Lorber |
-
1989
- 1989-03-22 US US07/327,463 patent/US4908935A/en not_active Expired - Lifetime
-
1990
- 1990-03-08 JP JP2055210A patent/JPH02280345A/ja active Granted
- 1990-03-14 ES ES90302731T patent/ES2082823T3/es not_active Expired - Lifetime
- 1990-03-14 DE DE69025221T patent/DE69025221T2/de not_active Expired - Fee Related
- 1990-03-14 EP EP90302731A patent/EP0389170B1/en not_active Expired - Lifetime
-
1996
- 1996-07-25 HK HK140196A patent/HK140196A/xx not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05267507A (ja) * | 1992-03-24 | 1993-10-15 | Hitachi Ltd | 半導体装置の保護層の形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69025221T2 (de) | 1996-06-20 |
| EP0389170A2 (en) | 1990-09-26 |
| EP0389170B1 (en) | 1996-02-07 |
| HK140196A (en) | 1996-08-02 |
| US4908935A (en) | 1990-03-20 |
| DE69025221D1 (de) | 1996-03-21 |
| EP0389170A3 (en) | 1992-02-26 |
| ES2082823T3 (es) | 1996-04-01 |
| JPH0584056B2 (ja) | 1993-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5357673A (en) | Semiconductor device encapsulation method | |
| JP4056467B2 (ja) | 半導体チップの順応性インターフェースを形成する方法 | |
| US6569755B2 (en) | Semiconductor device having an improved structure for preventing cracks, improved small sized semiconductor and method of manufacturing the same | |
| US7368818B2 (en) | Methods of making microelectronic assemblies including compliant interfaces | |
| US5107325A (en) | Structure and method of packaging a semiconductor device | |
| EP0502710B1 (en) | Flexible film semiconductor package | |
| US6169328B1 (en) | Semiconductor chip assembly | |
| US7655508B2 (en) | Overmolding encapsulation process and encapsulated article made therefrom | |
| EP0421005A2 (en) | Process of assembling an electronic package | |
| US20030042615A1 (en) | Stacked microelectronic devices and methods of fabricating same | |
| US6602740B1 (en) | Encapsulation of microelectronic assemblies | |
| US6407333B1 (en) | Wafer level packaging | |
| US5814882A (en) | Seal structure for tape carrier package | |
| JPH06252316A (ja) | リードフレーム上へのプラスチック部材の形成方法 | |
| US6087200A (en) | Using microspheres as a stress buffer for integrated circuit prototypes | |
| US8872335B2 (en) | Electronic device and method of manufacturing same | |
| JPH0653358A (ja) | 絶縁半導体パッケージ | |
| JPH02280345A (ja) | 電子デバイスのカプセル封じ方法及びハイブリッド集積回路の製造方法 | |
| US6124152A (en) | Method for fabricating cob type semiconductor package | |
| KR0168841B1 (ko) | 금속전자 패키지 및 그 제조공정 | |
| GB2295722A (en) | Packaging integrated circuits | |
| KR100203936B1 (ko) | 모듈 패키지 | |
| JPH01208851A (ja) | 電子部品の実装構造 | |
| CA1315416C (en) | Protected electronic component | |
| JPH04250658A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081130 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081130 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091130 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091130 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 17 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 17 |