JPH0227836A - 同期伝送方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は同期伝送方式に係り、特にデイジタルＦＩＪｇ
Ａ情報等を容易に伝送する同期伝送方式に関する。

［従来の技術］ アナログ画像情報をディジタル伝送するためには、ＡＤ
変換器でアナログ信号を並列のディジタル信号に変換し
、これを並直列変換器で並直列変換し伝送路に送出しな
ければならない、この際には直列信号の区切りがどこで
あるかを示す特定パターン（以下ヘッダパターンと略称
する。）を付加しなければ、受信側において直並列変換
器で直並列変換を行うことができない、また送信側では
このヘッダパターンを勝手な位置に挿入すると、その部
分の画ｔｆＡ情報の欠落が生じ、原情報に復元すること
ができなくなる。また、電源投入時やリセット時にのみ
、ヘッダパターンを送ったのでは、伝送エラー発生時に
受信側の同期が崩れると、以後のデータがすべて誤った
まま復元されてしまう可能性がある。従って、上記ヘッ
ダパターンは、現情報を欠落させることなく、かつ定期
的に伝送する必要がある。

かかる条件を満足する方式を適用した伝送装置には第３
図のブロック図によって示すものがある。

この図に示す伝送装置では、入力端子５０はアナログ画
像信号を入力するための端子で、この入力端子５０と接
続されているのがアナログ画像信号を標本当り８ビット
並列のデジタルデータに変換するＡ／Ｄ変換器５１であ
る。このＡ／Ｄ変換器５１と接続されているのがバッフ
ァ回路６０で、このバッファ回路６０は８ビット並列の
ディジタルデータを一時記憶するものである。一方クロ
ック源６１は送信側のクロックを分周回路６２に送出す
るものである。この分周回路６２はクロック源６１から
のクロック出力を分周し、Ａ／Ｄ変換器５１、バッファ
回路６０、伝送器５３及び制御回路６３に送出する。こ
の制御回路６３はバッファ回路６０の読出しタイミング
等を制御するもので、バッファ回路６０と伝送器５３に
制御信号が送出される。なお、分周回路６２及びＩＩＪ
＃回路６３は、例えばＮ周期に一回ヘッダパターンが出
力されるように設定される。

以上のように、入力端子５０から送出されるアナログ画
像信号は、Ａ／Ｄ変換器５１により８ビット並列のディ
ジタルデータに変換されバッファ回路６０に格納される
。ここで、Ａ／Ｄ変換器５１及びバッファ回路６０に格
納されるタイミングは伝送速度ｆに対してｆ（Ｎ−１）
／Ｎで与えられる（Ｎは任意の自然数）、ここに格納さ
れたディジタルデータは、制御ｒｇ回路６３から送出さ
れる読出し制御信号により、Ｎ周期に一回（周波数はｆ
／Ｎとなる）ヘッダパターンを送出する時以外に読出さ
れる。また、この伝送装置では、伝送器５３は制御回路
６３から送出される制御信号がＮ周期に一回へラダ送出
を指示する時にヘッダパターンを端末装置（図示省略）
へ送出し、それ以外の時は読出した並列データを符号化
、並直列変換した後に伝送路１００を介して端末装置（
図示省略）へディジタル画像信号が送出される。

このようにこの伝送装置では、Ａ／Ｄ変換器５１の周波
数と伝送周波数をヘッダパターン送出の分だけ正確にず
らすことにより、画像情報を欠落させることなく、デジ
タル伝送することができる。

［発明が解決しようとする課題］ かかる伝送装置では、伝送器５３は制御信号がＮ周期に
一回ヘッダ送出を指示する時にヘッダパターンを図示し
ない端末装置へ送出し、それ以外の時は読出した並列デ
ータを符号化、並直列変換した後に伝送５ｔｏｏを介し
て図示しない端末装置にディジタル画像信号が送出され
るので、ヘッダパターン送出分だけＡ／Ｄ変換器５１の
周波数等を正確にずらすことにより、簡単に同期をとる
ことができる。しかし、この伝送装置では、この時にヘ
ッダパターンが頻繁に伝送されることになり、ヘッダパ
ターンが連続するといった情報的な冗長さに問題があり
、改善の余地があった。

またこの伝送装置には複雑な回路構成からなる分周回路
が必要で、経済的でないばかりか、このことは周期が増
大するほどにより複雑な回路からなる分周回路が必要と
なり、そのことが顕著になってしまう、さらにこの伝送
装置では、伝送速度が高くなるにつれてクロック源の周
波数も高くなり、場合によってはＰＬＬ　（フェーズロ
ックルー１）のように逓倍操作が必要になってしまう。

そこで、本発明の目的は上記実情に鑑みてなされたもの
で、情報的な冗長さを解消し簡易に画像情報等のディジ
タル化データと、端末装置間のバゲットデータ等の多重
伝送を可能にすると共に、簡易な画像情報のディジタル
伝送を行うことができる同期伝送方式を提供することで
ある。

［課題を解決するための手段］ 上記課題を解決するための手段として、本発明は、任意
のビット数の入力符号列からなるディジタルデータを並
直列変換して送信部から送信し、受信側においては直並
列変換して前記ディジタルデータを復元する伝送系にお
いて、頻出データパターンを送信部と受信部に備え、該
送信部においては上記データパターンと一致する入力デ
ータがあった時には、これをヘッダパターンに置換して
送信し、受信部においては該ヘッダパターンにより同期
をとった後、上記頻出データパターンに復元し、かつ、
任意のビット数の入力符号列からなるディジタルデータ
を並直列変換して送信部から送信し、受＠側においては
直並列変換して前記ディジタルデータを復元する伝送系
において、予め前記送信部と受信部に特定データパター
ンを定めておき、前記特定データパターンの連続出現数
が１以上ｎ未満（ｎは３以上の任意の自然数）の時には
、それら特定データパターンを任意回数伝送する送信部
と、入力された直列符号列をヘッダパターンに同期して
直並列変換し、該ヘッダパターン間のディジタルデータ
及び両ヘッダパターン外側のディジタルデータを取り出
し、両ヘッダパターンを予め定めた特定データパターン
に復元する受信部とから構成され、上記送信部は前記デ
ータパターンがｎ回（ｎは３以上の任意の自然数）以上
連続して出現する時には、通常のデータパターンとは区
別可能な２つのヘッダパターンを用い、データパターン
の先頭と末尾をこのヘッダパターンで置き換え、該ヘッ
ダパターン間に別のディジタルデータを送出するもので
ある。

［作用］ 予め送信部と受信部の夫々に最も（ないし比較的）多く
の出現するデータパターンたる頻出データパターンある
いは特定データパターンを示す特定パターンを定めてお
く、そして、上記送信部に上記データパターンと一致す
る入力データがある時には、これをヘッダパターンに置
換して送信部へ送信し、該受信部では上記ヘッダパター
ンにより同期をとった後、上述頻出データパターンに復
元する。

また、上述特定パターンの連続出現数が所定回数の時に
その特定パターンを送信部から受信部へ任意回数伝送し
、上記受信部では入力された直列符号列より予め定めら
れた特定パターンに復元するように構成され、上述送信
部ではデータパターンが所定回数以上連続して出現する
時には、通常のデータパターンと区別可能な２つのヘッ
ダパターンを用いて、そのヘッダパターン間に別のディ
ジタルデータを送出することにより、ヘッダパターンに
置換して伝送することがができる。

従って、伝送誤りによる同期はずれがおこってもすぐに
再同期をとることが可能で、伝送エラー発生時にも情報
の欠落を少なくすることができる。

また、上述の作用を有することから、アナログ画像信号
を簡単にディジタル化して伝送でき、かつ端末装置間の
多重データ伝送ができ、伝送効率が良好となり、また、
伝送系の同期が簡単にとれるようになる。

さらに、以上のことから、異種データを多重伝送するこ
とも可能になる。

［実施例］ 次に、本伝送方式を適用する伝送装置の一実施例を第１
図および第２図のブロック図を参照して説明する。

まず第１図に示す伝送装置では、入力端子１はアナログ
画像信号を入力するための端子で、この入力端子１と接
続されているのがアナログ画像信号を標本当り８ビット
並列のディジタルデータに変換するＡ／Ｄ変換器４であ
る。このＡ／Ｄ変換器４は、８ビット並列のディジタル
データと予め定められた固定パターンとを比較し、これ
らが−致又は不一致になることをコンパレータ５で判断
できるようになっている。該コンバレータラからの制御
信号がデータ送信を指示する時には、８ビット並列のデ
ィジタデータを符号化、並直列に変換等した後に伝送路
２００を介して伝送器７に送出される。伝送器８は伝送
器７より送られてくる直列の符号データを直並列変換、
復号等させた後、８ビット並列のディジタルデータが出
力される。

ヘッダ検出部９では、ヘッダパターン検出時に伝送器８
の直並列変換のタイミングを制御し同期を確立させる。

ＤＭＰＸｌ２はデマルチプレクサであって、前記ヘッダ
検出部９の指示により、通常の８ビット並列データをそ
のまま通過させる。ヘッダパターン検出時にはこのヘッ
ダ検出部９の予しめ定められた固定パターンを出力し、
この固定パターンによって伝送器８の直並列変換のタイ
ミングを制御する。Ｄ／Ａ変換器１３では８ビット並列
のディジダルデータを元のアナログ信号に復元する。ま
た、ヘッダパターン以外の８ビット並列のディジタルデ
ータはＤＭＰＸｌ２をそのまま通過し、Ｄ／Ａ変換器１
２で元のアナログ信号に復元する。該Ｄ／Ａ変換器１２
ではアナログ画像信号の出力端子１４に接続され、該出
力端子１４により図示しない端末装置にアナログ画像信
号が送出される。この伝送装置では、ＤＭＰＸｌ２を通
過時にヘッダ検出部９の指示により、予め定められた最
も（ないし比較的）多くの出現するパターンに置換され
るので、ヘッダパターンの挿入による情報の欠落がなく
なり、受信側において原情報の欠落がなく、かつ簡易に
同期をとることができる。

また、第２図に示す伝送装置では、端末装置（図示省略
）から送出されるデータを入力する入力端子１が伝送路
２００を介してバッファ回路２に接続され、該端末装置
から送出されるデータがバッファ回路２に入力し、この
バッファ回路２に上記入力データが一時記憶される。ま
た入力端子３はアナログ画像信号を入力する端子で、こ
の入力端子はＡ／Ｄ変換器４に接続されるが、このＡ／
Ｄ変換器４はアナログ信号を標本当たり８ビット並列の
デジタルデータに変換する。コンパレータ５ではＡ／Ｄ
変換器４のディジタル出力により予め定められた固定パ
ターンと一致あるいは不一致するかが判定される。連続
検出器６では、コンパレータ５から送出される比較結果
を監視し、コンパレータ５から送出される一致信号がど
れだけ連続するかを検出し、伝送器７に２ビツトの制御
信号を送出する。この伝送器７では連続検出器６から送
出された制御信号に従いバッファ回路２及びＡ／Ｄ変換
器４の出力を符号器（図示省略）で符号化、シリアル・
パラレル変換回路（図示省略）で直並列変換しシリアル
パスライン２０１を介して伝送器８に送出される。この
伝送器８は伝送器７から送出される入力符号列をシリア
ル・パラレル変換回路（図示省略）で直並列変換し、復
号器（図示省略）で復号化する。ヘッダ検出器９は伝送
器８から送出される入力符号列を監視し、ヘッダの検出
をし、ヘッダ検出信号を前記伝送路８及び後述するＤＭ
ＰＸＩＩに送出する。バッファ回路１０では伝送器８か
ら送出される入力符号列及びヘッダ検出器９から送出さ
れるヘッダ検出信号を一時記憶した後、伝送路２００を
介して出力端子１１を経て図示しない装置にこれらデー
タが送出される。

一方、ＤＭＰＸｌ　２はデマルチプレクサで、このＤＭ
ＰＸｌ２では伝送器８から入力符号列が、ヘッダ検出器
９からヘッダ検出信号が送出されるが、画像信号データ
の時にはそのまま通過させ、それ以外の時には予め定め
られた固定パターンに復元し、Ｄ／Ａ変換器１３に送出
し、このＤ／Ａ変換器１３では８ビット並列のディジタ
ル信号をアナログ画像信号に変換する。出力端子１４は
Ｄ／Ａ変換器１３で変換されたアナログ画像信号を図示
しない端末装置に送出される。

次に、本実施例の動作について説明する。

この装置では、端末装置（図示省略）から送出されたア
ナログ画像データが入力端子１及び入力端子２より入力
されるが、入力端子１より入力されるアナログ画像デー
タはバッファ回路２に−時記憶された後、伝送路２００
を経て伝送路７に送出される。

一方、入力端子３から入力されたアナログ画像信号は、
Ａ／Ｄ変換器４で標本塵たり８ビット並列のデジタルデ
ータに変換される。このＡ／Ｄ変換器４のディジタル出
力によりコンパレータ５では、予め定められた最も（な
いし比較的）多く出現するデータパターンと一致するか
を判定する。

そして、連続検出器６では、コンパレータ５から送出さ
れる比較結果を監視し、一致がどれだけ連続するかを計
数し、前記伝送器７に２ビツトの制御信号を送出する。

ここで、２ビツトの制御信号は、前記固定パターンが出
現しない時には、（１，Ｏ）を伝送器７に入力し、連続
出現数が２以下のときは（１，１）を、連続出現数が３
以上の時には最初に（１，０）、中間には（０，０）、
最後には（１，１＞をそれぞれ伝送器７に入力する。ま
た伝送器７は２ビツトの制御信号が、（０゜０）の時に
はバッファ２のデータを、（０，１）の時にはＡ／Ｄ変
換器４の出力をそれぞれ符号化、並・直列変換した後、
シリアルデータをシリアルパスライン２０１を介して伝
送器８に送出する。

また上述の制御信号が（１，０）の時には、例えばヘッ
ダパターンＡを、（１，１）の時にはヘッダパターンＢ
を上記シリアルパスライン２０１を介して伝送器８に送
出する。すなわち、固定パターンが出現しない時は、画
像信号データをそのまま伝送し、また固定パターンの連
続出現数が２以上の時には、同期用のヘッダパターンを
伝送する。さらに、固定パターンの連続出現数が３以上
の時には、同期用の２種のヘッダパターンの中間に端末
装置間のデータを伝送する。

以上のようにして、かかる装置では、送信部において、
同期用のヘッダパターンと端末装置間のヘッダパターン
と端末装置間のデータの多重伝送を行うことができる。

そして、伝送器８では伝送器７から送出される入力符号
列からなるシリアルデータを直・並列変換、復号化し、
８ビット並列のディジタルデータを出力するが、ヘッダ
検出器９では伝送器８から送出される入力符号列−を監
視しながらヘッダの検出をし、ヘッダパターンを検出時
に伝送器８の直・並列変換のタイミングを制御して同期
を確立する。また、ヘッダパターンＢ検出時又はヘッダ
パターンＡ検出からヘッダパターンＢ検出までの間はＤ
ＭＰＸｌ　２に指示し伝送器８からの並列データを、予
め定められた最″＃Ｊ（比較的）多く出現するデータパ
ターンに置換する。このときには、ＤＭＰＸｌ２は上記
以外の時には伝送器８からの並列データをそのまま通過
させる。従って、Ｄ／Ａ変換器１２では、上記ＤＭＰＸ
１２の出力をアナログ信号に変換するので、出力端子１
４にアナログの原画１信号に復元し出力することができ
る。

また、ヘッダ検出部９はヘッダパターンＡ検出からヘッ
ダパターンＢ検出間での間は、伝送器８からの並列デー
タをバッファ回路１０に格納するように指示し、図示し
ない端末装置はデータ出力端子１１を通して端末装置間
のデータをバッファ回路１０より読出すことができる。

以上のようにして、本装置では簡単にアナログ画像信号
のディジタル化伝送を行うことができ、かつ端末装置間
のデータを多重伝送することができる。

また本装置では、送信部でデータパターンが所定回数以
上連続して出現する時は、通常のデータパターンと区別
可能な２つのヘッダパターンを用いて、そのヘッダパタ
ーン間に別のディジタルデータを送出することにより、
頻出パターンたる最も（ないし比較的）多く出現するデ
ータパターンを連続して入力するとき、ヘッダパターン
に置換して伝送することができるので、伝送エラー発生
時にも情報の欠落を少なくすることができる。また、本
装置では、送信部に上記データパターンと一致する入力
データがあった時には、これをヘッダパターンに置換し
て送信し、受信部は該ヘッダパターンにより同期をとっ
た後、前記頻出データパターンに復元する。

それ故に、本装置では、アナログ画像信号を簡易にディ
ジタル・化して伝送することができ、かつデータ端末装
置間のデータを多重伝送できるので、伝送効率が良好と
なり、また伝送系の同期が簡単にとれるようになる。

従って、本装置では、異種データを多重伝送することも
可能になる。

また、本装置では、Ａ／Ｄ変換器出力の下位ビットを適
当に比較の対象から除外することにより、固定パターン
の連続出現数が増加し、データ多重伝送の効率を上げる
ことができる。さらに、本装置では、復元されるアナロ
グの画像信号（輝度信号）の高周波成分が一部除去され
るので、例えば粒状雑音等の発生を抑制することができ
る。

以上の装置においては、入力されるアナログ信号が画像
信号である場合について説明したが、これのみに限定さ
れないことはいうまでもなく、本発明の範囲を逸脱しな
い範囲であれば、音声信号であってもよいことはいうま
でもない、また、本装置ではＡ／Ｄ変換器や並列データ
のビット数等は任意のビット数でもよい、また、Ａ／Ｄ
変換器の出力ビツト数を全てコンパレータで比較するた
めに用いるのではなく、適当に下位ビットを比較の対象
から削除してもよい、さらに、Ａ／Ｄ変換器、Ｄ／Ａ変
換器を取り除き、２種のディジタルデータの多重伝送に
適用することもできる。

［発明の効果］ 上記のように本発明によれば、送信部でデータパターン
が所定回数以上連続して出現する時は、通常のデータパ
ターンと区別可能な２つのヘッダパターンを用いて、そ
のヘッダパターン間に別のディジタルデータを送出する
ことにより、最も（ないし比較的）多く出現するデータ
パターンを連続して入力するとき、ヘッダパターンに置
換して伝送することができるので、伝送誤りによる同期
はずれがおこってもすぐに再同期が可能で、伝送エラー
発生時にも情報の欠落を少なくすることができる。また
、本発明では、送信部に上記データパターンと一致する
入力データがあった時には、これをヘッダパターンに置
換して送信し、受信部は該ヘッダパターンにより同期を
とった後、前記頻出データパターンに復元することがで
きる。

それ故に、本装置では、アナログ画像信号を簡単にディ
ジタル化して伝送することができ、かつデータ端末装置
間のデータを多重伝送できるので、伝送効率が良好とな
り、また伝送系の同期が簡単にとれるようになる。

【図面の簡単な説明】

第１図及び第２図は本発明の一実施例を示すブロック図
、第３図は従来の同期伝送方式を適用した装置の例であ
る。 図中、２．１０はバッファ回路、４はＡ／Ｄ変換器、７
．８は伝送機、１３はＤ／Ａ変換器である。 第１図

Claims (1)

1. 【特許請求の範囲】 １、任意のビット数の入力符号列からなるディジタルデ
   ータを並直列変換して送信部から送信し、受信側におい
   ては直並列変換して前記ディジタルデータを復元する伝
   送系において、頻出データパターンを送信部と受信部に
   備え、該送信部においては上記データパターンと一致す
   る入力データがあった時には、これをヘッダパターンに
   置換して送信し、受信部においては該ヘッダパターンに
   より同期をとつた後、上記頻出データパターンに復元す
   ることを特徴とする同期伝送方式。 ２、任意のビット数の入力符号列からなるディジタルデ
   ータを並直列変換して送信部から送信し、受信側におい
   ては直並列変換して前記ディジタルデータを復元する伝
   送系において、予め前記送信部と受信部に特定データパ
   ターンを定めておき、前記特定データパターンの連続出
   現数が１以上ｎ未満（ｎは３以上の任意の自然数）の時
   には、それら特定データパターンを任意回数伝送する送
   信部と、入力された直列符号列をヘッダパターンに同期
   して直並列変換し、該ヘッダパターン間のディジタルデ
   ータ及び両ヘッダパターン外側のディジタルデータを取
   り出し、両ヘッダパターンを予め定めた特定データパタ
   ーンに復元する受信部とから構成され、上記送信部は前
   記データパターンがｎ回（ｎは３以上の任意の自然数）
   以上連続して出現する時には、通常のデータパターンと
   は区別可能な２つのヘッダパターンを用い、データパタ
   ーンの先頭と末尾をこのヘッダパターンで置き換え、該
   ヘッダパターン間に別のディジタルデータを送出するこ
   とを特徴とする同期伝送方式。