JPH02277323A - 自動等化器の制御方式 - Google Patents
自動等化器の制御方式Info
- Publication number
- JPH02277323A JPH02277323A JP9737189A JP9737189A JPH02277323A JP H02277323 A JPH02277323 A JP H02277323A JP 9737189 A JP9737189 A JP 9737189A JP 9737189 A JP9737189 A JP 9737189A JP H02277323 A JPH02277323 A JP H02277323A
- Authority
- JP
- Japan
- Prior art keywords
- automatic equalizer
- line
- section
- tap coefficient
- aeql
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 2
- 238000004891 communication Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、アナログ電話交換回線を用いてデータ通信を
行なう際に、データ端末装置と回線の間に接続して使用
される自動等化器内蔵モデムの、自動等化器の制御に関
する。
行なう際に、データ端末装置と回線の間に接続して使用
される自動等化器内蔵モデムの、自動等化器の制御に関
する。
従来の自動等化器内蔵モデムは、無受信状態では自動等
化器のタップ係数をクリアしておき、ある約束されたト
レーニングパターンの受信により、回線に対して最適な
等化となる様にタップ係数を決定して行き、トレーニン
グシーケンス終了までに自動等化器を収束させる構成に
なっている。
化器のタップ係数をクリアしておき、ある約束されたト
レーニングパターンの受信により、回線に対して最適な
等化となる様にタップ係数を決定して行き、トレーニン
グシーケンス終了までに自動等化器を収束させる構成に
なっている。
上記従来技術では、回線の品質が悪い場合に自動等化器
の引き込みに時間がかかつてしまい、トレーニングシー
ケンス終了までに充分に収束させることができず、キャ
リア検出信号（ＣＤ）オン後にデータ信号にビットエラ
ーが発生してしまう場合があるという問題があった。
の引き込みに時間がかかつてしまい、トレーニングシー
ケンス終了までに充分に収束させることができず、キャ
リア検出信号（ＣＤ）オン後にデータ信号にビットエラ
ーが発生してしまう場合があるという問題があった。
本発明の目的は、自動等化器の引き込み時間を短縮させ
ることにある。
ることにある。
上記目的は、回線接続初期トレーニングパターン受信前
にタップ係数をクリアーして自動等化器を起動するので
はなく、あらかじめ収束していた時のタップ係数をコン
トロール部に記憶しておき、この値を自動等化器に書き
込んでやり自動等化器に起動するよう制御すれば、タッ
プ係数が零から始めるより早い時間で収束が可能となる
。
にタップ係数をクリアーして自動等化器を起動するので
はなく、あらかじめ収束していた時のタップ係数をコン
トロール部に記憶しておき、この値を自動等化器に書き
込んでやり自動等化器に起動するよう制御すれば、タッ
プ係数が零から始めるより早い時間で収束が可能となる
。
上記の様に、自動等化器が収束している状態でのタップ
係数を通信初期に自動等化器に書き込むことにより、自
動等化器にある程度の等化特性をもたせ、この状態より
トレーニングパターン受信により今回接続された回線の
特性との差分のみを補正していけば良いので、零から始
めるより短い時間で自動等化器の収束が可能となる。
係数を通信初期に自動等化器に書き込むことにより、自
動等化器にある程度の等化特性をもたせ、この状態より
トレーニングパターン受信により今回接続された回線の
特性との差分のみを補正していけば良いので、零から始
めるより短い時間で自動等化器の収束が可能となる。
次に本発明の実施例を添付図面を参照して説明する。
第１図は、本発明実施例装置高速モデム受信部のブロッ
ク構成回路図である。アナログ信号処理部ａ （ＡＳＰ
） 、デジタル信号処理部ｂ（ＤＳＰ）、及びこれらを
制御するプロセッサ部ｃ （ＰＲＯＣ）より構成されて
いる。
ク構成回路図である。アナログ信号処理部ａ （ＡＳＰ
） 、デジタル信号処理部ｂ（ＤＳＰ）、及びこれらを
制御するプロセッサ部ｃ （ＰＲＯＣ）より構成されて
いる。
ある代表する回線（例えば３リンク相当）で自動等化器
が収束している状態でのタップ係数をプロセッサ部ｃ
（ＰＲＯＣ）に記憶させておき、高速モデム起動時、デ
ジタル信号処理部ｂ （ＤＳＰ）内の自動等化器ｂ３
（ＡＥＱＬ）のタップ係数部へ転送しておく。
が収束している状態でのタップ係数をプロセッサ部ｃ
（ＰＲＯＣ）に記憶させておき、高速モデム起動時、デ
ジタル信号処理部ｂ （ＤＳＰ）内の自動等化器ｂ３
（ＡＥＱＬ）のタップ係数部へ転送しておく。
回線より受信した信号は、入力端子（ＲＩ Ｎ）よりア
ナログ信号処理部ａ （ＡＳＰ）へ入り、固定等化器ａ
ｌ （ＥＱＬ） 、帯域制限フィルタａ２（ＢＰＦ）
、自動振幅制御回路ａ３ （ＡＧＣ）を経てアナログ／
デジタル変換回路ａ４（Ａ／Ｄ）に入力され、デジタル
信号に変換され、デジタル信号処理部ｂ（ＤＳＰ）及び
プロセッサ部ｃ（ＰＲＯＣ）へ入力される。プロセッサ
部ｃ （ＰＲＯＣ）はキャリア検出処理を行ない、以降
のトレーニングシーケンスを制御する。又デジタル信号
処理部ｂ（ＤＳＰ）ではロールオフフィルタｂ１（ＲＯ
Ｆ）を経てタイミング検出部ｂ２（ＴＴＭＤＥＴ）へ信
号が入力され、受信信号内よりタイミングデータを注出
し、プロセッサ部ｃ （ＰＲＯＣ）へ入力する。プロセ
ッサ部ｃ （ＰＲＯＣ）はこのデータよりアナログ／デ
ジタル変換回路ａ４（Ａ／Ｄ）のサンプリングタイミン
グを最適位置に制御する。
ナログ信号処理部ａ （ＡＳＰ）へ入り、固定等化器ａ
ｌ （ＥＱＬ） 、帯域制限フィルタａ２（ＢＰＦ）
、自動振幅制御回路ａ３ （ＡＧＣ）を経てアナログ／
デジタル変換回路ａ４（Ａ／Ｄ）に入力され、デジタル
信号に変換され、デジタル信号処理部ｂ（ＤＳＰ）及び
プロセッサ部ｃ（ＰＲＯＣ）へ入力される。プロセッサ
部ｃ （ＰＲＯＣ）はキャリア検出処理を行ない、以降
のトレーニングシーケンスを制御する。又デジタル信号
処理部ｂ（ＤＳＰ）ではロールオフフィルタｂ１（ＲＯ
Ｆ）を経てタイミング検出部ｂ２（ＴＴＭＤＥＴ）へ信
号が入力され、受信信号内よりタイミングデータを注出
し、プロセッサ部ｃ （ＰＲＯＣ）へ入力する。プロセ
ッサ部ｃ （ＰＲＯＣ）はこのデータよりアナログ／デ
ジタル変換回路ａ４（Ａ／Ｄ）のサンプリングタイミン
グを最適位置に制御する。
その後プロセッサ部ｃ （ＰＲＯＣ）はデジタル信号処
理部ｂ （ＤＳＰ）内の自動等化器ｂ３（ＡＥＱＬ）以
降に起動をかける。この時自動等化器ｂ３ （ＡＥＱＬ
）には、回線を等化したタップ係数がすでに書込んであ
る為、無からスタートするより早く収束させることがで
きる。特にショートトレーニング時には有効な方法であ
る。
理部ｂ （ＤＳＰ）内の自動等化器ｂ３（ＡＥＱＬ）以
降に起動をかける。この時自動等化器ｂ３ （ＡＥＱＬ
）には、回線を等化したタップ係数がすでに書込んであ
る為、無からスタートするより早く収束させることがで
きる。特にショートトレーニング時には有効な方法であ
る。
以上説明したように、本発明によれば回線の歪が大きい
場合にも短時間で自動等化器を収束することが可能であ
る。又通信中に外来雑音で自動等化器が発散した場合こ
れをプロセッサで検出し、タップ係数を記憶していた値
に書替えることにより、次の通信からは正常な通信が行
なえる。
場合にも短時間で自動等化器を収束することが可能であ
る。又通信中に外来雑音で自動等化器が発散した場合こ
れをプロセッサで検出し、タップ係数を記憶していた値
に書替えることにより、次の通信からは正常な通信が行
なえる。
第１図は本発明実施例の高速モデム受信部のブロック構
成回路図を示す。
成回路図を示す。
Claims (1)
- 自動等化器内蔵モデムにおいて、あらかじめいちばん良
く使われる回線接続時の自動等化器が収束している状態
のタップ係数をコントロール部に記憶しておき、回線接
続時に自動等化器内に初期値として書き込み、この状態
より自動等化器の引き込みを開始させることを特徴とす
る自動等化器の制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9737189A JPH02277323A (ja) | 1989-04-19 | 1989-04-19 | 自動等化器の制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9737189A JPH02277323A (ja) | 1989-04-19 | 1989-04-19 | 自動等化器の制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02277323A true JPH02277323A (ja) | 1990-11-13 |
Family
ID=14190652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9737189A Pending JPH02277323A (ja) | 1989-04-19 | 1989-04-19 | 自動等化器の制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02277323A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05152900A (ja) * | 1991-05-31 | 1993-06-18 | Internatl Business Mach Corp <Ibm> | 適応等化システム、入力信号等化方法及びｄｃｅ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6462032A (en) * | 1987-09-02 | 1989-03-08 | Canon Kk | Automatic equalizer |
-
1989
- 1989-04-19 JP JP9737189A patent/JPH02277323A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6462032A (en) * | 1987-09-02 | 1989-03-08 | Canon Kk | Automatic equalizer |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05152900A (ja) * | 1991-05-31 | 1993-06-18 | Internatl Business Mach Corp <Ibm> | 適応等化システム、入力信号等化方法及びｄｃｅ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4621366A (en) | Modem equalizer training using previously stored parameters | |
| US5459679A (en) | Real-time DC offset control and associated method | |
| TWI231673B (en) | A modulator used for network transceiver and method thereof | |
| US8447000B2 (en) | Transceiver system with analog and digital signal echo cancellation having adaptably adjustable filter characteristics | |
| US7468957B2 (en) | Canceller circuit and controlling method | |
| US6434233B1 (en) | Method and apparatus for canceling periodic interference signals in a digital data communication system | |
| US6614842B1 (en) | FIR filter architecture for 100Base-TX receiver | |
| JPH07114347B2 (ja) | 適応等化システム、入力信号等化方法及びｄｃｅ | |
| JPH0556693B2 (ja) | ||
| KR100278536B1 (ko) | 자동 등화 시스템과, 잡음 감소 회로와, 위상 동기 제어 회로 | |
| US4982428A (en) | Arrangement for canceling interference in transmission systems | |
| JPH0837481A (ja) | 高速係数更新機能を備えた等化装置 | |
| JPH0262976B2 (ja) | ||
| JP2542470B2 (ja) | デ―タモ―ド収束装置及び方法 | |
| JPH02277323A (ja) | 自動等化器の制御方式 | |
| EP0745296A1 (en) | Method for synchronizing a receiver | |
| US6665337B1 (en) | Activation method in data transceivers | |
| EP0313532B1 (en) | Adaptive equalizer included in the receiver for a data transmission system | |
| JPS592449A (ja) | 等化処理方式 | |
| EP0663765B1 (en) | Channel interface apparatus for improving convergence speed of a least mean squared adaptive equalizer | |
| JP2779425B2 (ja) | 直流オフセット除去装置 | |
| JPH0422390B2 (ja) | ||
| JPH0611678Y2 (ja) | 自動等化器 | |
| JPH04119016A (ja) | 自動等化システム | |
| JPH0775332B2 (ja) | 受信装置 |