JPH02272680A - Image reconstruction system - Google Patents
Image reconstruction systemInfo
- Publication number
- JPH02272680A JPH02272680A JP1093121A JP9312189A JPH02272680A JP H02272680 A JPH02272680 A JP H02272680A JP 1093121 A JP1093121 A JP 1093121A JP 9312189 A JP9312189 A JP 9312189A JP H02272680 A JPH02272680 A JP H02272680A
- Authority
- JP
- Japan
- Prior art keywords
- back projection
- image reconstruction
- projection
- calculation
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 17
- 230000001186 cumulative effect Effects 0.000 claims description 6
- 238000002591 computed tomography Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Magnetic Resonance Imaging Apparatus (AREA)
- Image Processing (AREA)
- Image Analysis (AREA)
- Apparatus For Radiation Diagnosis (AREA)
Abstract
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は、CTスキャンにより得られる収集データを基
に画像再構成する際、複数のバックプロジェクションブ
ロックによりバックプロジェクション補間演算を多重処
理する画像再構成方式に関し、特に多重処理方式の改良
に関する。Detailed Description of the Invention [Objective of the Invention] (Industrial Application Field) The present invention performs back projection interpolation calculation using a plurality of back projection blocks when reconstructing an image based on collected data obtained by CT scan. The present invention relates to image reconstruction methods that perform multiple processing, and particularly to improvements in multiprocessing methods.
(従来の技術)
従来のこの種の画像再構成方式が適用された画像再構成
装置は、バックプロジェクション補間演算を多重処理す
るため、同一プロジェクションの異なるラインを並列処
理するものであった。(Prior Art) A conventional image reconstruction device to which this type of image reconstruction method is applied processes different lines of the same projection in parallel in order to perform multiple processing of back projection interpolation calculations.
例えば第3図に示すように、各バックプロジェクション
ブロック(BPブロック)には、バックプロジェクショ
ン・インプットφメモリ(BIM)と、ローカルメモリ
(LM)とをそれぞれ設ける。For example, as shown in FIG. 3, each back projection block (BP block) is provided with a back projection input φ memory (BIM) and a local memory (LM).
そして、各BPブロックにおいて、センタリング演算部
(CENT)からのデータをBIMで受ける毎に異プロ
ジェクションの同一ラインの演算をし、LM上で和算を
行なうことにより、イメージメモリ(I M)上ヘライ
トするものであった。この場合、BPブロックにおいて
計算された画像上座標に対応したIM上アドレスへ第4
図に示す如くプロジェクション(PROJI〜PROJ
N)毎に累積加算されて多重化がなされる。なお、第3
図中、Aはアドレス、Dはデータを示す。Then, in each BP block, each time the BIM receives data from the centering calculation unit (CENT), calculations are performed on the same line in a different projection, and summation is performed on the LM. It was something to do. In this case, the fourth address on the IM corresponding to the coordinates on the image calculated in the BP block is
As shown in the figure, the projection (PROJI~PROJ
N) are cumulatively added and multiplexed. In addition, the third
In the figure, A indicates an address and D indicates data.
(発明が解決しようとする課題)
しかしながら従来のこの種の画像再構成方式のように多
重処理する場合においては、各BPブロックにそれぞれ
専用のLMを設け、このLMによりデータを一時退避す
る必要があることから、そのLMの容量が多重化数、処
理単位を制限することになる。しかも、各BPブロック
において和算器が必要であり、またBP前データを納め
るBIMが比較的大容量であることが必要である等の回
路構成上の不都合があった。しかも、BPブロックにお
ける演算結果を一旦LMに貯めておき、その後各プロジ
ェクションの同一ポインド毎に算出値を累積加算する必
要があることから多重処理に際しての処理時間を更に短
縮することができない状況にあった。(Problem to be Solved by the Invention) However, when performing multiple processing as in the conventional image reconstruction method of this type, it is necessary to provide a dedicated LM for each BP block and temporarily save data using this LM. For this reason, the capacity of the LM limits the number of multiplexes and the processing unit. Furthermore, each BP block requires an adder, and the BIM that stores pre-BP data must have a relatively large capacity, which are disadvantageous in terms of circuit configuration. Moreover, it is necessary to temporarily store the calculation results in the BP block in the LM, and then cumulatively add the calculated values for the same point in each projection, making it impossible to further reduce the processing time during multiprocessing. Ta.
本発明は、係る事情に着目してなされたもので、その目
的とするところは、BP補間演算を多重処理する演算部
の回路構成を簡素化し、且つ、その多重処理の処理時間
を大幅に短縮することができる画像再構成方式を提供す
ることにある。The present invention has been made with attention to such circumstances, and its purpose is to simplify the circuit configuration of a calculation unit that performs multiple processing of BP interpolation calculations, and to significantly shorten the processing time of the multiple processing. The object of the present invention is to provide an image reconstruction method that can perform the following tasks.
[発明の構成]
(課題を解決するための手段)
本発明は、上記の目的を達成するため、CTスキャンに
より得られる収集データを基に画像再構成する際、複数
のBPブロックによりBP補間演算を多重処理する画像
再構成方式において、前記各BPブロックの相互間をカ
スケード接続し、異なるプロジェクションの同一ライン
をパイプライン並列処理し、同時に累積加算することに
より、前記多重処理を実行することを特徴とするもので
ある。[Structure of the Invention] (Means for Solving the Problem) In order to achieve the above object, the present invention performs BP interpolation calculation using a plurality of BP blocks when reconstructing an image based on collected data obtained by CT scan. In the image reconstruction method that performs multiple processing, the multiple processing is performed by cascading the BP blocks, performing pipeline parallel processing on the same line of different projections, and performing cumulative addition at the same time. That is.
(作用)
本発明による画像再構成方式であれば、BP多重化方向
がプロジェクション方向となるため、従来必要としてい
たBP演算後段のLMを省略することができ、また同−
BPが異ラインであるので、BIMは1プロジ工クシヨ
ン分の記憶容量で済むことから、演算部を従来に比して
簡素な構成にすることができる。更に、BPブロックと
して累積加算のサイクルもパイプライン処理の中に組み
込むことができ、これにより外見的にはその累積加算の
時間を省略することが可能となる。(Function) With the image reconstruction method according to the present invention, since the BP multiplexing direction becomes the projection direction, it is possible to omit the LM at the subsequent stage of BP calculation, which was required in the past.
Since the BPs are on different lines, the BIM only requires the storage capacity for one project, so the arithmetic unit can have a simpler configuration than the conventional one. Furthermore, the cycle of cumulative addition as a BP block can also be incorporated into the pipeline processing, thereby making it possible to omit the time for cumulative addition.
(実施例)
第1図は、本発明の画像再構成方式が適用された一実施
例のXIJ*CTスキャナにおける画像再構成部の概略
を示すブロック図である。(Embodiment) FIG. 1 is a block diagram schematically showing an image reconstruction unit in an XIJ*CT scanner according to an embodiment to which the image reconstruction method of the present invention is applied.
この一実施例における画像再構成部は、直接法、特にセ
ンターリング・ド・バックプロジェクション法により画
像再構成を行なうために、センターリング演算ブロック
1、センタリング・アウトプット・メモリ(COM)2
、BP演算制御部3、BP演算部4.1M5を備えてい
る。The image reconstruction unit in this embodiment includes a centering operation block 1, a centering output memory (COM) 2, and a centering operation block 1, a centering output memory (COM) 2, and a centering operation block 1, in order to reconstruct an image by a direct method, especially a centering back projection method.
, a BP calculation control section 3, and a BP calculation section 4.1M5.
センタリング演算部1は、図示しないX線検出機からの
収集データをセンターリングするための演算処理を行な
い、この処理結果をC0M2へ順次貯える。The centering calculation unit 1 performs calculation processing for centering data collected from an X-ray detector (not shown), and sequentially stores the processing results in C0M2.
BPeL算制御部3は、図示しないホストCPUからの
制御信号に応答してBPIfL算部4にインストラクシ
ョン信号(I信号)を送出し、BP演算部4をコントロ
ールする。The BPeL calculation control unit 3 sends an instruction signal (I signal) to the BPIfL calculation unit 4 in response to a control signal from a host CPU (not shown), thereby controlling the BP calculation unit 4.
BP演算部4は、複数のBPブロック6を備えていて各
BPブロック6には、B IM7、BP演算回路8、シ
フトレジスタ9を備えている。The BP calculation unit 4 includes a plurality of BP blocks 6, and each BP block 6 includes a BIM 7, a BP calculation circuit 8, and a shift register 9.
ここで、81M7は、C0M2に一旦貯えられたセンタ
ーリングデータをセンターリング演算ブロック1のアド
レスとともに受ける一方、BP演算回路8からのアドレ
スに従ってBP演算回路8との間でデータのやりとりを
行なえる。Here, the 81M7 receives the centering data once stored in the C0M2 together with the address of the centering calculation block 1, and can exchange data with the BP calculation circuit 8 according to the address from the BP calculation circuit 8.
BP演算回路8は、81M7からのセンターリングデー
タを基にBP演算を実行するものであるが、BPブロッ
ク6の相互間においてカスケード接続される一方、BP
演算制御部3からのI信号をシフトレジスタって順次シ
フトして受ける接続とされたパイプライン並列処理の回
路を形成しているものである。そして、最終段のBP演
算回路8からアドレス(A)がシフトレジスタ10及び
セレクタ11を介して1M5に加え、そのアドレス(A
)とともに異なるプロジェクションの同一ラインのBP
演算の結果りが加算器5aを介して1M5へ加えるよう
になされている。The BP calculation circuit 8 executes BP calculation based on the centering data from the 81M7, and is connected in cascade between the BP blocks 6.
It forms a pipeline parallel processing circuit which is connected to sequentially shift and receive the I signal from the arithmetic control unit 3 using a shift register. Then, the address (A) from the final stage BP calculation circuit 8 is added to 1M5 via the shift register 10 and selector 11, and the address (A) is added to 1M5 via the shift register 10 and selector 11.
) of the same line of different projections with
The result of the operation is added to 1M5 via an adder 5a.
従って、BP演算部4において、異なるプロジェクショ
ンの同一ラインについてパイプライン並列処理がなされ
、これが同時に累積加算されるから、BPブロック6上
で計算された画像上座標に対応した1MS上アドレスへ
第2図に示す如く各プロジェクション(PROJI〜P
ROJN)を通して同一ラインに多重化がなされる。Therefore, in the BP calculation unit 4, pipeline parallel processing is performed on the same line of different projections, and this is cumulatively added at the same time, so that the 1MS address corresponding to the image coordinates calculated on the BP block 6 is transferred to As shown in each projection (PROJI~P
Multiplexing is done on the same line through ROJN).
前述の如く、各BPブロック6の相互間をカスケード接
続し、BP多重化方向をプロジェクション方向とするこ
とにより、前段出力を次段でリアルタイムで加算するこ
とができるから、従来必要としていたBP演算後段のL
Mを省略することができ、またBIM7を1プロジ工ク
シヨン分の記憶容量のものとすることができる。しかも
、累積加算のサイクルもパイプライン処理の中に組み込
まれているため、外見的にはその時間が省略されたもの
となる。As mentioned above, by cascading the BP blocks 6 and setting the BP multiplexing direction as the projection direction, the outputs of the previous stage can be added in real time at the next stage, which eliminates the need for the post-stage BP calculation, which was previously required. L of
M can be omitted, and BIM7 can have a storage capacity for one project. Furthermore, since the cumulative addition cycle is also incorporated into the pipeline processing, the time required for this process appears to be omitted.
[発明の効果]
以上説明したように、本発明の画像再構成方式は、複数
のBPブロックの相互間をカスケード接続し、異なるプ
ロジェクションの同一ラインをパイプライン並列処理し
、同時に累積加算することにより、BP補間演算を多重
処理することから、BP補間演算を多重処理する演算部
の回路構成を簡素化することができる。また、その多重
処理の処理時間を従来に比して見掛上大幅に短縮するこ
とができるという利点が得られるものである。[Effects of the Invention] As explained above, the image reconstruction method of the present invention connects a plurality of BP blocks in cascade, performs pipeline parallel processing on the same line of different projections, and simultaneously performs cumulative addition. , BP interpolation calculations are multi-processed, it is possible to simplify the circuit configuration of the calculation unit that multi-processes the BP interpolation calculations. Further, there is an advantage that the processing time for the multiple processing can be apparently significantly shortened compared to the conventional method.
第1図は本発明が適用された一実施例構成における画像
再構成部の概略を示すブロック図、第2図は本発明の一
実施例における多重化の状態を示す模式図、第3図は従
来の画像再構成部の概略を示すブロック図、第4図は従
来の多重化の状態を示す模式図である。
1・・・センターリング演算ブロック
2・・・センターリングφアウトプット・メモリ(CO
M)
3・・・バックプロジェクション(B P)演算制御部
4・・・バックプロジェクション(B P)演算部5・
・・イメージメモリ (IM)
6・・・バックプロジェクション・ブロック(BPブロ
ック)
7・・・バックプロジェクション・インプット番メモリ
(BIM)
8・・・バックプロジェクション(B P)演算回路9
.10・・・シフトレジスタ
11・・・セレクタFIG. 1 is a block diagram schematically showing an image reconstruction unit in an embodiment to which the present invention is applied, FIG. 2 is a schematic diagram showing a multiplexing state in an embodiment of the present invention, and FIG. FIG. 4 is a block diagram illustrating an outline of a conventional image reconstruction unit, and FIG. 4 is a schematic diagram illustrating a conventional multiplexing state. 1... Centering calculation block 2... Centering φ output memory (CO
M) 3... Back projection (B P) calculation control section 4... Back projection (B P) calculation section 5.
...Image memory (IM) 6...Back projection block (BP block) 7...Back projection input number memory (BIM) 8...Back projection (BP) calculation circuit 9
.. 10...Shift register 11...Selector
Claims (1)
像再構成する際、複数のバックプロジェクションブロッ
クによりバックプロジェクション補間演算を多重処理す
る画像再構成方式において、前記各バックプロジェクシ
ョンブロックの相互間をカスケード接続し、異なるプロ
ジェクションの同一ラインをパイプライン並列処理し、
同時に累積加算することにより、前記多重処理を実行す
ることを特徴とする画像再構成方式。(1) When reconstructing an image based on collected data obtained by CT scan, in an image reconstruction method that multi-processes back projection interpolation calculations using multiple back projection blocks, the back projection blocks are connected in cascade to each other. and pipeline parallel processing of the same line of different projections,
An image reconstruction method characterized in that the multiple processing is executed by performing cumulative addition at the same time.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1093121A JP2772027B2 (en) | 1989-04-14 | 1989-04-14 | Image reconstruction method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1093121A JP2772027B2 (en) | 1989-04-14 | 1989-04-14 | Image reconstruction method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02272680A true JPH02272680A (en) | 1990-11-07 |
JP2772027B2 JP2772027B2 (en) | 1998-07-02 |
Family
ID=14073689
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1093121A Expired - Lifetime JP2772027B2 (en) | 1989-04-14 | 1989-04-14 | Image reconstruction method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2772027B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102945294A (en) * | 2012-10-12 | 2013-02-27 | 西安理工大学 | Underground integrated pipeline non-standard rectangular connector determination method based on BIM (Building Information Modeling) |
-
1989
- 1989-04-14 JP JP1093121A patent/JP2772027B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102945294A (en) * | 2012-10-12 | 2013-02-27 | 西安理工大学 | Underground integrated pipeline non-standard rectangular connector determination method based on BIM (Building Information Modeling) |
Also Published As
Publication number | Publication date |
---|---|
JP2772027B2 (en) | 1998-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6077265A (en) | Vector processor | |
JP3237858B2 (en) | Arithmetic unit | |
JPH03286332A (en) | Digital data processor | |
JPH02272680A (en) | Image reconstruction system | |
US5602727A (en) | Image processor | |
JPS6339932B2 (en) | ||
JPS6057436A (en) | Arithmetic processor | |
JP3526773B2 (en) | Multiprocessor device and control method thereof | |
JPH04148372A (en) | Hash value calculation processing system | |
JP3088956B2 (en) | Arithmetic unit | |
JPH0233173B2 (en) | ||
JP2982129B2 (en) | Micro program controller | |
JPS60250475A (en) | Vector processor | |
JP2925842B2 (en) | Pipeline processing equipment | |
JPS58201138A (en) | Digital signal processing circuit | |
JPS63141131A (en) | Pipeline control system | |
JPS60144830A (en) | Information processor | |
JPS58163061A (en) | Parallel picture processor | |
JPH01112347A (en) | Address control circuit for digital signal processor | |
JPS63289679A (en) | Geometrical arithmetic unit | |
JPS6220590B2 (en) | ||
JPH04181373A (en) | Vector processor | |
JPH01111233A (en) | Interruption control system | |
JPH1040168A (en) | Data processor | |
JPS63208124A (en) | Microprogram controller |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080417 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090417 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term |