JP2772027B2 - Image reconstruction method - Google Patents

Image reconstruction method

Info

Publication number
JP2772027B2
JP2772027B2 JP1093121A JP9312189A JP2772027B2 JP 2772027 B2 JP2772027 B2 JP 2772027B2 JP 1093121 A JP1093121 A JP 1093121A JP 9312189 A JP9312189 A JP 9312189A JP 2772027 B2 JP2772027 B2 JP 2772027B2
Authority
JP
Japan
Prior art keywords
image reconstruction
reconstruction method
projection
block
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1093121A
Other languages
Japanese (ja)
Other versions
JPH02272680A (en
Inventor
和也 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Canon Medical Systems Corp
Original Assignee
Toshiba Corp
Toshiba Medical Systems Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Medical Systems Engineering Co Ltd filed Critical Toshiba Corp
Priority to JP1093121A priority Critical patent/JP2772027B2/en
Publication of JPH02272680A publication Critical patent/JPH02272680A/en
Application granted granted Critical
Publication of JP2772027B2 publication Critical patent/JP2772027B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Apparatus For Radiation Diagnosis (AREA)
  • Magnetic Resonance Imaging Apparatus (AREA)
  • Image Processing (AREA)
  • Image Analysis (AREA)

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、CTスキャンにより得られる収集データを基
に画像再構成する際、複数のバックプロジェクションブ
ロックによりバックプロジェクション補間演算を多重処
理する画像再構成方式に関し、特に多重処理方式の改良
に関する。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial application field) The present invention performs back-projection interpolation calculation by a plurality of back-projection blocks when reconstructing an image based on acquired data obtained by a CT scan. The present invention relates to an image reconstruction method that performs multiplex processing, and more particularly, to an improvement of the multiplex processing method.

(従来の技術) 従来のこの種の画像再構成方式が適用された画像再構
成装置は、バックプロジェクション補間演算を多重処理
するため、同一プロジェクションの異なるラインを並列
処理するものであった。
(Prior Art) A conventional image reconstructing apparatus to which this kind of image reconstructing method is applied performs parallel processing of different lines of the same projection in order to multiplex the backprojection interpolation calculation.

例えば第3図に示すように、各バックプロジェクショ
ンブロック(BPブロック)には、バックプロジェクショ
ン・インプット・メモリ(BIM)と、ローカルメモリ(L
M)とをそれぞれ設ける。そして、各BPブロックにおい
て、センタリング演算部(CENT)からのデータをBIMで
受ける毎に異プロジェクションの同一ラインの演算を
し、LM上で和算を行なうことにより、イメージメモリ
(IM)上へライトするものであった。この場合、BPブロ
ックにおいて計算された画像上座標に対応したIM上アド
レスへ第4図に示す如くプロジェクション(PROJ1〜PRO
JN)毎に累積加算されて多重化がなされる。なお、第3
図中、Aはアドレス、Dはデータを示す。
For example, as shown in FIG. 3, each back projection block (BP block) includes a back projection input memory (BIM) and a local memory (L).
M). Then, in each BP block, every time the data from the centering calculation unit (CENT) is received by BIM, the same line of different projection is calculated, and the sum is performed on the LM to write on the image memory (IM). Was to do. In this case, as shown in FIG. 4, the projections (PROJ1 to PROJ1) are transferred to the IM address corresponding to the coordinates on the image calculated in the BP block.
JN) is cumulatively added and multiplexed. The third
In the figure, A indicates an address, and D indicates data.

(発明が解決しようとする課題) しかしながら従来のこの種の画像再構成方式のように
多重処理する場合においては、各BPブロックにそれぞれ
専用のLMを設け、このLMによりデータを一時退避する必
要があることから、そのLMの容量が多重化数、処理単位
を制限することになる。しかも、各BPブロックにおいて
和算器が必要であり、またBP前データを納めるBIMが比
較的大容量であることが必要である等の回路構成上の不
都合があった。しかも、BPブロックにおける演算結果を
一旦LMに貯めておき、その後各プロジェクションの同一
ポイント毎に算出値を累積加算する必要があることから
多重処理に際しての処理時間を更に短縮することができ
ない状況にあった。
(Problems to be Solved by the Invention) However, in the case of multiplex processing such as the conventional image reconstruction method of this type, it is necessary to provide a dedicated LM for each BP block and temporarily save data by using this LM. For this reason, the capacity of the LM limits the number of multiplexes and the processing unit. In addition, there is an inconvenience in the circuit configuration, such as the necessity of an adder in each BP block, and the necessity of a relatively large capacity of the BIM for storing the pre-BP data. In addition, it is necessary to temporarily store the calculation result in the BP block in the LM and then accumulate the calculated value for each same point in each projection. Was.

本発明は、係る事情に着目してなされたもので、その
目的とするところは、BP補間演算を多重処理する演算部
の回路構成を簡素化し、且つ、その多重処理の処理時間
を大幅に短縮することができる画像再構成方式を提供す
ることにある。
The present invention has been made in view of such circumstances, and its purpose is to simplify the circuit configuration of an arithmetic unit that performs multiplexing of BP interpolation calculations and greatly reduce the processing time of the multiplexing processing. It is an object of the present invention to provide an image reconstruction method capable of performing the above-mentioned operations.

[発明の構成] (課題を解決するための手段) 本発明は、上記の目的を達成するため、CTスキャンに
より得られる収集データを基に画像再構成する際、複数
のBPブロックによりBP補間演算を多重処理する画像再構
成方式において、 前記各BPブロックの相互間をカスケード接続し、異な
るプロジェクションの同一ラインをパイプライン並列処
理し、同時に累積加算することにより、前記多重処理を
実行することを特徴とするものである。
[Configuration of the Invention] (Means for Solving the Problems) In order to achieve the above object, the present invention provides a BP interpolation operation using a plurality of BP blocks when reconstructing an image based on acquired data obtained by a CT scan. In the image reconstruction method of performing multiplex processing, the multiplex processing is performed by cascade-connecting the respective BP blocks, performing pipeline parallel processing on the same line of different projections, and accumulative addition at the same time. It is assumed that.

(作用) 本発明による画像再構成方式であれば、BP多重化方向
がプロジェクション方向となるため、従来必要としてい
たBP演算後段のLMを省略することができ、また同一BPが
異ラインであるので、BIMは1プロジェクション分の記
憶容量で済むことから、演算部を従来に比して簡素な構
成にすることができる。更に、BPブロックとして累積加
算のサイクルもパイプライン処理の中に組み込むことが
でき、これにより外見的にはその累積加算の時間を省略
することが可能となる。
(Operation) With the image reconstruction method according to the present invention, the BP multiplexing direction is the projection direction, so that the LM after the BP calculation, which was conventionally required, can be omitted, and the same BP is a different line. Since the BIM requires only a storage capacity for one projection, the arithmetic unit can have a simpler configuration than the conventional one. Furthermore, the cycle of the cumulative addition can be incorporated into the pipeline processing as a BP block, so that the time of the cumulative addition can be apparently omitted.

(実施例) 第1図は、本発明の画像再構成方式が適用された一実
施例のX線CTスキャナにおける画像再構成部の概略を示
すブロック図である。
(Embodiment) FIG. 1 is a block diagram schematically showing an image reconstruction unit in an X-ray CT scanner according to an embodiment to which the image reconstruction system of the present invention is applied.

この一実施例における画像再構成部は、直接法、特に
センターリング・ド・バックプロジェクション法により
画像再構成を行なうために、センターリング演算ブロッ
ク1、センタリング・アウトプット・メモリ(COM)
2、BP演算制御部3、BP演算部4、IM5を備えている。
The image reconstruction unit in this embodiment includes a centering operation block 1 and a centering output memory (COM) for performing image reconstruction by a direct method, in particular, a centering back projection method.
2, a BP calculation control unit 3, a BP calculation unit 4, and an IM5.

センタリング演算部1は、図示しないX線検出器から
の収集データをセンターリングするための演算処理を行
ない、この処理結果をCOM2へ順次貯える。
The centering calculation unit 1 performs calculation processing for centering collected data from an X-ray detector (not shown), and sequentially stores the processing results in COM2.

BP演算制御部3は、図示しないホストCPUからの制御
信号に応答してBP演算部4にインストラクション信号
(I信号)を送出し、BP演算部4をコントロールする。
The BP calculation control unit 3 sends an instruction signal (I signal) to the BP calculation unit 4 in response to a control signal from a host CPU (not shown), and controls the BP calculation unit 4.

BP演算部4は、複数のBPブロック6を備えていて各BP
ブロック6には、BIM7、BP演算回路8、シフトレジスタ
9を備えている。
The BP calculation unit 4 includes a plurality of BP blocks 6
The block 6 includes a BIM 7, a BP operation circuit 8, and a shift register 9.

ここで、BIM7は、COM2に一旦貯えられたセンターリン
グデータをセンターリング演算ブロック1のアドレスと
ともに受ける一方、BP演算回路8からのアドレスに従っ
てBP演算回路8との間でデータのやりとりを行なえる。
Here, the BIM 7 receives the centering data once stored in the COM 2 together with the address of the centering operation block 1, and can exchange data with the BP operation circuit 8 according to the address from the BP operation circuit 8.

BP演算回路8は、BIM7からのセンターリングデータを
基にBP演算を実行するものであるが、BPブロック6の相
互間においてカスケード接続される一方、BP演算制御部
3からのI信号をシフトレジスタ9で順次シフトして受
ける接続とされたパイプライン並列処理の回路を形成し
ているものである。そして、最終段のBP演算回路8から
アドレス(A)がシフトレジスタ10及びセレクタ11を介
してIM5に加え、そのアドレス(A)とともに異なるプ
ロジェクションの同一ラインのBP演算の結果Dが加算器
5aを介してIM5へ加えるようになされている。
The BP operation circuit 8 executes a BP operation based on the centering data from the BIM 7. The BP operation circuit 8 is cascaded between the BP blocks 6, while the I signal from the BP operation control unit 3 is shifted by a shift register. 9, a circuit for pipeline parallel processing which is sequentially shifted and received. Then, the address (A) from the BP operation circuit 8 in the final stage is added to IM5 via the shift register 10 and the selector 11, and the result D of the BP operation of the same line in a different projection is added to the adder together with the address (A).
It is intended to be added to IM5 via 5a.

従って、BP演算部4において、異なるプロジェクショ
ンの同一ラインについてパイプライン並列処理がなさ
れ、これが同時に累積加算されるから、BPブロック6上
で計算された画像上座標に対応したIM5上アドレスへ第
2図に示す如く各プロジェクション(PROJ1〜PROJN)を
通して同一ラインに多重化がなされる。
Therefore, in the BP calculation unit 4, pipeline parallel processing is performed on the same line of different projections, and the parallel processing is simultaneously performed. As shown in (1), multiplexing is performed on the same line through each projection (PROJ1 to PROJN).

前述の如く、各BPブロック6の相互間をカスケード接
続し、BP多重化方向をプロジェクション方向とすること
により、前段出力を次段でリアルタイムで加算すること
ができるから、従来必要としていたBP演算後段のLMを省
略することができ、またBIM7を1プロジェクション分の
記憶容量のものとすることができる。しかも、累積加算
のサイクルもパイプラインの処理の中に組み込まれてい
るため、外見的にはその時間が省略されたものとなる。
As described above, by cascading the BP blocks 6 and setting the BP multiplexing direction to the projection direction, the output of the previous stage can be added in real time at the next stage. LM can be omitted, and the BIM 7 can have a storage capacity for one projection. Moreover, since the cycle of the cumulative addition is also incorporated in the processing of the pipeline, the time is apparently omitted.

[発明の効果] 以上説明したように、本発明の画像再構成方式は、複
数のBPブロックの相互間をカスケード接続し、異なるプ
ロジェクションの同一ラインをパイプライン並列処理
し、同時に累積加算することにより、BP補間演算を多重
処理することから、BP補間演算を多重処理する演算部の
回路構成を簡素化することができる。また、その多重処
理の処理時間を従来に比して見掛上大幅に短縮すること
ができるという利点が得られるものである。
[Effects of the Invention] As described above, the image reconstruction method of the present invention performs cascade connection between a plurality of BP blocks, performs pipeline parallel processing on the same line of different projections, and performs cumulative addition at the same time. Since the BP interpolation operation is multiplexed, the circuit configuration of the operation unit that multiplexes the BP interpolation operation can be simplified. In addition, there is an advantage that the processing time of the multiplexing process can be apparently significantly reduced as compared with the related art.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明が適用された一実施例構成における画像
再構成部の概略を示すブロック図、第2図は本発明の一
実施例における多重化の状態を示す模式図、第3図は従
来の画像再構成部の概略を示すブロック図、第4図は従
来の多重化の状態を示す模式図である。 1……センターリング演算ブロック 2……センターリング・アウトプット・メモリ(COM) 3……バックプロジェクション(BP)演算制御部 4……バックプロジェクション(BP)演算部 5……イメージメモリ(IM) 6……バックプロジェクション・ブロック(BPブロッ
ク) 7……バックプロジェクション・インプット・メモリ
(BIM) 8……バックプロジェクション(BP)演算回路 9,10……シフトレジスタ 11……セレクタ
FIG. 1 is a block diagram schematically showing an image reconstructing unit in one embodiment of the present invention, FIG. 2 is a schematic diagram showing a multiplexing state in one embodiment of the present invention, and FIG. FIG. 4 is a block diagram schematically showing a conventional image reconstructing unit, and FIG. 4 is a schematic diagram showing a conventional multiplexing state. 1 centering calculation block 2 centering output memory (COM) 3 back projection (BP) calculation control unit 4 back projection (BP) calculation unit 5 image memory (IM) 6 …… Back projection block (BP block) 7 …… Back projection input memory (BIM) 8 …… Back projection (BP) arithmetic circuit 9,10… Shift register 11 …… Selector

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) A61B 6/03──────────────────────────────────────────────────続 き Continued on the front page (58) Fields surveyed (Int.Cl. 6 , DB name) A61B 6/03

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】CTスキャンにより得られる収集データを基
に画像再構成する際、複数のバックプロジェクションブ
ロックによりバックプロジェクション補間演算を多重処
理する画像再構成方式において、 前記各バックプロジェクションブロックの相互間をカス
ケード接続し、異なるプロジェクションの同一ラインを
パイプライン並列処理し、同時に累積加算することによ
り、前記多重処理を実行することを特徴とする画像再構
成方式。
1. An image reconstruction method for multiplexing a back projection interpolation operation by using a plurality of back projection blocks when reconstructing an image based on acquired data obtained by a CT scan, comprising the steps of: An image reconstruction method, wherein the multiplexing process is performed by cascade-connecting, performing pipeline parallel processing on the same line of different projections, and simultaneously performing cumulative addition.
JP1093121A 1989-04-14 1989-04-14 Image reconstruction method Expired - Lifetime JP2772027B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1093121A JP2772027B2 (en) 1989-04-14 1989-04-14 Image reconstruction method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1093121A JP2772027B2 (en) 1989-04-14 1989-04-14 Image reconstruction method

Publications (2)

Publication Number Publication Date
JPH02272680A JPH02272680A (en) 1990-11-07
JP2772027B2 true JP2772027B2 (en) 1998-07-02

Family

ID=14073689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1093121A Expired - Lifetime JP2772027B2 (en) 1989-04-14 1989-04-14 Image reconstruction method

Country Status (1)

Country Link
JP (1) JP2772027B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102945294B (en) * 2012-10-12 2015-02-18 西安理工大学 Underground integrated pipeline non-standard rectangular connector determination method based on BIM (Building Information Modeling)

Also Published As

Publication number Publication date
JPH02272680A (en) 1990-11-07

Similar Documents

Publication Publication Date Title
US5301344A (en) Multibus sequential processor to perform in parallel a plurality of reconfigurable logic operations on a plurality of data sets
EP0225166B1 (en) Apparatus for processing image data
JP3237858B2 (en) Arithmetic unit
JPH04213175A (en) Dispersion processing apparatus for use in large area rendering
JP2772027B2 (en) Image reconstruction method
US4520442A (en) Digital data processing and storage system especially for a tomodensitometer, and a tomodensitometer equipped with said system
US4941094A (en) Image reconstruction data processing unit
EP0114203B1 (en) An image processor
JPH06223166A (en) General processor for image processing
US5703920A (en) Computed tomography apparatus with image production using fourier reconstruction
JPH0231283A (en) Picture re-constituting device
JPH0435792B2 (en)
JP2536183B2 (en) Image processing method and apparatus
JP3088956B2 (en) Arithmetic unit
JPS58201138A (en) Digital signal processing circuit
JP2508835B2 (en) Image generation device
JP2982129B2 (en) Micro program controller
JP2852050B2 (en) Image processing device
JPH0375905B2 (en)
JPH1153344A (en) Matrix operation unit and numerical operation processor having the same
JPH03267047A (en) X-ray ct apparatus
JPH0436015B2 (en)
JPS63289679A (en) Geometrical arithmetic unit
JPS60250475A (en) Vector processor
JPH0423083A (en) Enlarging interpolation processing circuit

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080417

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090417

Year of fee payment: 11

EXPY Cancellation because of completion of term