JPS6331643A - Operation device for x-ray ct apparatus - Google Patents

Operation device for x-ray ct apparatus

Info

Publication number
JPS6331643A
JPS6331643A JP61172749A JP17274986A JPS6331643A JP S6331643 A JPS6331643 A JP S6331643A JP 61172749 A JP61172749 A JP 61172749A JP 17274986 A JP17274986 A JP 17274986A JP S6331643 A JPS6331643 A JP S6331643A
Authority
JP
Japan
Prior art keywords
data
processing
arithmetic
unit
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61172749A
Other languages
Japanese (ja)
Inventor
健二 大熊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP61172749A priority Critical patent/JPS6331643A/en
Publication of JPS6331643A publication Critical patent/JPS6331643A/en
Pending legal-status Critical Current

Links

Landscapes

  • Analysing Materials By The Use Of Radiation (AREA)
  • Apparatus For Radiation Diagnosis (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Abstract] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、被検体に関する収集データから画像を作成す
る前処理及び再構成処理を行い、作成された画像をさら
に画像処理するX線CT装置用演算装置に関する。
Detailed Description of the Invention [Objective of the Invention] (Industrial Application Field) The present invention performs preprocessing and reconstruction processing to create an image from collected data regarding a subject, and further performs image processing on the created image. The present invention relates to an arithmetic device for an X-ray CT device.

(従来の技術) X線CT装置においては被1食体に曝射したX線の各部
位ごとの吸収係数をx′fjA検出器によって検出し、
収集データとしてこれを基に画像再生が行われる。この
ためには第1段階として、収集データから画像を作成す
る前処理及び再構成処理を行い、次に第2段階として作
成された画像に対してさらにフィルタリング等の画像処
理を施すことが行われる。
(Prior art) In an X-ray CT device, an x'fjA detector detects the absorption coefficient of each part of the X-rays irradiated to the target object.
Image reproduction is performed based on this collected data. To do this, the first step is to perform preprocessing and reconstruction processing to create an image from the collected data, and the second step is to perform further image processing such as filtering on the created image. .

この場合第1段階の前処理及び再構成処理においては、
処理すべきデータは時系列的に入力されてくるので、第
7図のようにこれらのデータを処理ユニソ1−(7’ロ
セソシングユニソト)1,2゜3によって時系列的に処
理することが行われ、いわゆるバイブライン処理(シリ
アル処理)が行われる。そしてこのように処理されたデ
ータは順次記憶装置4に格納される。
In this case, in the first stage preprocessing and reconstruction processing,
Since the data to be processed is input in chronological order, these data are processed in chronological order by Processing Uniso 1-(7'Lossessing Unisoto) 1,2゜3 as shown in Figure 7. The so-called vibe line processing (serial processing) is performed. The data processed in this way is stored in the storage device 4 in sequence.

一方第2段階の画像処理においては、処理すべきデータ
は既に得られている複数のデータ(2次元又は3次元デ
ータ)が対象であるため、第8図のように複数データを
同時に取り込んで処理ユニット5,6.7によって同時
に処理することが行われパラレル処理が行われる。
On the other hand, in the second stage of image processing, the data to be processed is multiple data (2D or 3D data) that has already been obtained, so multiple data are simultaneously imported and processed as shown in Figure 8. Units 5, 6, and 7 perform simultaneous processing, resulting in parallel processing.

従って、従来のX線CT装置用演算装置は、2つの処理
方式に対応した2種類のハードウェア構成が必要となっ
ている。
Therefore, the conventional arithmetic unit for an X-ray CT apparatus requires two types of hardware configurations corresponding to the two processing methods.

例えばパイプライン処理方式に対応したハードウェア構
成は、パイプライン処理に適した機能に固定されており
、これをパラレル処理に適用することは不可能となって
いる。
For example, a hardware configuration compatible with a pipeline processing method is fixed to functions suitable for pipeline processing, and it is impossible to apply this to parallel processing.

(発明が解決しようとする問題点) このように従来のX ′!aCT装置用演算装置におい
ては、2つのデータ処理方式に対応した2種類のハード
ウェア構成を必要としているので、装置の価格/性能比
が低下するという問題がある。
(Problem to be solved by the invention) In this way, the conventional X'! Since the arithmetic unit for the aCT apparatus requires two types of hardware configurations corresponding to two data processing methods, there is a problem in that the price/performance ratio of the apparatus decreases.

本発明は、このような問題に対処してなされたもので、
2つの異なったデータ処理方式に共通に適用できるハー
ドウェア構成を備えたX線CT装置用演算装置を提供す
ることを目的とするものである。
The present invention was made in response to such problems.
It is an object of the present invention to provide an arithmetic unit for an X-ray CT apparatus that has a hardware configuration that can be commonly applied to two different data processing methods.

〔発明の構成〕[Structure of the invention]

(問題点を解決するための手段) 上記目的を達成するために本発明は、データを所望の処
理すべき演算ユニットを複数個直列及び並列に接続し、
各々の演算ユニットにアドレスマツピング機能を有する
メモリユニットを接続して、各々のメモリユニットのア
ドレスマツピングaR及び各メモリユニット間のデータ
転送をコントローラによって制御す北ように構成したも
のである。
(Means for Solving the Problems) In order to achieve the above object, the present invention connects a plurality of arithmetic units in series and parallel to process data in a desired manner,
A memory unit having an address mapping function is connected to each arithmetic unit, and a controller controls address mapping of each memory unit and data transfer between each memory unit.

(作 用) パイプライン処理を行うときは直列に接続された演算ユ
ニットの経路を利用してデータ処理が行われ、一方パラ
レル処理を行うときは並列に接続された演算ユニットの
経路を利用してデータ処理が行われる。いずれのデータ
処理方式においても処理されたデータは共にメモリユニ
ットに格納される。
(Function) When performing pipeline processing, data processing is performed using the paths of the arithmetic units connected in series, while when performing parallel processing, the data processing is performed using the paths of the arithmetic units connected in parallel. Data processing is performed. In either data processing method, the processed data is stored in a memory unit.

(実施例) 第1図は本発明実施例のX線CT装置用演算装置を示す
ブロック図で、データの所望の処理を行う複数の演算ユ
ニッ1−11.12.13がバスL+、Lxによって直
列に接続され、またバス’I +  12 +  12
によって並列に接続される。各々の演算ユニット11.
12.13にはメモリユニット14,15.16が接続
され、各々のメモリユニット14,15.16にはワー
ルドブレーン17を介してワールドコントローラ18 
(以下コントローラと称する)が接続される。
(Embodiment) FIG. 1 is a block diagram showing an arithmetic unit for an X-ray CT apparatus according to an embodiment of the present invention. connected in series and also bus 'I + 12 + 12
are connected in parallel by Each calculation unit 11.
12.13 are connected to memory units 14, 15.16, and each memory unit 14, 15.16 is connected to a world controller 18 via a world brain 17.
(hereinafter referred to as a controller) is connected.

演算ユニット11,12.13は1チツプ又は複数チッ
プから成るマイクロプロセッサ及びメモリから構成され
、加減乗算、シフト、論理演算等の演算機能を有してお
り、図のように直列に又は並列に相互接続される。バス
L+ 、Lz、  lsの経路はパイプライン処理経路
を構成し、バス11゜12、(1,の各経路はパラレル
処理経路を構成する。各演算ユニット11,12.13
はプログラムによってメモリユニット14.15.16
に格納されているデータが転送可能に構成されている。
The arithmetic units 11, 12, and 13 are composed of a microprocessor and memory, each consisting of one chip or multiple chips, and have arithmetic functions such as addition, subtraction, and multiplication, shifts, and logical operations. Connected. The paths of buses L+, Lz, and ls constitute a pipeline processing path, and the paths of buses 11, 12, and (1) constitute a parallel processing path.
is programmed into memory unit 14.15.16
is configured so that data stored in it can be transferred.

メモリユニット14,15.16はコントローラ18の
制御によりコントローラ18から見たときのアドレスが
プログラムによって変更可能なアドレスマツピング機能
を有しており、また相互間のデータ転送が可能に構成さ
れている。
The memory units 14, 15, and 16 have an address mapping function that allows the address viewed from the controller 18 to be changed by a program under the control of the controller 18, and are configured to allow data transfer between them. .

コントローラ18はメモリユニット14,15゜16の
アドレスマツピング機能を制御し、また各ユニット14
,15.16間のデータ転送を制御するように動作する
。さらに、このコントローラ18は1つのメモリユニッ
トから読み出したデータを1つ又は複数のメモリユニッ
ト14.15゜16に同時に転送するブロードキャスト
a能を有しており、これによってパイプライン処理機能
だけでなくパラレル処理機能の実現を可能にしている。
The controller 18 controls the address mapping function of the memory units 14, 15, 16, and
, 15 and 16. Furthermore, this controller 18 has a broadcast capability to simultaneously transfer data read from one memory unit to one or more memory units 14, 15, 16, thereby providing not only pipeline processing capabilities but also parallel It enables the realization of processing functions.

次に本実施例の作用を説明する。Next, the operation of this embodiment will be explained.

先ず前処理及び再構成処理を行うパイプライン処理では
、収集データは第2図のようにバスL1゜L、、l、か
ら成るパイプライン処理経路に時系動的に入力され、各
演算ユニット11.12.13によって順次に時系列的
に処理される。本実施例では代表的な補正処理例として
リファレンス補正、ログ補正及び水補正を各々演算ユニ
ッl−11,12及び13によって行う場合を示してお
り、各対応する式を挙げである。
First, in pipeline processing that performs preprocessing and reconfiguration processing, collected data is dynamically input in a time-series manner to a pipeline processing path consisting of buses L1゜L, , l, as shown in FIG. .12.13 are processed sequentially and in chronological order. In this embodiment, as a typical example of correction processing, reference correction, log correction, and water correction are performed by arithmetic units 1-11, 12, and 13, respectively, and the corresponding equations are listed below.

収集データd  (i)は先ず演算ユニット11に人力
され、予め演算ユニット11内に設定されたデータR(
i)と乗算されてリファレンス補正が行われる。処理さ
れたデータはバスL1を介して次段の演算ユニット12
に入力され、ログ補正が行われる。同様にして処理デー
タはバスLxを介して次段の演算ユニット13に人力さ
れ、水補正が行われる。このようにして処理されたデー
タはバスj23を介してメモリユニット16に格納され
る。
The collected data d(i) is first input manually to the calculation unit 11, and the data R(i) set in the calculation unit 11 in advance is
i) to perform reference correction. The processed data is transferred to the next stage arithmetic unit 12 via bus L1.
is input and log correction is performed. Similarly, the processed data is manually input to the next stage arithmetic unit 13 via the bus Lx, and water correction is performed. The data processed in this way is stored in the memory unit 16 via bus j23.

以上において演算ユニット11の乗算処理に、他の演算
ユニット12.13における処理よりも多くの時間を必
要とする場合は演算ユニット11を第3図のように3つ
のユニットlla、flb。
In the above, if the multiplication process of the arithmetic unit 11 requires more time than the processing in the other arithmetic units 12 and 13, the arithmetic unit 11 is divided into three units lla and flb as shown in FIG.

11Cに分割し、各段において部分乗算を行うようにプ
ログラムによって変更することができる。
It can be changed by a program to divide into 11C and perform partial multiplication in each stage.

この際、被乗数、乗数は各ユニットlla、llb。At this time, the multiplicand and multiplier are lla and llb for each unit.

11C共に同一データが送られることが要件となるが、
これは前述したようにコントローラ18のブロードキャ
スト機能を利用すれば容易に実現可能となる。メモリユ
ニット14,15.16は前述したようにコントローラ
1日から見たときのアドレスが自由な位置に変更可能な
アドレスマツピング機能を有しているので、分割した3
つのユニットlla、llb、llcのアドレスを各ユ
ニットに対応して接続される3つのメモリユニット(図
示せず)のメモリアドレスの一部と同一に設定すること
により、ブロードキャスト機能を容易に動作させること
ができる。
It is a requirement that the same data be sent for both 11C,
This can be easily achieved by using the broadcast function of the controller 18 as described above. As mentioned above, the memory units 14, 15, and 16 have an address mapping function that allows the address to be changed to any position when viewed from the controller 1st, so the memory units 14, 15, and 16 can be divided into three
To easily operate a broadcast function by setting the addresses of the three units lla, llb, and llc to be the same as part of the memory addresses of three memory units (not shown) connected to each unit. Can be done.

次に画像処理を行うパラレル処理について説明する。最
初にコントローラ18のブロードキャスト機能によって
、第4図のように1つのメモリユニット例えば14のア
ドレス“1”及び“2”のデータ1′及び2′が各々メ
モリユニ、ト15及び16に転送される。コントローラ
18はこれに先立って各アドレスユニット14,15.
16のアドレスマツピング機能を制御し、各ユニットの
部分メモリがコントローラ18から見たときリニアアド
レスとなるように配置し、この後に処理対象データ例え
ば前述の“1”、“2”を転送する。
Next, parallel processing for image processing will be explained. First, by the broadcast function of the controller 18, data 1' and 2' at addresses "1" and "2" of one memory unit 14, for example, are transferred to memory units 15 and 16, respectively, as shown in FIG. The controller 18 previously addresses each address unit 14, 15 .
16, the partial memory of each unit is arranged so as to have a linear address when viewed from the controller 18, and then the data to be processed, such as the above-mentioned "1" and "2", is transferred.

またこのとき各メモリユニット15.16のデータは対
応する演算ユニット12.13から見たときは、同一ア
ドレスとなるように制御Hする。
At this time, the data in each memory unit 15, 16 is controlled so that it has the same address when viewed from the corresponding arithmetic unit 12, 13.

これによって演算ユニット12.13はパラレル処理経
路7!2.7!3を介して同′時に上記データ“1′”
、“2′”の処理を行う。これによって処理データが得
られる。
As a result, the arithmetic units 12.13 simultaneously process the above data "1" via the parallel processing path 7!2.7!3.
, "2'" processing is performed. This provides processing data.

続いてコントローラ18は再びアドレスユニットのアド
レスマツピング機能を制御し、以下同様な処理がくり返
し行われることにより、所望の演算結果が得られる。
Subsequently, the controller 18 again controls the address mapping function of the address unit, and the same process is repeated to obtain the desired calculation result.

本文実施例においては演算ユニット11.12゜13同
士は相互に一次元的に接続された例について示したが、
第5図及び第6図に示したように2次元的に又は3次元
的に接続した場合にも同様に適用することができる。
In the embodiment in this text, an example is shown in which the calculation units 11, 12, 13 are connected to each other one-dimensionally,
The same application can be made to the case of connecting two-dimensionally or three-dimensionally as shown in FIGS. 5 and 6.

〔発明の効果〕〔Effect of the invention〕

以上述べたように本発明によれば、パイプライン処理及
びパラレル処理の異ったデータ処理方式に共通に適用で
きるハードウェア構成を備えるようにしたので、装置の
価格/性能比を向上させることができる。
As described above, according to the present invention, the hardware configuration that can be commonly applied to different data processing methods such as pipeline processing and parallel processing is provided, so that the price/performance ratio of the device can be improved. can.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明実施例のX 、vii CT装置用演算
装置を示すブロック図、第2図乃至第4図は共に本発明
X線CT装置用演算装置の作用を示すブロック図、第5
図及び第6図は本発明の他の実施例を示すブロック図、
第7図及び第8図は従来例を示すブロック図である。 11.12.13・・・演算ユニット、14.15.1
6・・・メモリユニット、18・・・コントローラ、 Ll、L2・・・バス(直列用)、 !、、A2,1ユ・・・ハス(並列用)。
FIG. 1 is a block diagram showing an arithmetic device for an X-ray CT device according to an embodiment of the present invention, FIGS.
and FIG. 6 are block diagrams showing other embodiments of the present invention,
FIGS. 7 and 8 are block diagrams showing conventional examples. 11.12.13... Arithmetic unit, 14.15.1
6...Memory unit, 18...Controller, Ll, L2...Bus (for series), ! ,,A2,1 u... Lotus (for parallel).

Claims (1)

【特許請求の範囲】[Claims] 被検体に関する収集データから画像を作成する前処理及
び再構成処理を行い、作成された画像をさらに画像処理
するX線CT装置用演算装置において、データの所望の
処理を行う互いに直列及び並列接続された複数の演算ユ
ニットと、各々の演算ユニットに接続されアドレスマッ
ピング機能を有する複数のメモリユニットと、各々のメ
モリユニットのアドレスマッピング機能及び各メモリユ
ニット間のデータ転送を制御するコントローラと、を備
えたことを特徴とするX線CT装置用演算装置。
In the arithmetic unit for the X-ray CT device, which performs preprocessing and reconstruction processing to create an image from collected data related to the subject, and further processes the created image, there are a plurality of arithmetic units, a plurality of memory units connected to each arithmetic unit and having an address mapping function, and a controller that controls the address mapping function of each memory unit and data transfer between each memory unit. An arithmetic device for an X-ray CT device, characterized in that:
JP61172749A 1986-07-24 1986-07-24 Operation device for x-ray ct apparatus Pending JPS6331643A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61172749A JPS6331643A (en) 1986-07-24 1986-07-24 Operation device for x-ray ct apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61172749A JPS6331643A (en) 1986-07-24 1986-07-24 Operation device for x-ray ct apparatus

Publications (1)

Publication Number Publication Date
JPS6331643A true JPS6331643A (en) 1988-02-10

Family

ID=15947609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61172749A Pending JPS6331643A (en) 1986-07-24 1986-07-24 Operation device for x-ray ct apparatus

Country Status (1)

Country Link
JP (1) JPS6331643A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002224100A (en) * 2001-02-06 2002-08-13 Shimadzu Corp Medical diagnostic device
US9327140B2 (en) 2011-08-23 2016-05-03 Mitsubishi Electric Corporation Beam data processing apparatus and particle beam therapy system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002224100A (en) * 2001-02-06 2002-08-13 Shimadzu Corp Medical diagnostic device
US9327140B2 (en) 2011-08-23 2016-05-03 Mitsubishi Electric Corporation Beam data processing apparatus and particle beam therapy system

Similar Documents

Publication Publication Date Title
DE3783072T2 (en) ADDITIONAL PROCESSOR ARCHITECTURE.
DE2654065C2 (en)
DE3851554T2 (en) Control arrangement for shared storage.
EP0225166B1 (en) Apparatus for processing image data
JPS6331643A (en) Operation device for x-ray ct apparatus
EP0114203B1 (en) An image processor
EP0303709A1 (en) Data processor for image reconstruction
JPS60262253A (en) Memory data processing circuit
JP2772027B2 (en) Image reconstruction method
JP2737933B2 (en) Division device
JPH01119861A (en) Digital signal processing lsi
JPS6057411A (en) Program test method of digital controller
JPS60254267A (en) Data transfer system
JPS63209628A (en) X-ray tomographic imaging apparatus
JPS59173862A (en) Mask memory control circuit
JPS582950A (en) Prefix converting system
JP3127838B2 (en) Signal processing method and signal processing device
JPH0424722B2 (en)
JPH0260027B2 (en)
JPH0436014B2 (en)
GB2129172A (en) Data processing
JPS63289679A (en) Geometrical arithmetic unit
JPS63201840A (en) Program execution instruction tracing output processing system
JPS61235989A (en) Graphic outputting device
JPH03163671A (en) Image processor