JPS59216262A - Address converting device - Google Patents
Address converting deviceInfo
- Publication number
- JPS59216262A JPS59216262A JP9179083A JP9179083A JPS59216262A JP S59216262 A JPS59216262 A JP S59216262A JP 9179083 A JP9179083 A JP 9179083A JP 9179083 A JP9179083 A JP 9179083A JP S59216262 A JPS59216262 A JP S59216262A
- Authority
- JP
- Japan
- Prior art keywords
- bank
- counter
- data
- address
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
Abstract
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、メモリに用いられるアドレス変換装置に関す
る。DETAILED DESCRIPTION OF THE INVENTION [Technical field to which the invention pertains] The present invention relates to an address translation device used in a memory.
マイクロプロセッサの演算速度が増大、処理能力が同上
すると、複雑な数値計算が可能になる。As the calculation speed and processing power of microprocessors increase, complex numerical calculations become possible.
また取り扱うデータ量も増加する。処理データが多く複
雑な演算を効率よく実行するために、データ全格納すべ
きメモリヲ、アクセスしやすい構成にすることが望まし
い。The amount of data handled also increases. In order to efficiently execute complex operations involving a large amount of processing data, it is desirable that the memory in which all the data is stored be configured to be easily accessible.
従来、これはメモリのバンク構成等の手段により実現さ
れている。すなわち、メモリ壁間をバンク単位に分割し
、その分割されたバンクを指定する手段と、バンク内の
アドレスを指定する手段とを持ちバンクの指定を変える
ことにより、異なるバンク内のデータをアクセスできる
ようになっている。Conventionally, this has been accomplished by means such as memory bank configurations. That is, the memory wall is divided into banks, and by having means for specifying the divided banks and means for specifying addresses within the banks, data in different banks can be accessed by changing the bank specification. It looks like this.
メモリのアドレスを指定するものとして、ポインタがあ
る。前記の機能を果たすために、このポインタを2つの
部分に分ける。Pointers are used to specify memory addresses. In order to perform the function described above, this pointer is divided into two parts.
第1図にこのメモリ構成の一例をホJ−0第1図におい
て、1はメモリでバンク1′、バンク2′のように複数
のバンクに分けられている。このバンクを指定するもの
として、バックレジスタ3と、バンク内のアドレスを指
定゛rるものとしてアドレスカウンタ4とに分ける。An example of this memory configuration is shown in FIG. A back register 3 is used to designate this bank, and an address counter 4 is used to designate an address within the bank.
ここで、同一処理を施こすべきデータが連続して、バン
ク1′とバンク2′に格納されている場合を考える。Now, consider a case where data to be subjected to the same processing is stored consecutively in bank 1' and bank 2'.
初め、バンクレジスタ3は、パン、り1′を指定してい
るが、バンク1′に対する処理が終rすると、次にバン
クレジスタ3の値が変換されてバンク2′のデータに対
する処理が行なわれる。前記のように、バンク2′へ処
理が移る前に、バンク1′でのデータアクセスの終r判
定、・つまり、アドレスカウンタ4のカウント終r判定
およびバンクレジスタ3の値の変更が必要である。これ
は、バンクレジスタ3と、アドレスカウンタ4が、独立
に動作するためである。すなわち、従来のアドレス変換
装置においては、パ/りの切換えには複雑な処理が必要
で、バンク切換え全容易に行うことができないという入
点がある。At first, bank register 3 specifies pan and ri 1', but when the processing for bank 1' is completed, the value of bank register 3 is converted and processing is performed on the data of bank 2'. . As mentioned above, before the processing moves to bank 2', it is necessary to determine whether the data access in bank 1' is complete, that is, to determine whether the address counter 4 has finished counting, and to change the value of bank register 3. . This is because the bank register 3 and address counter 4 operate independently. That is, in the conventional address translation device, complex processing is required to switch between banks, and bank switching cannot be performed easily.
を除去することにより、バンク指定を容易に行うことの
できるアドレス変換装置を提供することにある。An object of the present invention is to provide an address translation device that can easily specify a bank by eliminating the above.
本発明のアドレス変換装置は、メモリの分割された領域
を指定するバンクカウンタと、ni1記メセメモリ域内
のアドレスを指定するアドレスカラ/りと、前記バンク
カウンタの値と外部から入力さ扛るデータとによって論
理演算を行ない前記ノくンクカウンタに出力する変換回
路と、前記アドレスカウンタのキャリーによって動作し
前記変換回路の演算動作および前記バンクカウンタのカ
ウント動作を指定する制御回路とを含むことから構成さ
れる。The address conversion device of the present invention includes a bank counter that specifies a divided area of memory, an address color that specifies an address within the ni1 memory area, and a value of the bank counter and data input from the outside. a conversion circuit that performs a logical operation and outputs the result to the bank counter; and a control circuit that operates according to the carry of the address counter and specifies the calculation operation of the conversion circuit and the counting operation of the bank counter. Ru.
以下、本発明の実施例について、図面を参照し計則に説
明する。Hereinafter, embodiments of the present invention will be explained in detail with reference to the drawings.
第2図は、本発明の一実施例のブロック図である。FIG. 2 is a block diagram of one embodiment of the present invention.
メモリの分割された領域を指定するバンクカウンタ11
と、前記メモリの領域内のアドレスを指定するアドレス
カウンタ12と、バンクカラ/り11の値と例えばイン
ストラクションデータのように外部から入力されるデー
タ15とによって論理演算を行ないバンクカウンタ11
に出力する変換回路13と、アドレスカウンタ12のキ
ャリーによって動作し変換回路13の演算動作およびバ
ンクカウンタ11のカウント動作を指定する制御回路1
4とを含むことで本実施例はなっている。Bank counter 11 that specifies divided areas of memory
, an address counter 12 that specifies an address within the memory area, a bank counter 11 that performs a logical operation using the value of the bank color/reference 11 and data 15 input from the outside, such as instruction data.
a conversion circuit 13 that outputs an output to the address counter 12, and a control circuit 1 that operates based on the carry of the address counter 12 and specifies the calculation operation of the conversion circuit 13 and the counting operation of the bank counter 11.
This embodiment is characterized by the inclusion of 4.
次に、本実施例の動作を説明する。Next, the operation of this embodiment will be explained.
制御回路14の動作指定信号17により、バンクカラ。The bank is empty according to the operation designation signal 17 of the control circuit 14.
/夕11の値は、液換回路13により外部から入力され
るデータ15との論理演算が行わ力1、再びバンクタウ
/り11にセットされる。制御回路14の動作指定信号
16により、バンクカウンタ11の値に、カウント動作
で+1された値に変換される。前記のカウント動作は、
アドレスカウンタ12のキャリーにより、制御回路14
が指定する−
データ量が多くデータが、1つのメモリバンクだけでな
く、2〜つ以上のバンクにまたがって格納ネtじている
場合、これらのデータに対し、同一の処理を順次側こし
ていくとき、前記の転作は以下のようになる。The value of /11 is subjected to a logical operation with data 15 inputted from the outside by the liquid exchange circuit 13, and is set to 1, which is again set to 11. The operation designation signal 16 of the control circuit 14 converts the value of the bank counter 11 into a value incremented by 1 in the counting operation. The above counting operation is
Due to the carry of the address counter 12, the control circuit 14
Specifies - If the amount of data is large and the data is stored not only in one memory bank but also across two or more banks, it is possible to perform the same processing on these data sequentially. Then, the above crop rotation becomes as follows.
初めのバンク内のデータに対し、アドレスカウンタ12
か順次カウント’に行なっていく、バンク内のデータす
べてのアクセスが終rすると、アドレスカウンタ12は
キャリーを出力する。制御回路14の動作が、バンク相
互間の連続動作に設定2几ているとき、前記キャリーに
より、制御回路14は動作指定信号16を出力し、バン
クカウンタ11はカウント動作により+1された値がセ
ットされることになる。そして、前記変換された値が、
次のバンク金示すことになる。For data in the first bank, the address counter 12
The address counter 12 outputs a carry when all the data in the bank have been accessed in sequence. When the operation of the control circuit 14 is set to continuous operation between banks, the carry causes the control circuit 14 to output the operation designation signal 16, and the bank counter 11 is set to a value incremented by 1 due to the count operation. will be done. Then, the converted value is
The next bank will show gold.
また、バンクによって格納されているデータの種類が異
なるとき、あるバンク内でのデータの処理が終rし、他
のバンクに処理が移る場合を考える。Also, consider a case where the types of data stored in different banks are different, and the processing of data in one bank is completed and the processing is transferred to another bank.
バンク内のデータに対する処理が経rすると制御回路1
4の動作指定信号17により、バンクカウンタ11のデ
ータと外部から入力されるデータ15とにより変換回路
13で、データの論理演算が行なわれ再びパンクカウン
タ12に入力さ扛る。When the data in the bank has been processed, the control circuit 1
In response to the operation designation signal 17 of No. 4, a logical operation is performed on the data in the conversion circuit 13 using the data of the bank counter 11 and the data 15 inputted from the outside, and the data is inputted to the puncture counter 12 again.
この変換さ肚た値が、次に処置されるべきデータのバン
クを示すことになる。前記の動作は、制御回路14が変
換動作に設定されているときに行なわれる。This converted value will indicate the next bank of data to be processed. The above operation is performed when the control circuit 14 is set to the conversion operation.
すなわち、この動作は、次に処理すべきデータが連続的
なバンク切換では得られないようなバンクに格納されて
いるときに、効果的にデータのアドレッシングが行なえ
ることを示す。That is, this operation shows that data can be addressed effectively when the data to be processed next is stored in a bank that cannot be obtained by continuous bank switching.
以上、詳細に説明したとおり、本発明のアドレス変換装
置は、パンクカウンタとアドレスカウンタによるアドレ
ス指定手段を持ち、パンクカウンタの値と外部から入力
されるデータとの論理演算によって変換する変換回路と
、この変換回路の動作指定およびアドレスカウンタのキ
ャリーによりパンクカウンタのカウント動作を指定する
制御回り切換えに複雑な処理を必要とせず、2つ以上の
メモリバ/りに対する連続的なアドレッシングが可能で
、かつ隣接しないメモリバンクへの切換えを行うことが
でき、これら2つの動作を制御回路の指定だけでできる
など、メモリバンク指定舛弁l全容易に行うことができ
るという効果を有している。As described above in detail, the address translation device of the present invention includes an address specifying means using a puncture counter and an address counter, and a conversion circuit that performs translation by a logical operation between the value of the puncture counter and data input from the outside; It does not require complicated processing to switch the control circuit that specifies the count operation of the puncture counter by specifying the operation of the conversion circuit and the carry of the address counter, and it is possible to continuously address two or more memory bars, and This has the effect that memory bank specification can be easily performed, such as switching to a memory bank that does not have a memory bank, and these two operations can be performed simply by specifying the control circuit.
第1図はメモリの構成の説明図、第2図は本発明の一実
施例のプロン、り図である。
1・・・・・・メモ!j、1’、2’・・団・メモリバ
ンク、3・・・・・・バンクレジスタ、4・・団・アド
レスカウンタ、11・・・・・・バンクカラン、り、1
2・・・・・・アドレスカウンタ、13・・・・・・変
換回路、14・旧・・制御回路、15・・・・・・デー
タ、16,17・・・・・・動作指定信号。FIG. 1 is an explanatory diagram of the structure of a memory, and FIG. 2 is a front view of an embodiment of the present invention. 1...Memo! j, 1', 2'...group memory bank, 3...bank register, 4...group address counter, 11...bank register, ri, 1
2: address counter, 13: conversion circuit, 14: old control circuit, 15: data, 16, 17: operation designation signal.
Claims (1)
前記メモリの領域内のアドレスを指定するアドレスカウ
ンタと、前記バンクカウンタの値と外部から入力される
データとによって論理演算を行ない前記パンクカウンタ
に出力する変換回路と、前記アドレスカウンタのキャリ
ーによって動作し前記変換回路の演算動作および前記パ
ンクカウンタのカウント動作を指定する制御回路とを含
むことを特徴とするアドレス変換装置。a puncture counter that specifies a divided area of memory;
an address counter that specifies an address within the memory area; a conversion circuit that performs a logical operation on the value of the bank counter and externally input data and outputs the result to the puncture counter; and a conversion circuit that operates based on the carry of the address counter. An address conversion device comprising: a control circuit that specifies an arithmetic operation of the conversion circuit and a counting operation of the puncture counter.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9179083A JPS59216262A (en) | 1983-05-25 | 1983-05-25 | Address converting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9179083A JPS59216262A (en) | 1983-05-25 | 1983-05-25 | Address converting device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59216262A true JPS59216262A (en) | 1984-12-06 |
Family
ID=14036396
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9179083A Pending JPS59216262A (en) | 1983-05-25 | 1983-05-25 | Address converting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59216262A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05314000A (en) * | 1992-05-11 | 1993-11-26 | Matsushita Electric Ind Co Ltd | Arithmetic processing unit |
-
1983
- 1983-05-25 JP JP9179083A patent/JPS59216262A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05314000A (en) * | 1992-05-11 | 1993-11-26 | Matsushita Electric Ind Co Ltd | Arithmetic processing unit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6202197B1 (en) | Programmable digital signal processor integrated circuit device and method for designing custom circuits from same | |
US4149242A (en) | Data interface apparatus for multiple sequential processors | |
JPH01265347A (en) | Address generating device | |
EP0077619B1 (en) | Data-packet driven digital computer | |
JPS5911921B2 (en) | numerical control device | |
EP0381059A2 (en) | Arithmetic element controller | |
JPS59216262A (en) | Address converting device | |
JPS6136845A (en) | Single-chip microcomputer | |
JPS6237737A (en) | Microprocessor circuit | |
JPH01119861A (en) | Digital signal processing lsi | |
JPS6167148A (en) | Microcomputer | |
JPH01273132A (en) | Microprocessor | |
JP2918570B2 (en) | Central processing unit | |
JPS6031662A (en) | Address control circuit | |
JP2577452B2 (en) | Digital signal processor | |
JPS61161560A (en) | Memory device | |
JPH0743649B2 (en) | Arithmetic circuit | |
JPH033047A (en) | Memory with arithmetic function | |
JPH03189868A (en) | Data processor | |
JPS60122442A (en) | Memory processing unit | |
JPH01166241A (en) | Information processor | |
JPS6224341A (en) | Address converting system | |
JPH0476127B2 (en) | ||
JPH01292450A (en) | Digital signal processor | |
JPS59174961A (en) | Device for controlling memory segment |