JPH02268426A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH02268426A
JPH02268426A JP8983589A JP8983589A JPH02268426A JP H02268426 A JPH02268426 A JP H02268426A JP 8983589 A JP8983589 A JP 8983589A JP 8983589 A JP8983589 A JP 8983589A JP H02268426 A JPH02268426 A JP H02268426A
Authority
JP
Japan
Prior art keywords
film
polycrystalline silicon
silicide
semiconductor device
resist pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8983589A
Other languages
Japanese (ja)
Inventor
Toru Nishiwaki
徹 西脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP8983589A priority Critical patent/JPH02268426A/en
Publication of JPH02268426A publication Critical patent/JPH02268426A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To eliminate necessity of removing a polycrystalline Si oxide film, and to form a contact having low electric resistance with high reliability by diffusing impurity on a silicide. CONSTITUTION:An insulating film 2 is formed on a semiconductor substrate 1 formed with a thin diffused layer (n<-> type) 3, and a contact window is formed in the layer 3 by using a resist pattern. Then, the whole surface of the substrate 1 is coated with a polycrystalline Si film 4, covered thereon with a silicide film 5, and a high concentration diffused layer (n<+> typo) 6 is formed from above the film 5 by a thermally diffusing method of P doping, etc. Then, polycide wirings are formed with the resist pattern.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、半導体装置の製造方法、特に高信頼性で電気
抵抗の低いコンタクトの形成に関する。
DETAILED DESCRIPTION OF THE INVENTION (Industrial Application Field) The present invention relates to a method of manufacturing a semiconductor device, and particularly to the formation of contacts with high reliability and low electrical resistance.

(従来の技術) 近年、VLSI素子の高集積化、高速化を図るため、多
結晶シリコンとシリサイドなどの高融点金属による二層
構造いわゆるポリサイドが配線層として広く使用される
ようになってきた。
(Prior Art) In recent years, in order to increase the integration and speed of VLSI devices, a two-layer structure of polycrystalline silicon and a high-melting point metal such as silicide, so-called polycide, has come to be widely used as a wiring layer.

第2図は従来の半導体装置のポリサイド配線成形工程の
一例を示す図である。第2図において、1は半導体基板
、2は絶縁膜、3は薄い拡散層(n−)、4は多結晶シ
リコン膜、5はシリサイド膜、6は濃い拡散層(no)
である。
FIG. 2 is a diagram showing an example of a conventional polycide wiring forming process for a semiconductor device. In Figure 2, 1 is a semiconductor substrate, 2 is an insulating film, 3 is a thin diffusion layer (n-), 4 is a polycrystalline silicon film, 5 is a silicide film, and 6 is a thick diffusion layer (no).
It is.

次に製造方法について説明する。まず、第2図(a)に
示すように、薄い拡散層(n−)3を形成した半導体基
板1に絶縁膜2を熱気相成長(CV D)法などにより
約5000人形成し、レジストパターンを利用して薄い
拡散層(n−)上にコンタクト窓を開孔する。次に第2
図(b)に示すように、多結晶シリコン膜4を減圧CV
D法により約1500程度度被着する。次に第2図(c
)に示すように、多結晶シリコン膜4上より燐などの不
純物を熱拡散法などにより拡散し、濃い拡散層(n”)
6を形成する。
Next, the manufacturing method will be explained. First, as shown in FIG. 2(a), about 5,000 people formed an insulating film 2 on a semiconductor substrate 1 on which a thin diffusion layer (n-) 3 was formed using a hot vapor phase growth (CVD) method. A contact window is opened on the thin diffusion layer (n-) using the method. Then the second
As shown in Figure (b), the polycrystalline silicon film 4 is
Approximately 1,500 degrees of adhesion is achieved by method D. Next, Figure 2 (c
), impurities such as phosphorus are diffused from above the polycrystalline silicon film 4 by a thermal diffusion method to form a dense diffusion layer (n'').
form 6.

その後、多結晶シリコン膜4上に成長した酸化膜を弗酸
なとで除去したのち、第2図(d)に示すように、シリ
サイド膜5をCVD法などにより被着させる。次にレジ
ストパターンにより、シリサイド膜5.多結晶シリコン
膜4を同時にエツチングを行いポリサイド配線パターン
を形成する。
Thereafter, the oxide film grown on the polycrystalline silicon film 4 is removed using hydrofluoric acid, and then a silicide film 5 is deposited by CVD or the like, as shown in FIG. 2(d). Next, a resist pattern is used to form the silicide film 5. The polycrystalline silicon film 4 is etched at the same time to form a polycide wiring pattern.

(発明が解決しようとする課題) しかしながら、上記従来の製造方法では、多結晶シリコ
ン上から燐などを拡散したのち多結晶シリコン上に成長
した熱酸化膜を弗酸なとで除去する場合、液中の微粒子
や除去後の水洗、乾燥工程などでの微粒子や水分により
、多結晶シリコン上の熱酸化膜が表面に残留したままと
なる。その後にシリサイド膜を被着させエツチングを行
うと、表面に酸化膜を被着した多結晶シリコンがエツチ
ングされず、ポリサイド配線の短絡などが発生する問題
がある。
(Problem to be Solved by the Invention) However, in the above-mentioned conventional manufacturing method, when removing the thermal oxide film grown on the polycrystalline silicon with hydrofluoric acid after diffusing phosphorus etc. from the polycrystalline silicon, The thermal oxide film on the polycrystalline silicon remains on the surface due to the fine particles inside and the fine particles and moisture during the washing and drying process after removal. If a silicide film is then deposited and etched, the polycrystalline silicon with the oxide film deposited on the surface will not be etched, causing a problem such as short circuits in the polycide wiring.

本発明は上記従来の問題を解決するものであり、ポリサ
イド配線において、高信頼性で電気抵抗の低いコンタク
トを形成するための半導体装置の製造方法を提供するこ
とを目的とするものである。
The present invention solves the above-mentioned conventional problems, and aims to provide a method for manufacturing a semiconductor device for forming contacts with high reliability and low electrical resistance in polycide wiring.

(課題を解決するための手段) 本発明は上記目的を達成するために、半導体装置の製造
方法は、多結晶シリコンを被着する工程と、シリサイド
膜を被着する工程と、シリサイド上から不純物を拡散す
る工程を有しているものである。
(Means for Solving the Problems) In order to achieve the above object, the present invention provides a method for manufacturing a semiconductor device that includes a step of depositing polycrystalline silicon, a step of depositing a silicide film, and a step of depositing an impurity film on the silicide. It has a step of diffusing the .

(作 用) したがって、本発明の製造方法によれば、シリサイド上
から不純物を拡散することにより、多結晶シリコンの酸
化膜を除去する必要がなくなり、高信頼性で電気抵抗の
低いコンタクトを有するポリサイド配線を形成すること
ができる。
(Function) Therefore, according to the manufacturing method of the present invention, by diffusing impurities from above the silicide, there is no need to remove the oxide film of polycrystalline silicon, and the polycrystalline silicon having a contact with high reliability and low electrical resistance can be produced. Wiring can be formed.

(実施例) 第1図は本発明の一実施例を適用した半導体装置の製造
工程断面図である。第1図において、1は半導体基板、
2は絶縁膜、3は薄い拡散層(n−)、4は多結晶シリ
コン膜、5はシリサイド膜、6は濃い拡散層(n3)で
ある、なお、トランジスタ領域の断面図は省略しである
(Embodiment) FIG. 1 is a cross-sectional view of the manufacturing process of a semiconductor device to which an embodiment of the present invention is applied. In FIG. 1, 1 is a semiconductor substrate;
2 is an insulating film, 3 is a thin diffusion layer (n-), 4 is a polycrystalline silicon film, 5 is a silicide film, and 6 is a thick diffusion layer (n3). Note that the cross-sectional view of the transistor region is omitted. .

次に本実施例の製造工程について説明する。まず第1図
(a)に示すように、薄い拡散層(n−)3を形成した
半導体基板1にCVD法などにより絶縁膜2を形成し、
レジストパターンを用いて薄い拡散層(n”)3の部分
にコンタクト窓を形成する。
Next, the manufacturing process of this example will be explained. First, as shown in FIG. 1(a), an insulating film 2 is formed on a semiconductor substrate 1 on which a thin diffusion layer (n-) 3 is formed by CVD or the like.
A contact window is formed in the thin diffusion layer (n'') 3 using a resist pattern.

次に第1図(b)に示すように、半導体基板1の全面に
多結晶シリコン膜4を減圧CVD法などにより被着させ
る。さらに第1図(c)に示すように、多結晶シリコン
膜4上にシリサイド膜5をCVD法などにより被着させ
、次に第1図(d)に示すように、シリサイド膜5上よ
りリンドープなどの熱拡散法により濃い拡散層(n”)
6を形成する。その後レジストパターンによりポリサイ
ド配線を形成する。
Next, as shown in FIG. 1(b), a polycrystalline silicon film 4 is deposited over the entire surface of the semiconductor substrate 1 by low pressure CVD or the like. Furthermore, as shown in FIG. 1(c), a silicide film 5 is deposited on the polycrystalline silicon film 4 by a CVD method or the like, and then, as shown in FIG. 1(d), phosphorus is doped from above the silicide film 5. Dense diffusion layer (n”) by thermal diffusion method such as
form 6. Thereafter, polycide wiring is formed using a resist pattern.

なお、上記実施例では、ポリサイド配線を形成する前に
不純物拡散を行ったが、レジストパターンによりエツチ
ングを行いポリサイド配線を形成したのちに不純物拡散
を行っても同様な効果が得られる。さらに、不純物にボ
ロンなどを用いることにより、P型のコンタクトも同様
な方法で形成することができる。
In the above embodiment, the impurity was diffused before forming the polycide wiring, but the same effect can be obtained even if the impurity is diffused after etching is performed using a resist pattern to form the polycide wiring. Furthermore, by using boron or the like as an impurity, a P-type contact can also be formed in a similar manner.

(発明の効果) 本発明は上記実施例から明らかなように、シリサイド膜
上より不純物拡散することによって、多結晶シリコン膜
のリンドーブ工程において多結晶シリコン上に成長した
酸化膜除去のためのウェット処理が不要となり、また多
結晶シリコン上の酸化膜もごく薄く、レジストパターン
でエツチングを行いポリサイド配線を形成するときに、
多結晶シリコンのエツチング残渣によりポリサイド配線
が短絡することがなくなり、高い信頼性をもったポリサ
イド配線が形成できる。また、濃い拡散層(no)とポ
リサイド配線とのコンタクト抵抗も約50Ωと低い値に
することができる等の効果を有する。
(Effects of the Invention) As is clear from the above embodiments, the present invention provides a wet treatment for removing an oxide film grown on polycrystalline silicon in the phosphorus doping process of a polycrystalline silicon film by diffusing impurities from above the silicide film. is not necessary, and the oxide film on polycrystalline silicon is extremely thin, so when etching with a resist pattern and forming polycide wiring,
Polycide wiring is no longer short-circuited due to polycrystalline silicon etching residue, and highly reliable polycide wiring can be formed. Further, the contact resistance between the dense diffusion layer (no) and the polycide wiring can be reduced to a low value of about 50Ω.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例における半導体装置の製造工
程図、第2図は従来の半導体装置の製造工程図である。 1・・・半導体基板、 2・・・絶縁膜、 3・・・薄
い拡散層(n−)、  4  ・・・多結晶シリコン膜
、 5 ・・・シリサイド膜、 6 ・・・濃い拡散層
(no)。 第 図 第 図
FIG. 1 is a manufacturing process diagram of a semiconductor device according to an embodiment of the present invention, and FIG. 2 is a manufacturing process diagram of a conventional semiconductor device. DESCRIPTION OF SYMBOLS 1... Semiconductor substrate, 2... Insulating film, 3... Thin diffusion layer (n-), 4... Polycrystalline silicon film, 5... Silicide film, 6... Dense diffusion layer ( no). Figure Figure

Claims (1)

【特許請求の範囲】[Claims] 半導体基板上に絶縁膜を被着する工程と、前記絶縁膜に
コンタクト窓を開孔する工程と、前記絶縁膜上および前
記コンタクト窓部分に露出した半導体基板上に多結晶シ
リコン膜を被着する工程と、前記多結晶シリコン膜上に
高融点金属あるいはそのシリサイド膜を被着する工程と
、前記高融点金属あるいはシリサイド膜上より不純物を
拡散する工程とを備えたことを特徴とする半導体装置の
製造方法。
A step of depositing an insulating film on a semiconductor substrate, a step of opening a contact window in the insulating film, and a step of depositing a polycrystalline silicon film on the semiconductor substrate exposed on the insulating film and the contact window portion. a step of depositing a refractory metal or its silicide film on the polycrystalline silicon film; and a step of diffusing impurities from above the refractory metal or silicide film. Production method.
JP8983589A 1989-04-11 1989-04-11 Manufacture of semiconductor device Pending JPH02268426A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8983589A JPH02268426A (en) 1989-04-11 1989-04-11 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8983589A JPH02268426A (en) 1989-04-11 1989-04-11 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH02268426A true JPH02268426A (en) 1990-11-02

Family

ID=13981823

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8983589A Pending JPH02268426A (en) 1989-04-11 1989-04-11 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH02268426A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05183117A (en) * 1991-06-21 1993-07-23 Matsushita Electric Ind Co Ltd Semiconductor device and manufacture thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05183117A (en) * 1991-06-21 1993-07-23 Matsushita Electric Ind Co Ltd Semiconductor device and manufacture thereof

Similar Documents

Publication Publication Date Title
JP2615390B2 (en) Method of manufacturing silicon carbide field effect transistor
US4801559A (en) Process for forming planar wiring using polysilicon to fill gaps
JP2757927B2 (en) Method of interconnecting spaced silicon regions on a semiconductor substrate
JP3626773B2 (en) Conductive layer of semiconductor device, MOSFET, and manufacturing method thereof
JPS6213819B2 (en)
KR100220933B1 (en) Forming method for metal wiring of semiconductor device
JPH02268426A (en) Manufacture of semiconductor device
JPS633436A (en) Manufacture of semiconductor device
JPS6068656A (en) Manufacture of semiconductor device
KR100465855B1 (en) Gate electrode formation method of semiconductor device
KR100246777B1 (en) Method of manufacturing semiconductor device
JPH02297939A (en) Manufacture of semiconductor integrated circuit device
JPS6120154B2 (en)
KR950013791B1 (en) Making method of gate electrode on the buried contact
JPS5943832B2 (en) Manufacturing method of semiconductor device
KR0130865B1 (en) Manufacture of silicide film
JPS62293646A (en) Manufacture of semiconductor integrated circuit device
JPH07240461A (en) Fabrication of semiconductor device
JPH0216019B2 (en)
JPH028463B2 (en)
JPH02231719A (en) Manufacture of semiconductor integrated circuit
JPS6362352A (en) Manufacture of semiconductor device
JPH03145731A (en) Manufacture of semiconductor integrated circuit
JPH0274031A (en) Manufacture of semiconductor device
JPS62206873A (en) Manufacture of semiconductor device