JPH02267995A - 多層回路基板およびその製造方法 - Google Patents

多層回路基板およびその製造方法

Info

Publication number
JPH02267995A
JPH02267995A JP8950489A JP8950489A JPH02267995A JP H02267995 A JPH02267995 A JP H02267995A JP 8950489 A JP8950489 A JP 8950489A JP 8950489 A JP8950489 A JP 8950489A JP H02267995 A JPH02267995 A JP H02267995A
Authority
JP
Japan
Prior art keywords
conductor
substrate
pattern
conductor pattern
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8950489A
Other languages
English (en)
Inventor
Kunimitsu Yoshikawa
吉川 国光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP8950489A priority Critical patent/JPH02267995A/ja
Publication of JPH02267995A publication Critical patent/JPH02267995A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は微細厚膜導体によるハイブリッド3次元配線等
が形成される多層回路基板およびその製造方法に関し、
−層詳細には、例えば、第1の基板の複数の貫通孔(以
下、必要に応じてピアホールと記載する)に接続導体が
形成され、さらに第2の基板上に複数導体ペーストによ
る導体パターン(以下、単に導体パターンと称する)が
形成されると共に前記接続導体と対向した導体パターン
に、隣接した導体パターンを絶縁層で被装し且つ接続導
体と対向した導体パターンの表面積より大なる表面積を
有した接合パターンを接続して形成するど共に、その一
部が絶縁層に載置され、且つ接合、積層および焼成を行
うことにより、接続導体と所定外の導体パターンとの接
触が有効に阻止されると共に、積層時における接続導体
と導体パターンとの接合位置に誤差が生じてもその所望
の接触面積が有効に確保され、また、その積層の製造工
程を簡素化することを可能とした多層回路基板およびそ
の製造方法に関する。
[従来の技術] 近時、例えば、マルチチップマザーボードあるいはサブ
アッセンブリ基板にあっては、集積化の増大に係るファ
インピッチ化が希求され、その結果、多層基体に微細厚
膜導体による3次元配線が形成される。そして、VSL
 I化あるいはベアチップIC5SAW素子、受動素子
等を伴うハイブリッ)ICの構成等においては、抗折強
度、熱拡11に率、さらにアナログ/デジタル混成回路
化に伴う高周波数およびパルス伝送特性に係る誘電率等
の1憂位性の深化からセラミック多層回路基板が多用さ
れる。係るセラミック多層回路基板が作製される際の、
例えば、1000℃以下の低温焼成によるグリーンシー
ト積層法にあっては、Δ1203と導体パターンに採用
されるCuの融点以下の軟化点を有するホウケイ酸ガラ
ス材等が混合された素材をドクタブレード法等を用いて
作製したグリーンシート(テープ)を所定の寸法に金型
打ち抜きを行い、その後、ピアホール、Cu等の導体パ
ターン等を形成し、さらに当該ピアホールに形成される
Δg等の接続導体、導体パターン等を、例えば、圧力液
中での加圧接着により接合し、グリーンシートの積層を
行い且つ焼成を行うのが一般的である。
このようにして、積層された3次元配線のセラミック多
層回路基板における信頼性、例えば、ピアホールの信頼
性は、80℃95%R11等に係る高温高湿保存試験が
行われ、保存時間に対する接触抵抗値変化率(ΔR/R
)が追試される。
[発明が解決しようとする課題] 然しなから、上記の従来の技術に係る多層回路基板およ
びその製造方法においては、よりファインピッチ化が希
求され、このため微細配線を実現しようとしている。そ
れ故、接続導体と、次に積層されるグリーンシートに形
成される導体パターンとの接合において所望の接触面積
のffl(Mに比較的困難を伴う。例えば、接続導体と
対向する導体パターンとの接合位置に誤差を生起する、
ずなわら、所定外の導体パターンとの短絡、あるいは基
体(グリーンシート)表面に係り非導通状態を生じる等
々の不都合を露呈する。
本発明は係る点に鑑みてなされたものであって、接続導
体と、次にg′1層されるグリーンシートに形成される
導体パターンとを接合する際に、所望の接触面積が有効
に確保され、これにより経時変化、例えば、長期におけ
る接触抵抗変化が低減すると共に、より微細な配線の形
成が可能となり、ファインピッチ化が促進される多層回
路基板を提供することを第1の目的とする。
さらに、基板の接合vI層に係る製造工程が簡素化され
る多層回路基板の製造方法を提供することを第2の目的
とする。
[課題を解決するだめの手段] 前記の目的を達成するために、第1の態様として、少な
くとも第1の基板と第2の基板とが積層される多層回路
基板において、第1の基板は少なくとも、貫通して形成
される複数の接続導体と且つ一方の面に前記接続導体と
接続して配設される複数の導体パターンとを有し、第2
の基板は少なくとも一方の面に配設される複数の導体パ
ターンと、前記接続導体に対向する導体パターンと近接
した導体パターンを被装する絶縁層と、且つ接続導体と
対向する導体パターンに接続されると共に当該導体パタ
ーンの表面積より大なる表面積を有し且つ前記絶縁層に
所定部分が載置される接合パターンきを備えて構成され
ることを特徴とする。
さらに、第2の態様として、少なくとも第1の基板に係
る第1の作製工程と第2の基板に係る第2の作製工程と
、且つ第1および第2の基板を接合し積層に係る第3の
作製工程を備えた多層回路基板の製造方法において、前
記′f、1の作製工程においては、所定の材料が用いら
れると共に所定の寸法に形成されるシート状基体を作製
し、前記シート状基体の所定位置に複数の貫通孔を形成
すると共に前記貫通孔に接続導体を形成し、且つ前記一
方の面に接続導体と接続する複数の導体パターンが配設
される工程を有し、前記第2の作製工程においては、所
定の材料が用いられると共に所定の寸法に形成されるシ
ート状基体を作製し、前記シート状基体の所定位置に複
数の貫通孔を形成すると共に前記貫通孔に接続導体を形
成し、且つ前記一方の面に接続導体と接続する導体パタ
ーンを含む複数の導体パターンが配設される工程と、前
記接続導体と対向する導体パターンに近接した複数の導
体パターンを絶縁材で被装する工程と、前記接続導体と
対向する導体パターンに、前記絶縁材に所定部分が載置
され、且つ接続導体と対向する導体パターンの表面積よ
り大なる表面積を備えた接合パターンを形成する工程と
を有し、前記第3の作製工程においては、前記第1の基
板の他方の面の接続導体と第2の基板の一方の面の接合
パターンとを接合して、第1の基板および第2の基板を
積層する工程とを備えることを特徴とする。
[作用] 本発明に係る多層回路基板においては、例えば、第1の
基板の接続導体と第2の基板の導体バタニンの接合にお
いて所望の接触面積が有効に確保されると共に、経時変
化、例えば、長期における接触抵抗変化が低減し、さら
により微細配線が形成される。一方、多層回路基板の製
造方法においては、基板の接合、81I層および焼成に
係る製造工程が簡素化される。
[実施例] 次に、本発明に係る多層回路基板およびその製造方法の
一実施例を挙げ、添付の図面を参照して以下詳細に説明
する。なお、文中および図面において、共通の構成要素
には共通の参照符号を付し、その重複した説明は省略す
る。
第1および第2図は第1の態様に係る多層回路基板の一
部の積層部分、例えば、2層に係る第1および第2の基
板の要部の構成を示している。なお、第2図は第1図に
おける八−A線の断面図である。さらに第3図は第2の
態様に係る多層回路基板の製造方法の工程を示す。
第1図に示される例では、厚膜導体パターンの3次元配
線が形成され、低温焼成に係るセラミック多層回路基板
とされる。先ず、/120゜と導体パターンに採用され
るCuの融点以下の軟化点を有するホウケイ酸ガラス材
等が混合された素材をさらに溶剤、可塑剤、樹脂等と溶
解してドクタブレード法を用いて均一な序さ、例えば、
1.Ommに形成されると共に、金型による打ち抜きに
ふいて所定の寸法に切断された未焼結の第1および第2
の基体であるグリーンシー)10およびI2を有してい
る。グリーンシーHOには、貫通孔、例えば、直径30
0μmのピアホール14がパンチングマシーンあるいは
金型フレス等の技法をもって形成される。そしてピアホ
ール14には、スクリーン印刷を用いて接続導体16、
例えば、導通抵抗値2.5mオーム/口のAg80%、
Pd20%が充填されている。さらにグリーンシーNO
の一方の面10aには、前記接続導体16と電気的に接
続された、例えば、導通抵抗、半田耐熱/濡れ性および
ビール強度等を考慮してCuの導体パターン(フットパ
ターン)18がスクリーン印刷を用いて形成されている
一方、グリーンシーH2には、前記グリーン’y−NO
と同様に、貫通孔であるピアホール24が設けられ、当
該ピアホール24には接続導体26が形成される。さら
にグリーンシート12の一方の面12aにはCuの導体
パターン30.32および34が配設されている。この
場合、グリーンシーHOの他方の面10bの接続導体1
6と中心線を同一として対向する位置に前記導体パター
ン30が配置され、さらに導体パターン3oに近接して
導体パターン32および34が配設されている。
このようにして導体パターン30.32および34が形
成された後、導体パターン32および34には絶縁層3
6および38が被着される。なお、絶縁層36および3
8は路間−の厚さで形成されており、従って、中央部分
が突出した凸状に形成される。
この後、導体パターン30には、Δ8の接合パターン4
0がスクリーン印刷を用いて電気的に接合され、且つ外
周方向部分が絶縁層36および38に載置して形成され
る。当該接合パターン40の表面積は、接続導体16の
直径の、例えば、2倍に形成されている。
斯かる形成がなされたグリーンシーNOの他方の面10
bとグリーンシート12の一方の而12aが、例えば、
圧力液中で加圧接着され、さらに高温焼成が行われる。
この場合、接続導体16は接合パターン40に当接して
接合されるが、当該接合パターン40は導体パターン1
6の直径より大なる表面積を有してふり、斯かる接着お
よび積層の作業において、予め定めた位置、すなわち、
通常、中心の整合に誤差を生起しても、離脱部を有する
ことなく接合されることになる。係る接合は、接合パタ
ーン40の直径をし、接続導体l6の直径をlとした場
合に、L−1の接続誤差においては接合部分に離脱部分
を生起しない。
次に、第3図を参照して第2の態様に係る一実施例を説
明する。
第3図に示される例は、セラミック低温焼成法における
2層の積層に係る多層回路基板の製造方法であって、第
1の基板に係る第1の作製工程と、第2の基板に係る第
2の作製工程とを有し、且つ前記第1および第2の基板
を接合し積層に係る第3の作製工程とからなる。
先ず、第1の基板に係る第1の作製工程を説明する。
グリーンシート作製の第1の工程(8)において、Al
2O,と導体パターンに採用されるCIJの融点以下の
軟化点を有するポウケイ酸ガラス相等が混合された素材
をさらに溶剤、可塑剤、樹脂等と溶解してドクタブレー
ド法を用いて均一な厚さ、例えば、1.0mmに形成さ
れたグリーンシート10が作製され、且つ金型打ち抜き
が行われて所定の寸法に切断される。
次に、ピアホール形成の第2の工程ら)においては、前
記グリーンシーNOにパンチングマシーンあるいは金型
プレス等を用いて所定位置、例えば、直径300μmの
複数の貫通孔、所謂、ピアホール14が形成される。さ
らに、ピアホール導体形成の第3工程(C)においては
、スクリ−ン印刷を用いて、例えば、導通抵抗値2.5
m、4一ム/口のAg80%、Pd20%をピアホール
14に充填して接続導体16を形成する。また、導体パ
ターン形成の第4の工程(d)においては、グリーンシ
ーNoの一方の面10aに前記接続導体16と電気的に
導通ずる導体パターン(フットパターン)18、例えば
、導通抵抗、半[■耐熱/儒れ性、ビール強度、さらに
グリーンシートのALO,とポウケイ酸ガラス相等の軟
化点とその融点等を考慮してCuがスクリーン印刷等を
用いて形成される。
次に、第2の基板に係る第2の作製工程においては、第
1の基板に係る第1の作製工程と同様の工程、すなわち
、グリーンシート作製の第5の工程(e)においてグリ
ーンシート12を作製した後、ピアホール形成の第6の
工程Cr)において、ピアホール24が形成される。さ
らに、ピアホール導体形成の第7の工程(g)において
、ピアホール24に接続導体16を形成する。また、導
体パターン形成の第8の工程0])においてグリーンシ
ー[2の一方の面12aに導体パターン30.32およ
び34を形成する。さらに、絶Xit層形成の第9の工
程(1)において、例えば、オーバーコートガラスがス
クリーン印刷を用いて導体パターン32および34を被
装して絶縁層36および38を形成する。
この場合、絶縁層36および38は路間−の厚さで形成
されており、従って、中央部分が突出した凸状に形成さ
れる。また、接合パターン形成の第10の工程(j)に
おいて、導体パターン3oが接合パターン40に電気的
に接合され、且つ外周方向部分が絶縁層36および38
に載置して形成される。当該接合パターン40の表面積
は、グリーンシート10に形成された接続導体1Gの表
面積の直径の、例えば、2倍に形成されている。
そして、第1および第2の基板の接合し積層する第3の
作製工程においては、グリーンシート10の他方の面f
obとグリーンシーH2の一方の面12aが、例えば、
圧力液中で加圧接着され、さらに高温による焼成が行わ
れる。この場合、接続導体16は接合パターン40に当
接して接合されるが、当該接合パターン40の表面積は
導体パターン16の直径より大なる表面積を有しており
、斯かる接着および積層の作業において、予め定めた位
置、すなわち、通常、中心の整合に誤差を生起しても、
離脱部を有することなく接合されることになる。前記接
合は、接合パターン40の直径をし、接続導体1Gの直
径をlとした場合に、L−1の接続誤差においては接合
部分に離脱部分を生起しない。
なお、上記の実施例では接合パターン40は導体パター
ン30上に形成したが、他の実施例として、上記グリー
ンシーNoの他方の面10bに接続導体16と電気的に
接合する接合パターンを形成することも可能である。こ
の場合は、他方の面10bに形成される接合パターンを
グリーンシー ) 12の一方の面12aに形成される
導体パターン300表面g1の直径より大なる直径の表
面積に形成し、この後の接続導体16との接合において
は、接合パターンの外周方向部分が絶縁層36.38に
着座せしめるように構成する。これにより、上記の実施
例と同様に接合パターンと導体パターン30との係合が
離説することなく確保される。
また、本実施例ではグリーンシーHOおよび12の2層
の積層状態をもって説明したが、3以上の複数のグリー
ンシート44.46の積層も同様にして行うことが可能
であることは勿論である。
さらに、上記の実施例に右いては、セラミック低温焼成
として説明したがこれに限定されるものではない。例え
ば、高温焼成、あるいはガラスエポキシ等の多層回路基
板およびその[!!!造方法に利用することが可能なこ
とは謂うまでもない。
[発明の効果] 以上のように、本発明によれば、第1の目的に対応して
、第1の基板の複数のピアホールに接続導体が形成され
、さらに第2の基板上に複数の導体パターンが形成され
るき共に1)0記接続導体と対向した導体パターンに、
隣接した導体パターンを絶縁層で被装し且つ接続導体と
対向した導体パターンの表面積より大なる表面積を有し
た接合パターンを接続して形成すると共に、その一部が
絶縁層に載置され、且つ接合および積層を行うことによ
り、接続導体と、次に積層されるグリーンシートに形成
される導体パターンとが接合する際に所望の接触面積が
有効に確保され、これにより経時変化、例えば、長期に
おける接触抵抗の変化が低減すると共に、より微細配線
の形成が可能となり、ファインピッチ化が促進される効
果を奏する。
さらに、第2の目的に対応して、基板を接合し!fI層
に係る製造工程が簡素化する効果を有する。
【図面の簡単な説明】
第1図は本発明に係る多層回路基板の構成を示す斜視図
、 第2図は第1図に示される実施例の八−Δ線断面図、 第3図は本発明に係る多層回路基板の製造方法に係る工
程図である。 10.12・・・グリーンシート 14・・・ピアホール    1G・・・接続導体18
・・・導体パターン   24・・・ピアホール26・
・・接続導体 30.32.34・・・導体パターン 36.38・・・絶縁層    40・・・接合パター
ン特許出願人   日本碍子株式会社 第1の作製工程 必 lb 半・−46

Claims (4)

    【特許請求の範囲】
  1. (1)少なくとも第1の基板と第2の基板とが積層され
    る多層回路基板において、 第1の基板は少なくとも、貫通して形成される複数の接
    続導体と且つ一方の面に前記接続導体と接続して配設さ
    れる複数の導体パターンとを有し、 第2の基板は少なくとも一方の面に配設される複数の導
    体パターンと、前記接続導体に対向する導体パターンと
    近接した導体パターンを被装する絶縁層と、且つ接続導
    体と対向する導体パターンに接続されると共に当該導体
    パターンの表面積より大なる表面積を有し且つ前記絶縁
    層に所定部分が載置される接合パターンとを備えて、 構成されることを特徴とする多層回路基板。
  2. (2)請求項1記載の多層回路基板において、第1の基
    板にあっては、さらに他方の面に前記接続導体と接続さ
    れ、且つ第2の基板の一方の面に前記接続導体と対向し
    て形成される導体パターンの表面積より大なる表面積を
    有し且つ絶縁層に所定部分が着座する当接パターンを備
    え、第2の基板にあっては、少なくとも一方の面に配設
    される複数の導体パターンと、前記接続導体に対向する
    導体パターンの近接の導体パターンを被装する絶縁層と
    備えて、 構成されることを特徴とする多層回路基板。
  3. (3)少なくとも第1の基板に係る第1の作製工程と第
    2の基板に係る第2の作製工程と、且つ第1および第2
    の基板を接合し積層に係る第3の作製工程を備えた多層
    回路基板の製造方法において、 前記第1の作製工程においては、所定の材料が用いられ
    ると共に所定の寸法に形成されるシート状基体を作製し
    、前記シート状基体の所定位置に複数の貫通孔を形成す
    ると共に前記貫通孔に接続導体を形成し、且つ前記一方
    の面に接続導体と接続する複数の導体パターンが配設さ
    れる工程を有し、 前記第2の作製工程においては、所定の材料が用いられ
    ると共に所定の寸法に形成されるシート状基体を作製し
    、前記シート状基体の所定位置に複数の貫通孔を形成す
    ると共に前記貫通孔に接続導体を形成し、且つ前記一方
    の面に接続導体と接続する導体パターンを含む複数の導
    体パターンが配設される工程と、前記接続導体と対向す
    る導体パターンに近接した複数の導体パターンを絶縁材
    で被装する工程と、前記接続導体と対向する導体パター
    ンに、前記絶縁材に所定部分が載置され、且つ接続導体
    と対向する導体パターンの表面積より大なる表面積を備
    えた接合パターンを形成する工程とを有し、 前記第3の作製工程においては、前記第1の基板の他方
    の面の接続導体と第2の基板の一方の面の接合パターン
    とを接合して、第1の基板および第2の基板を積層する
    工程と、 を備えることを特徴とする多層回路基板の製造方法。
  4. (4)請求項3記載の多層回路基板の製造方法において
    、 前記第1の作製工程においては、さらに他方の面に前記
    接続導体と接続され、且つ第2の基板の一方の面に前記
    接続導体と対向して形成される導体パターンの表面積よ
    り大なる表面積を有し且つ絶縁層に所定部分が着座する
    当接パターンを形成する工程を有し、 前記第2の作製工程においては、所定の材料が用いられ
    ると共に所定の寸法に形成されるシート状基体を作製し
    、前記シート状基体の所定位置に複数の貫通孔を形成す
    ると共に前記貫通孔に接続導体を形成し、且つ前記一方
    の面に接続導体と接続する複数の導体パターンが配設さ
    れる工程と、前記接続導体と対向する導体パターンに近
    接した複数の導体パターンを絶縁材で被装する工程とを
    有し、 前記第3の作製工程においては、前記第1の基板の他方
    の面の接続導体と第2の基板の一方の面の接合パターン
    とを接合して、第1の基板および第2の基板を積層する
    工程と、 を備えることを特徴とする多層回路基板の製造方法。
JP8950489A 1989-04-07 1989-04-07 多層回路基板およびその製造方法 Pending JPH02267995A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8950489A JPH02267995A (ja) 1989-04-07 1989-04-07 多層回路基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8950489A JPH02267995A (ja) 1989-04-07 1989-04-07 多層回路基板およびその製造方法

Publications (1)

Publication Number Publication Date
JPH02267995A true JPH02267995A (ja) 1990-11-01

Family

ID=13972608

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8950489A Pending JPH02267995A (ja) 1989-04-07 1989-04-07 多層回路基板およびその製造方法

Country Status (1)

Country Link
JP (1) JPH02267995A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697314A (ja) * 1992-07-29 1994-04-08 Internatl Business Mach Corp <Ibm> 半導体セラミックパッケージ基板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63102398A (ja) * 1986-10-20 1988-05-07 富士通株式会社 セラミツク回路基板の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63102398A (ja) * 1986-10-20 1988-05-07 富士通株式会社 セラミツク回路基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697314A (ja) * 1992-07-29 1994-04-08 Internatl Business Mach Corp <Ibm> 半導体セラミックパッケージ基板
JP2559977B2 (ja) * 1992-07-29 1996-12-04 インターナショナル・ビジネス・マシーンズ・コーポレイション バイアに係るクラックを除去する方法及び構造、並びに、半導体セラミックパッケージ基板。

Similar Documents

Publication Publication Date Title
US5329695A (en) Method of manufacturing a multilayer circuit board
US4788766A (en) Method of fabricating a multilayer circuit board assembly
US5321210A (en) Polyimide multilayer wiring board and method of producing same
KR940009175B1 (ko) 다층 프린트기판의 제조방법
US5317801A (en) Method of manufacture of multilayer circuit board
US6694613B2 (en) Method for producing a printed-circuit board having projection electrodes
US5309629A (en) Method of manufacturing a multilayer circuit board
KR100517009B1 (ko) 다층배선기판및이의제조방법
JP2001308548A (ja) 多層印刷回路基板及びその製造方法並びに多層印刷回路基板を利用したbga半導体パッケージ
JP4201436B2 (ja) 多層配線基板の製造方法
KR20070084635A (ko) 다층 프린트 배선 기판 및 그 제조 방법
JPH05198946A (ja) 多層プリント回路基板の製造方法
KR20000006037A (ko) 저열팽창회로보드및다층회로보드
KR100489820B1 (ko) 세라믹 다층기판 및 그 제조방법
JP2004140018A (ja) 多層基板の製造方法、多層基板、及びそれを用いたモバイル機器
JP4694007B2 (ja) 三次元実装パッケージの製造方法
JPH02267995A (ja) 多層回路基板およびその製造方法
JPH11163522A (ja) 多層配線基板およびその製造方法
JPH0955583A (ja) 多層配線基板およびその製造方法
JP2001036237A (ja) 多層プリント基板の製造方法
JPH05144973A (ja) ポリイミド多層配線基板およびその製造方法
JP2776096B2 (ja) ポリイミド多層配線基板の製造方法
JP2006140513A (ja) セラミック多層基板の製造方法
JP2004214273A (ja) 片面積層配線基板の製造方法
JP3943055B2 (ja) 多層型配線板の製造方法