JPH02260945A

JPH02260945A - モデム

Info

Publication number: JPH02260945A
Application number: JP1328606A
Authority: JP
Inventors: Jacques Belloc; ジヤツク・ベロツク; Daniel Pilost; ダニエル・ピロスト; Michel Quintin; ミシエル・カンタン
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1989-01-10
Filing date: 1989-12-20
Publication date: 1990-10-23
Anticipated expiration: 2009-10-19
Also published as: EP0378037A1; JPH0683285B2; US5038365A; DE68908149D1; EP0378037B1; DE68908149T2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】Ａ、産業上の利用分野本発明はモデムに関し、具体的には、モデムが動作する
環境で使用される基本速度と異なる変調速度で動作する
ように適合されたモデムに関する。

Ｂ、従来の技術及びその課題電話回線を介する第１のデータ端末装置（ＤＴＥ）と第
２のＤＴＥの間でのデータ伝送では、各ＤＴＥは、搬送
信号が送信端にある変調装置でデータによって変調され
、受信端にある復調装置で復調されるようになっている
モデムを備えている。

複数の構内ＤＴＥと複数の遠隔ＤＴＥの間で伝送が行な
われる場合、マルチプレクサを用いると、１台のモデム
を、時間多重方式でデータを送受する複数のＤＴＥに接
続することができる。すなわち、構内ＤＴＥに送信され
た各データ・バイトまたは横内ＤＴＥから受信される各
データ・バイトは、各遠隔ＤＴＥから受信されるビット
・グループ、または各遠隔ＤＴＥに送信されるビット・
グループを並置することによって形成され、各グループ
のビット数は、対応するＤＴＥに割り当てられた伝送速
度によって決まる。

１台のＤＴＥから、または多重化の場合は複数のＤＴＥ
から、モデムの入力側で受信されたデータ・ビット・ス
トリームは、直列化／非直列化装置にロードされる。直
列化／非直列化装・置は並列のビット・グループを供給
し、各グループのビット数はモデムのデータ・ビット伝
送速度によって決まる。各グループは位相／振幅図の１
点で表され、この図のすべての点が信号点配置を形成す
る。

次に各点は、その点の座標に対応する１対の値に変換さ
れる。次に、これら２つの直角位相信号値は、搬送信号
によって変調された後、搬送周波数の中心に置かれたフ
ィルタでスペクトル的に整形され、各ボー時間毎にサン
プリング理論に従って整形信号の幾つかのサンプルを出
力として供給する。最後に、サンプルはディジタル・ア
ナログ変換器に供給され、アナログ信号に変換されて、
電話回線を介して送信される。

逆の方向では、電話回線から受信されたアナログ信号は
、まずディジタル・サンプルに変換される。サンプルは
濾波され、２つの同相及び直角位相成分を表すフィルタ
の出力を使って、ビット・グループに対応する平面内の
１点をもたらす。並置されたビット・グループは次にＤ
ＴＥに直列に送信され、または、多重化の場合は、それ
ぞれのＤＴＥに分配される。

現在のモデムは、ＣＣＩＴＴ勧告に従っているため、２
４００ボーの変調速度を使用しており、したがって、デ
ータ・ビット伝送速度は２４００１４８００．９８００
，１４４００ｂｐｓなど２４００の倍数となる。１４４
００及び１４４００よりも大きな（たとえば、１９２０
０）データ・ビット伝送速度では、信号対ノイズ比が、
「トレリス（Ｔｒｅｌｌｉｓ）　：’−ド化変調Ｊ　　
（ＴＣＭ）と呼ばれる技術を使用して改善された。信号
点配置における点の数はＴＣ，Ｍでは２倍になるが、こ
の改善により、信号対ノイズ比が３ｄＢだけ増大する。

しかし、１９２０Ｏｂｐｓなど高いビット伝送速度では
、２４００ボーの変調速度を維持すると、５１２点の信
号点配置が複雑すぎて容易に処理できなくなる。その解
決策は帯域幅を広げることである。あいにく、使用可能
な電話回線帯域幅は約３０００Ｈｚに制限されており、
すなわち、回線歪みのない性能の良い伝送が必要な場合
は、最大的２９００Ｈｚの帯域幅しか可能でない。

この問題を処理するための従来の解決策は、ハードウェ
アを、サンプリング周波数及びＤＴＥインタフェース機
構に適合するように変更することである。しかし、この
ＤＴＥインタフェース機構は、ＤＴＥからの変調周期の
数が整数でない場合はバッファを必要とし、各方向で同
時に２つの異なる変調速度を使用する場合は、２つの異
なる機構とタイミングが使用可能でなければならない。

さらに、より高度の統合と低いコストを実現するため、
そのような新しいタイプのモデムが、同じ外部ハードウ
ェアで、がっ主信号処理ルーチンの変更なしに信号プロ
セッサ内で処理できることが強く望まれている。

Ｃ１課題を解決するための手段上記目的を達成するため本発明のモデムは以下の如き構
成を有する。すなわち、電話回線を介して受信したアナ
ログ信号を、基本速度ＢＲの倍数である周波数ＦＳでデ
ィジタルＰＣＭサンプルに変換するためのアナログ・デ
ィジタル変換器と、ＰＣＭサンプルを処理してデータ・
ビットを供給するための信号プロセッサと、信号プロセ
ッサから並列データ・ビット・ワードを受け取り、デー
タ伝送速度ＤＲで送信すべき直列データ・ビット・スト
リームをデータ端末装置（ＤＴＥ）に供給するための直
列化／非直列化装置と、アナログ・ディジタル変換器か
ら各ＰＣＭサンプルを受け取り、データ・ビット・ワー
ドをＤＴＥに送る儂きをする割込みプログラムを信号プ
ロセッサが実行するように、周波数ＦＳで各サンプリン
グ・パルス毎に信号プロセッサに割り込むアダプタとを
含む、基本速度ＢＲで動作する環境で変調速度ＭＲで動
作するように適合されたモデムである。信号プロセッサ
はまた、周波数ＦＳで受信したＸ個のサンプルをＸ、Ｍ
Ｒ／ＢＲ個のサンプルに変換してから信号プロセッサで
サンプルを処理して、ＤＲ／ＭＲ個のビットからなるＤ
Ｒ／ＢＲ個のワードとするための第１の手段と、ＤＲ／
ＭＲ個のビットからなるＤＲ／ＢＲ個のワードを、ＤＲ
／ＢＲ個のビットからなるＤＲ／ＭＲ個のワードに変換
してＤＴＥに送り、適合されたモデムが、ＤＲ／（ＢＲ
，ＭＲ）秒の周期的処理間隔で変調速度ＭＲで動作する
モデムとして働くようにするための第２の手段を備えて
いる。

本発明のもう１つの構成は、データ端末装置（ＤＴＥ）
からデータ伝送速度ＤＲで直列ビット・ストリームを受
け取り、並列データ・ビット・ワードを供給するための
直列化／非直列化装置と、データ・ビット・ワードを処
理してＰＣＭサンプルを供給するための信号プロセッサ
と、周波数ＦＳで受け取ったＰＣＭサンプルを、電話回
線を介して送信されるアナログ信号に変換するためのデ
ィジタル・アナログ変換器と、各ＰＣＭサンプルをディ
ジタル・アナログ変換器に送り、ＤＴＥへのデータ・ビ
ット・ワードを受け取る働きをする割込みプログラムを
信号プロセッサが実行するように、周波数ＦＳで各サン
プリング・パルス毎に信号プロセッサに割り込むアダプ
タとを含む、基本速度ＢＲで動作する環境で変調速度Ｍ
Ｒで動作するように適合されたモデムである。この信号
プロセッサはさらに、ＤＲ／ＢＲ個のビットからなるＤ
Ｒ／ＭＲ個のワードを、信号プロセッサによって処理さ
れるＤＲ／ＭＲ個のビットからなるＤＲ／ＢＲ個のワー
ドに変換するための第１の手段と、信号プロセッサから
供給されるＸ、ＤＲ／ＢＲ個のサンプルを、Ｘ、ＤＲ／
ＭＲ個のサンプルに変換してディジタル・アナログ変換
器に送り、適合されたモデムが、ＤＲ／　（ＢＲ，ＭＲ
）秒の周期的処理間隔で、変調速度ＭＲで動作するモデ
ムとして働くようにするための第２の手段を備えている
。

以下、本発明の作用を実施例と共に説明する。

Ｄ、実施例本発明の例示においては、以下に説明する実施例は、１
９２００ビット／秒のビット伝送速度でデータ・ビット
をＤＴＥとの間で送受するため、通常、基本変調速度（
ＢＲ）で動作するモデムに関する。このモデムは本発明
に従って、各変調間隔で送受される７ビツトに対応する
２７４３ボーの変調速度（ＭＲ）で動作するように適合
されている。

第１図は、本発明を理解するのに有用な、モデム１０内
に含まれる種々の機能を示す。電話回線１２から受信し
たアナログ信号は、まずアナログ・ディジタル変換器１
４でＰＣＭディジタル・サンプルに変換され、ＰＣＭデ
ィジタル・サンプルはサンプリング周波数ＦＳで信号プ
ロセッサ１６に供給される。サンプリング周波数ＦＳは
、ナイキスト・サンプリング理論に合致するものである
。

この実施例では、ＦＳは１４４００Ｈｚに等しく選択し
てあり、したがって１／２４００秒の各基本間隔で６個
のサンプルが取られる。これらのサンプルを信号プロセ
ッサ１６で処理した後、データ・ビットは信号プロセッ
サにより並列に直列化／非直列化装置１８に供給され、
装置１８は直列ビット・ストリームをＤＴＥ２０に供給
する。数台のＤＴＥ間でデータを多重化する場合は、多
重化機構によってデータ・ビットをそれぞれのＤＴＥに
分配することができ、各ＤＴＥに対するビットの数は、
このＤＴＨに割り当てられたデータ・ビット伝送速度に
よって決まると言わなければならない。

逆に、ＤＴＥ２０から受け取られた直列ビット・ストリ
ームは、まず直列化／非直列化装置１８で非直列化され
る。次に、ビットは各変調間隔で並列に信号プロセッサ
１６に供給される。信号プロセッサ１６で処理した後、
送信すべき信号のＰＣＭディジタル・サンプルは、ディ
ジタル・アナログ変換器２２によってアナログ信号に変
換され、電話回線２４を介して送信される。

直列化／非直列化またはＡＤＣ及びＤＡＣ変換などのモ
デムの全ハードウェア機能はアダプタ２６によって制御
され、アダプタ２６はまた、すべてのモデム機能が刻時
されるようにするクロック発生機能を含む。したがって
、アダプタ２６は、割込みプログラムを実行させるため
、各サンプリング・パルスで（本実施例では、１４４０
０Ｈｚの周波数で）信号プロセッサ１６に割り込む。割
込みプ・ログラムはデータ・ワードを直列化／非直列化
装置工８から読み取り、またはデータ・ワードを直列化
／非直列化装置１８に書き込み、送信／受信プログラム
要求を信号プロセッサ１θの汎用スケジューラに記入す
る。

第２図に関連して、モデムによって実行されるプログラ
ムには、割込みプログラムの他に、信号処理送信（ＴＸ
）／受信（ＲＸ）プログラム３２、非同期プログラム３
４、回線インタフェース・プログラム（ＬＩＰ）３Ｂ及
びＤＴＥインタフェー・ス・プログラムＣＤＩＰ）３Ｂ
がある。汎用スケジューラ（図示せず）は、割込みプロ
グラムから受け取る送信または受信要求に従って送信ま
たは受信プログラムに制御を与える。送信プログラム及
び受信プログラム３２は等化、フィルタリング、変調な
どの信号処理を担当する。保留されている要求がないと
き、非同期プログラム３４が実行される。

本発明の基本的な機能は、回線インタフェース・プログ
ラム（ＬＩＰ）３Ｂ及びＤＴＥインタフェース・プログ
ラム（ＤＩＰ）３８によって提供される。すでに述べた
ように、データ・ビットは、各基本間隔１／２４００秒
毎に８ビツトに対応する１９２００ビット／秒の直列デ
ータ伝送速度でＤＴＥに送信され、またはＤＴＥから受
信される。

しかし、モデムはこのとき２７４３ボーの変調速度で動
作するようになっており、したがって各変調間隔１／２
７４３秒毎に７ビツトが送信または受信される。したが
って、プログラムＤＩＰの機能は、各変調毎に７ビツト
のグループを基本間隔毎に８ビツトのグループに変換す
る（伝送の受信方向）か、または基本間隔毎に８ビツト
のグループから逆に変換する（伝送の送信方向）ことで
ある。このタスクを処理するため、ＤＩＰプログラムは
、基本間隔及び変調間隔の両方の最小公倍数である主処
理間隔にわたっていなければならない。

そのような間隔ＴＰは次の通りである。

したがって、各主処理間隔毎に、７つの基本間隔（１／
２４００秒）内に直列化／非直列化装置１８（第１図）
によってＤＴＥから受信（ＤＴＥに送信）される７個の
８ビツト・パケットが、ＤＩＰプログラムを実行するこ
とにより、８つの変調間隔（１／２７４３秒）内に８個
の７ビツト・パケットに変換される（またはその逆に変
換される）。

７つの基本間隔に分割された主処理間隔内に、４２個の
ディジタル・サンプルがアナログ・ディジタル変換器１
４から受信され、またはディジタル・アナログ変換器２
２に送信される（第１図）。

このとき１／２７４３秒であるモデムの変調間隔に合致
させるため、ＬＩＰプログラムの機能は、これら４２個
のサンプルを、８つの変調間隔のそれぞれについて６個
のサンプルに対応する４８個のサンプルに変換し、また
その逆に変換することである。ＬＩＰプログラムのこの
動作は、補間によって実行され、以下の手順に従って、
各変調間隔毎にｒ個の入力サンプルを、変調間隔ずつ等
しく間隔を置いた６個の新しいサンプルに（またその逆
に）変換することからなる。

Ｌ１＝＞　　ｒ＝６　　　　Ｌ５＝＞　　ｒ＝６Ｌ２　
＝＞　　ｒ＝５　　　　Ｌｓ　＝＞　　ｒ＝５Ｌ３＝＞
　　ｒ＝５　　　　Ｌ７　＝＞　　ｒ＝５Ｌ４　＝＞　
　ｒ＝５　　　　ＬＢ　＝＞　　ｒ＝５そのような補間
は、「ディジタル・フィルタ・サンプリング速度変換の
方法及び装置の改良（Ｉｍｐｒｏｖｅｍｅｎｔ　　ｔｏ
　　ｄｉｇｉｔａｌ　　ｆｉｌｔｅｒ　　ｓａｍｐｌｉ
ｎｇｒａｔｅ　ｃｏｎｖｅｒｓｉｏｎ　ｍｅｔｈｏｄ　
ａｎｄ　ｄｅｖｉｃｅ）　Ｊと題するヨーロッパ特許出
願筒８８４８００２１．０号に記載された教示を使って
実行することができる。

この場合も、ＰＣＭサンプリングや、ＬＩＰプログラム
及びＤＩＰプログラムの実行を開始させる送信／受信プ
ログラム要求の記入などの動作のタイミングは、モデム
・アダプタ内の単一クロックによりハードウェアで生成
されることに留意されたい。

次に、第３図の流れ図を第４図のタイミング図と共に参
照しながら、本発明を受信方向に関して説明する。すで
に述べたように、モデム・アダプタは１／１４４００秒
毎にアダプタ要求を記入する（４０）。この要求によっ
て起動されると、割込みプログラムは、ＡＤ変換器から
受け取ったＰＣＭサンプルを読み取る（４２）。このと
き、受け取ったサンプルの数について検査が行なわれる
（４４）。数Ｌｉが上に述べたように、補間により６個
のサンプルを計算するのに必要な数と一致する場合は、
第４図に示すように、受信要求が汎用スケジューラに記
入されるのと同時に、回線インタフェース・プログラム
が実行される（４６）。

そうでない場合は、次のモデム・アダプタ要求時に検査
が繰り返される。

次に受信プログラムＲｘが、各変調間隔１／２７４３秒
毎に８個のＰＣＭサンプルを７データ・ビットのグルー
プに変換するすべての動作について実行される（４８）
。第４図に示すように、プログラムＲｘ（Ｒｔ、Ｒ２１
０９，で示す）の実行は、対応する要求の出現に応じて
、プログラムＴｘ（ＴＩ、Ｔ２１．　、　、で示す）の
実行の前または後のいずれでも行なうことができ、非同
期プログラム（Ａで示す）は送信または受信要求がない
場合にのみ実行されることに留意されたい。

円で囲んだＡで始まる第３図の左側の部分を参照すると
、ＤＴＥインタフェース・プログラムは、フロクラムＲ
ｘの実行の結果として７ビツトのグループ（Ｄ　ｔ、Ｄ
２１９０．で示す）を受け取ったときに実行される（５
０）。プログラムＤＩＰの動作は、第４図に示すように
、ＤＴＥに送られる８ビツトのグループＢを累計するこ
とである。このことは、流れ図では、Ｂｉが８ビツトに
等しいかどうか検査すること（５２）で示されている。

Ｂｉが８ビツトである場合は、８ビツト・グループが、
グループＢが６番目のアダプタ要求毎にのみ送られるの
に対応する２４００Ｈｚの周波数でＤＴＥに送信するた
め、待ち行列に入れられる（５４）。

説明の必要上、プログラムＬＩＰ及びＤＩＰをプログラ
ムＲｘから分離したが、実際には、それらは、第４図の
スケジューラ・タイミングでＲ１、Ｒ２、−、、で参照
される同じ時間間隔内に実行される。

第４図で示すように、４２個のアダプタ要求が、７つの
基本間隔に対応する主処理間隔内で２４００ボーで受け
取られ、その間に、１）（６個のサンプルのグループ７
個に分割された）４２個のＰＣＭサンプルがＡＤ変換器
がら受け取られ、２）（８ビツトのグループ７個に分割
された）５６ビツトがＤＴＥに送られることを想起され
たい。したがって、２７４３ボーの変調速度はモデム・
アダプタによって完全に無視され、モデム・アダプタは
１４４００Ｈｚのサンプリング周波数、及び２４００Ｈ
ｚのＤＴＥへのデータ・ワード伝送速度を知っているだ
けである。

次に、第６図のタイミング図と共に第５図の流れ図を養
魚しながら、伝送の送信方向、すなわちＤＴＥから回線
への方向について説明する。モデム・アダプタは、まず
１／１４４００秒毎にアダプタ要求を記入する（８０）
。この要求によって起動されると、割込みプログラムは
、それがデータ・ビットの直前の書込みから６番目のア
ダプタ要求であるかどうか検査する（６２）。そうであ
る場合は、ＤＴＥからの８ビツトのグループＢが信号プ
ロセッサのメモリに書き込まれる（６４）。

このステップの後、またはそれが６番目のアダプタ要求
でない場合は、最後の要求以降に受け取ったアダプタ要
求の数を検査して、この数が、直前の送信要求に応答し
てプログラムＬＩＰから渡されたＬｉ個のサンプルに等
しいかどうか判定する（６６）。等しい場合は、送信要
求が汎用スケジューラに記入される（６８）。第６図に
示すように、あるプログラムＲが実行されているときに
送信要求が発生した場合は、それが処理される前に、Ｒ
の完了を待たなければならない。

送信要求がスケジューラによって考慮されるとすぐ、プ
ログラムＤＩＰが実行されて、８ビツトのグループＢと
して受け取ったデータ・ビットを、以下の手順に従って
信号プロセッサで処理すべき７ビツトのグループＤｉに
変換する（７ｏ）。

Ｄ＋　＝　　７個のビットＢ。

Ｄ２＝　１個のビットＢ１　＋　６個のビットＢ２Ｄ３
＝　２個のビットＢ２＋　５個のビットＢ３Ｄ４＝　３
個のビットＢ３＋　４個のビットＢ４Ｄ５＝　４個のビ
ットＢ４＋　３個のビットＢ５Ｄ６＝　５個のビットＢ
５＋　２個のビットＢ６Ｄ７＝　６個のビットＢ６＋　
１個のビットＢ７Ｄ８＝　７個のビットＢ７次に、各変調間隔１／２７４３秒毎に、７データ・ビッ
トのグループを６個のＰＣＭサンプルに変換するすべて
の動作について、送信プログラム（ＴＸ）が実行される
（７２）。第６図で参照記号Ｌｒで示すように、これら
の６個のサンプルは、プログラムＬＩＰにより、データ
受信の場合にすでに述べた手順に従って、ｒ個のサンプ
ルに変換される（７４）。すなわち、プログラムＬＩＰ
は６個のサンプルのグループを５または６個のサンプル
のグループに変換し、したがって８つの変調間隔内で（
２７４３ボーの変調速度で）受け取られた４８個のサン
プルが、７つの基本間隔内で（２４００ボーで）４２個
のサンプルに変換され、ディジタル・アナログ変換器に
伝送される。

送信動作を要約すると、４２個のアダプタ要求が、７つ
の基本間隔に対応する主処理間隔内で２４００ボーで受
け取られ、その間に、１）（８ビツト・グループ７個に
分割された）５６ビツトがＤＴＥから受け取られ、２）
（８個のサンプルのグループ７個に分割された）４２個
のＰＣＭサンプルがＤＡ変換器に送られる。

上記実施例では、送信変調速度と受信変調速度は２７４
３ボーで等しいが、それらは異なってもよい。たとえば
、２７４３ボー（１ボー当り７ビツト）の変調速度で制
御モデムから１９２００ビット／秒を受け取り、２４０
０ボー（１ボー当り４ピツト）の変調速度でわずかに９
６００ビット／秒を送る従属モデムの場合にそうである
。そのような場合には、受信方向に関しては、信号プロ
セッサは、第３図及び第４図に関して説明したのと同じ
方式で動作する。したがって、主処理間隔は常に８つの
変調間隔（８／２７４３秒）または７つの基本間隔（１
／２４００秒）と同じ長さになる。

したがづて、スケジューラは常に主処理間隔内で８個の
受信要求を処理しなければならないが、同じ間隔内で７
個の送信要求のみを処理すればよい。

−船釣に言って、送信及び受信方向のパラメータ値は、
分岐構成などでは異なることがある。各方向について、
データ伝送速度ＤＲはＤＴＥによって規定される。１ボ
ー当りのビット数をｎとすると、変調速度ＭＲはＤＲと
なる。信号プロセッサが見掛は上使用する変調速度に対
応する変調間隔をＴＭ１基本速度（２４００ボー）に対
応する基本間隔をＴＢとすると、主処理間隔ＴＰはＴＭ
とＴＢの最小公倍数として定義される。

ＴＰ　＝　ｍＸＴＭ　＝　　ｑＸＴＢ本発明では同じ信号処理ルーチンが維持されるので、送
信プログラム及び受信プログラム（Ｔｘ及びＲｘ）は各
変調間隔毎に実行されなければならない。したがって、
主処理間隔はｍ個の仮想副処理に分割され（各変調間隔
毎に１つの副処理）、仮想副処理はサンプリング周波数
割込みによって監視される。しかし、モデム・アダプタ
は変調速度ＭＲならびに主処理間隔ＴＰを無視する。Ｍ
Ｒ及びＴＰは、スケジューラ及びプログラムＬＩＰとＤ
ＩＰによって認識されるだけである。モデム・アダプタ
は１４４００Ｈｚの一定の入出力サンプリング周波数、
及び２４００Ｈｚの一定の並列データ・ワード入出力速
度のみを認識する。

したがって、異なるデータ・ワード速度に合うように、
変調速度として異なる値を取ることが可能である。下表
に、データ伝送速度が１４４００゜１６８００及び１９
２００ビット／秒の信号プロセッサで使用されるパラメ
ータを示す。

上記で説明した実施例のように、本発明は、新しいソフ
トウェアを信号プロセッサに組み込むことによって実施
することが好ましいが、当業者なら理解できるように、
本発明の教示を使って、専用プロセッサまたはハードワ
イヤ接続した論理装置を実現することもできる。

Ｅ０発明の詳細な説明したように、本発明によれば従来の技術的課題を
解決したモデムを実現することができる。

【図面の簡単な説明】

第１図は、本発明によるモデムの主要機能単位の概略構
成図である。第２図は、本発明のモデムで実行されるプログラム間の
関係を示す構成図である。第３図は、受信方向について、モデムの信号プロセッサ
で実行されるそれぞれのステップを示す流れ図である。第４図は、受信方向について、本発明による好ましい実
施例においてモデムの信号プロセッサで実行されるそれ
ぞれのプログラムの動作を示すタイミング図である。第５図は、送信方向について、モデムの信号プロセッサ
で実行されるそれぞれのステップを示す流れ図である。第６図は、送信方向について、本発明の好ましい実施例
においてモデムの信号プロセッサで実行されるそれぞれ
のプログラムの動作を示すタイミング図である。１０・・・・モデム、１２・・・・電話回線、１４・・
・・アナログ・ディジタル変換器（ＡＤＣ）、１８・・
・・信号プロセッサ、１８・・・・直列化／非直列化装
置　（ＳＥＲＤＥＳ）０・・・・データ端末装置（ＤＴＥ）　　。

Claims

【特許請求の範囲】

（１）電話回線．（１２）を介して受信したアナログ信
号を、基本速度ＢＲの倍数である周波数ＦＳでディジタ
ルＰＣＭサンプルに変換するためのアナログ・ディジタ
ル変換器（１４）と、上記ＰＣＭサンプルを処理してデ
ータ・ビットを供給するための信号プロセッサ（１６）
と、上記信号プロセッサから並列データ・ビット・ワー
ドを受け取って、データ伝送速度ＤＲでデータ端末装置
（ＤＴＥ）（２０）に送るべき直列データ・ビット・ス
トリームを供給するための直列化／非直列化装置（１８
）と、上記信号プロセッサが、上記アナログ・ディジタ
ル変換器から各ＰＣＭサンプルを受け取り、データ・ビ
ット・ワードを上記ＤＴＥに送る働きをする割込みプロ
グラムを実行するように、上記周波数ＦＳで各サンプリ
ング・パルス毎に信号プロセッサに割り込むアダプタ（
２６）とを含む、基本速度ＢＲで動作する環境で変調速
度ＭＲで動作するように適合されたモデムであって、上記信号プロセッサが、上記周波数ＦＳで受け取ったＸ
個のサンプルを上記信号プロセッサが処理してＤＲ／Ｍ
Ｒ個のビットからなるＤＲ／ＢＲ個のワードとする前に
、Ｘ．ＭＲ／ＢＲ個のサンプルに変換するための第１の
手段（３６）と、上記ＤＲ／ＭＲ個のビットからなるＤ
Ｒ／ＢＲ個のワードを、上記ＤＴＥに送るべきＤＲ／Ｂ
Ｒ個のビットからなるＤＲ／ＭＲ個のワードに変換する
ための第２の手段（３８）とを含み、上記の適合された
モデムが、ＤＲ／（ＢＲ．ＭＲ）秒の周期的処理間隔で
変調速度ＭＲで動作するモデムとして働くことを特徴とするモデム。
（２）データ伝送速度ＤＲでデータ端末装置（ＤＴＥ）
（２０）から直列ビット・ストリームを受け取り、並列
データ・ビット・ワードを供給するための直列化／非直
列化装置（１８）と、上記データ・ビット・ワードを処
理してＰＣＭサンプルを供給するための信号プロセッサ
（１６）と、周波数ＦＳで受け取った上記ＰＣＭサンプ
ルを、電話回線（２４）を介して送信すべきアナログ信
号に変換するためのディジタル・アナログ変換器（２２
）と、上記信号プロセッサが、各ＰＣＭサンプルを上記
ディジタル・アナログ変換器に送り、上記ＤＴＥへのデ
ータ・ビット・ワードを受け取る働きをする割込みプロ
グラムを実行するように、上記周波数ＦＳで各サンプリ
ング・パルス毎に信号プロセッサに割り込むアダプタ（
２６）とを含む、基本速度ＢＲで動作する環境で動作す
るように適合されたモデムであって、上記信号プロセッサが、ＤＲ／ＢＲ個のビットからなる
ＤＲ／ＭＲ個のワードを、上記信号プロセッサ（１６）
によって処理されるＤＲ／ＭＲ個のビットからなるＤＲ
／ＢＲ個のワードに変換するための第１の手段（３８）
と、上記信号プロセッサから供給されたＸ．ＤＲ／ＢＲ
個のサンプルを、上記ディジタル・アナログ変換器に送
るべきＸ．ＤＲ／ＭＲ個のサンプルに変換するための第
２の手段（３６）とを含み、上記の適合されたモデムが
、ＤＲ／（ＢＲ．ＭＲ）の周期的処理間隔で変調速度Ｍ
Ｒで動作するモデムとして働くことを特徴とするモデム。