JPH02260050A - メモリ拡張方式 - Google Patents
メモリ拡張方式Info
- Publication number
- JPH02260050A JPH02260050A JP8321589A JP8321589A JPH02260050A JP H02260050 A JPH02260050 A JP H02260050A JP 8321589 A JP8321589 A JP 8321589A JP 8321589 A JP8321589 A JP 8321589A JP H02260050 A JPH02260050 A JP H02260050A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- address
- bank
- addresses
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 56
- 238000006243 chemical reaction Methods 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims description 20
- 238000010586 diagram Methods 0.000 description 6
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野］
本発明はアドレス変換を伴なう、メモリの拡張方式に関
する。
する。
［従来の技術］
従来、マイクロプロセッサ（以下ＭＰＵと略す）固有の
アドレス空間を越えて、メモリを配置する為の方法とし
て、バンク方式および仮想記憶方式が知られている。
アドレス空間を越えて、メモリを配置する為の方法とし
て、バンク方式および仮想記憶方式が知られている。
まず、バンク方式は、レジスタを設け、このレジスタの
設定値を上位アドレスとしてＭＰＵのアドレスラインに
追加し、アドレス空間を拡張するものである（第２図（
ａ））。一般には、ＭＰＵのもつアドレス空間の一部を
バンクメモリの領域とし、この領域にバンク番号の異な
る複数のバンクメモリを配置する。使用するバンクメモ
リのバンク番号はレジスタの設定値によって決定する。
設定値を上位アドレスとしてＭＰＵのアドレスラインに
追加し、アドレス空間を拡張するものである（第２図（
ａ））。一般には、ＭＰＵのもつアドレス空間の一部を
バンクメモリの領域とし、この領域にバンク番号の異な
る複数のバンクメモリを配置する。使用するバンクメモ
リのバンク番号はレジスタの設定値によって決定する。
非バンクメモリの領域については、レジスタの設定に関
係なく、ＭＰｔＪのアドレスラインのみによってアドレ
スが指定される。バンクメモリについて見れば、論理ア
ドレスと物理アドレスとは等しいものとなる。（第２図
（ｂ）） 次に、仮想記憶方式によるメモリの拡張については、セ
グメント方式及びページ方式の２種が知られているが、
以下広く用いられているページ方式につき説明する。
係なく、ＭＰｔＪのアドレスラインのみによってアドレ
スが指定される。バンクメモリについて見れば、論理ア
ドレスと物理アドレスとは等しいものとなる。（第２図
（ｂ）） 次に、仮想記憶方式によるメモリの拡張については、セ
グメント方式及びページ方式の２種が知られているが、
以下広く用いられているページ方式につき説明する。
ページ方式は物理アドレス空間を例えばＩＫバイト毎の
ページという単位に分割する。ＭＰＵのアドレスライン
の上位と付加情報（例えばタスク番号）を、アドレスと
してアドレス変換テーブルにに入力し、そのデータによ
り、使用するページ番号を決定するものである（第３図
（ａ））。論理アドレスと物理アドレスとの対応は、ア
ドレス変換テーブルにより、一意的に決定される。
ページという単位に分割する。ＭＰＵのアドレスライン
の上位と付加情報（例えばタスク番号）を、アドレスと
してアドレス変換テーブルにに入力し、そのデータによ
り、使用するページ番号を決定するものである（第３図
（ａ））。論理アドレスと物理アドレスとの対応は、ア
ドレス変換テーブルにより、一意的に決定される。
［発明が解決しようとしている課題］
しかしながら、上記従来例の内、バンク方式では、バン
クメモリ部について、物理アドレスが飛んでいる為、メ
モリの増設が容易に行なえないという欠点があった。特
にメモリカード（又はメモリボード）は連続したアドレ
ス領域の拡張を前提としているため、これらの物を用い
てメモリ容量の拡張を行なう場合にこの傾向は大きくな
る。
クメモリ部について、物理アドレスが飛んでいる為、メ
モリの増設が容易に行なえないという欠点があった。特
にメモリカード（又はメモリボード）は連続したアドレ
ス領域の拡張を前提としているため、これらの物を用い
てメモリ容量の拡張を行なう場合にこの傾向は大きくな
る。
また、上記従来例の内、仮想記憶方式では、−般に回路
規模が大きくなり、コストも増大してしまうという欠点
があった。
規模が大きくなり、コストも増大してしまうという欠点
があった。
［課題を解決するための手段および作用］本発明によれ
ば、情報を記憶するためのメモリ、および単数または複
数のバンクメモリと、該バンクメモリの１つを指定する
ためのメモリバンクレジスタと、前記メモリ、およびバ
ンクメモリに記憶された情報を処理するための処理手段
と、前記メモリバンクレジスタの値がＯと異なるとき、
前記バンクメモリの物理アドレスが連続となるようにア
ドレス変換を行なうアドレス変換手段とを用いてメモリ
を拡張することにより、メモリ増設の容易なメモリ拡張
方式を与えるものである。
ば、情報を記憶するためのメモリ、および単数または複
数のバンクメモリと、該バンクメモリの１つを指定する
ためのメモリバンクレジスタと、前記メモリ、およびバ
ンクメモリに記憶された情報を処理するための処理手段
と、前記メモリバンクレジスタの値がＯと異なるとき、
前記バンクメモリの物理アドレスが連続となるようにア
ドレス変換を行なうアドレス変換手段とを用いてメモリ
を拡張することにより、メモリ増設の容易なメモリ拡張
方式を与えるものである。
［実施例］
本発明の１実施例としてＭＰＵの発生するアドレス信号
の本数が１６本、メモリバンクレジスタ（以下ＭＢＲと
略す）の発生するアドレス信号の本数が２本のシステム
につき、説明する。
の本数が１６本、メモリバンクレジスタ（以下ＭＢＲと
略す）の発生するアドレス信号の本数が２本のシステム
につき、説明する。
第１図（ａ）は本実施例におけるアドレス発生部のブロ
ック図であり、１は各種処理の制御のためのＭＰＵ、２
はバンクメモリのアドレス信号を発生するＭＢ１’Ｌ、
３はアドレス変換のためのアドレス変換回路である。４
はＭＰＵ １が出力するアドレスバスであり、ＡＯ〜Ａ
１５の１６本の信号ラインで構成されている。５はＭＢ
Ｒが出力するアドレスバスであり、ＢＯ，Ｂｌという２
本の信号ラインで構成されている。６はアドレス変換回
路の出力であり、Ｘ１４〜Ｘ１６という３本の信号ライ
ンで構成されている。
ック図であり、１は各種処理の制御のためのＭＰＵ、２
はバンクメモリのアドレス信号を発生するＭＢ１’Ｌ、
３はアドレス変換のためのアドレス変換回路である。４
はＭＰＵ １が出力するアドレスバスであり、ＡＯ〜Ａ
１５の１６本の信号ラインで構成されている。５はＭＢ
Ｒが出力するアドレスバスであり、ＢＯ，Ｂｌという２
本の信号ラインで構成されている。６はアドレス変換回
路の出力であり、Ｘ１４〜Ｘ１６という３本の信号ライ
ンで構成されている。
アドレス変換回路３は、（Ｂｌ、ＢＯ）の組合せが（０
，０）以外、すなわち（Ｂ１．ＢＯ）−（（０，１）、
（１，０）、（１，１））の時のみアドレス変換を行な
う、アドレス変換回路３の人出力の関係をまとめると第
４図の如くなる。
，０）以外、すなわち（Ｂ１．ＢＯ）−（（０，１）、
（１，０）、（１，１））の時のみアドレス変換を行な
う、アドレス変換回路３の人出力の関係をまとめると第
４図の如くなる。
第４図から
Ｘ１６− （８１◆ｇｏ）中Ａ１５傘Ａ１４
− （１）Ｘ１５− （Ｂ１＊ＢＯ＋ｆｌ＊ ｎ＋Ａ１
４）＊Ａ１５ −（２）Ｘ１４− （Ｂｌ＋ＢＯ＋ｆｆ
！Ｊ）＊Ａ１４ −（３）の論理式が得られる
。但し、論理式中“＊°は論理積、°＋°は論理和の記
号を示す。
− （１）Ｘ１５− （Ｂ１＊ＢＯ＋ｆｌ＊ ｎ＋Ａ１
４）＊Ａ１５ −（２）Ｘ１４− （Ｂｌ＋ＢＯ＋ｆｆ
！Ｊ）＊Ａ１４ −（３）の論理式が得られる
。但し、論理式中“＊°は論理積、°＋°は論理和の記
号を示す。
アドレス変換回路を式（１）〜（３）で与えられる論理
に従って構成し、ＭＰＵＩのアドレス出力ＡＯ〜Ａ１３
およびアドレス変換回路３の出力Ｘ１４〜Ｘ１６の計１
７本のアドレスラインをシステムのアドレス指定ライン
として供給すれば、′ｓ１図（ｂ）に示される如く、バ
ンクメモリの論理アドレスは連続した物理アドレスへ変
換される。
に従って構成し、ＭＰＵＩのアドレス出力ＡＯ〜Ａ１３
およびアドレス変換回路３の出力Ｘ１４〜Ｘ１６の計１
７本のアドレスラインをシステムのアドレス指定ライン
として供給すれば、′ｓ１図（ｂ）に示される如く、バ
ンクメモリの論理アドレスは連続した物理アドレスへ変
換される。
［他の実施例］
本発明に於けるアドレス変換回路は、上述実施例を述べ
た回路に限らない。例えば、この部分をメモリで構成し
て、アドレス変換を行なってもよい。
た回路に限らない。例えば、この部分をメモリで構成し
て、アドレス変換を行なってもよい。
また、アドレスの変換に関しても、表１に示した変換方
法以外にも種々の変換を考える事ができる。変換後のバ
ンクメモリのアドレスが連続となるような変換であれば
他の変換方法を用いても良る。
法以外にも種々の変換を考える事ができる。変換後のバ
ンクメモリのアドレスが連続となるような変換であれば
他の変換方法を用いても良る。
［発明の効果］
以上説明したように、本発明によれば、メモリバンク方
式に比べて、メモリの増設が容易で、なおかつ仮想記憶
方式に比べて、簡単で安価なメモリ拡張方式が実現でき
る効果がある。
式に比べて、メモリの増設が容易で、なおかつ仮想記憶
方式に比べて、簡単で安価なメモリ拡張方式が実現でき
る効果がある。
第１図（ａ）は、本発明の１を実施例におけるアドレス
発生部のブロック図、 第１図（ｂ）は本発明の１実施例におけるメモリの配置
を表わす図、 第２図（ａ）、（ｂ）はそれぞれ、従来のメモリバンク
方式に於けるアドレスの生成とメモリの配置を示す図、 第３図（ａ）、（ｂ）はそれぞれ、従来の仮想記憶方式
に於けるアドレスの生成とメモリの配置を示す図、 第４図は本実施例に於けるアドレス変換を示す図である
。 １はマイクロプロセッサ（ＭＰＵ） ２はメモリバンクレジスタ（ＭＢＲ） ３はアドレス変換回路 ４はＭＰＵが発生するアドレス信号 ５はＭＢＲが発生するアドレス信号 ６はアドレス変換回路が出力するアドレス信号を示す。 一理片しス 呼力ま！７１′Ｌス 第１刀 Ｃ２ン 第 石じ 磨 σ ｈ１アア）−Ｌ又 帥り理アＦ−Ｌス 第２０ （ｂ） 言命謬７ト°しス ＠Ｅ１７ｋ“１．又 第３図 （＃）） ４図
発生部のブロック図、 第１図（ｂ）は本発明の１実施例におけるメモリの配置
を表わす図、 第２図（ａ）、（ｂ）はそれぞれ、従来のメモリバンク
方式に於けるアドレスの生成とメモリの配置を示す図、 第３図（ａ）、（ｂ）はそれぞれ、従来の仮想記憶方式
に於けるアドレスの生成とメモリの配置を示す図、 第４図は本実施例に於けるアドレス変換を示す図である
。 １はマイクロプロセッサ（ＭＰＵ） ２はメモリバンクレジスタ（ＭＢＲ） ３はアドレス変換回路 ４はＭＰＵが発生するアドレス信号 ５はＭＢＲが発生するアドレス信号 ６はアドレス変換回路が出力するアドレス信号を示す。 一理片しス 呼力ま！７１′Ｌス 第１刀 Ｃ２ン 第 石じ 磨 σ ｈ１アア）−Ｌ又 帥り理アＦ−Ｌス 第２０ （ｂ） 言命謬７ト°しス ＠Ｅ１７ｋ“１．又 第３図 （＃）） ４図
Claims (1)
- 【特許請求の範囲】 情報を記憶するためのメモリ、および単数または複数の
バンクメモリと、 該バンクメモリの１つを指定するためのメモリバンクレ
ジスタと、 前記メモリ、およびバンクメモリに記憶された情報を処
理するための処理手段と、 前記メモリバンクレジスタの値が０と異なるとき、前記
バンクメモリの物理アドレスが連続となるようにアドレ
ス変換を行なうアドレス変換手段とを用いてメモリを拡
張することを特徴とするメモリ拡張方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8321589A JPH02260050A (ja) | 1989-03-31 | 1989-03-31 | メモリ拡張方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8321589A JPH02260050A (ja) | 1989-03-31 | 1989-03-31 | メモリ拡張方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02260050A true JPH02260050A (ja) | 1990-10-22 |
Family
ID=13796095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8321589A Pending JPH02260050A (ja) | 1989-03-31 | 1989-03-31 | メモリ拡張方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02260050A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08156347A (ja) * | 1994-11-30 | 1996-06-18 | Nec Corp | プリンタ装置 |
-
1989
- 1989-03-31 JP JP8321589A patent/JPH02260050A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08156347A (ja) * | 1994-11-30 | 1996-06-18 | Nec Corp | プリンタ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6027964A (ja) | メモリアクセス制御回路 | |
| JP2609220B2 (ja) | マルチ・プロセツサ・システム | |
| US5537576A (en) | Expandable memory for a digital signal processor including mapped first and second memory banks forming a continuous and contiguous address space | |
| JPH02260050A (ja) | メモリ拡張方式 | |
| JPS59121537A (ja) | ビツトパタ−ン照合回路 | |
| JPS6232516B2 (ja) | ||
| JPH07334420A (ja) | 拡張メモリ制御回路 | |
| JP3349929B2 (ja) | メモリ制御装置 | |
| JPS59144966A (ja) | デ−タ処理装置 | |
| US5890194A (en) | Method for efficient use of DRAM data and parity areas | |
| JPH05197617A (ja) | マルチプロセッサシステム | |
| JPS6292051A (ja) | メモリ装置 | |
| JPH04237348A (ja) | メモリアクセス装置 | |
| JPH0370052A (ja) | アドレス変換回路、メモリコントロール装置、情報処理装置、および、記録装置 | |
| JPS6126699B2 (ja) | ||
| JPH0262642A (ja) | バス切替方式 | |
| JPH05210580A (ja) | コンピューターシステム内のメモリをインターリーブ化するシステムおよび方法 | |
| JPS6054055A (ja) | 記憶装置 | |
| JPS61196496A (ja) | 記憶装置 | |
| JPH07152638A (ja) | メモリ制御回路 | |
| JPH0368047A (ja) | キーアクセス制御方式 | |
| JPS6347856A (ja) | メモリシステム | |
| JPS63257859A (ja) | メモリ制御装置 | |
| JPH02186454A (ja) | メモリアクセス制御装置 | |
| JPS62192099A (ja) | デ−タ記憶装置 |