JPH02257591A - 低電圧電池電源で動作するエレクトロルミネッセンス光パネル用改良電源回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は腕時計の文字盤を照明するエレクトロルミネッ
サンス・パネルのような容量性負荷に電力を供給するの
に使用する電源回路の改良に関する。

更に、詳細に述べれば、本発明はシリコン制御整流器（
ＳＣＲ）またはそれと同等のフック・トランジスタ構成
を使用し、動作が確実で、使用する構成要素が最少であ
ると共にモノリシック集積回路の形態に製造することが
可能であり、これにより回路を低電圧電池電源を用いて
使用する腕時計などに容易に組込むことができる、定価
格、低電力の電源回路に関する。

〈・従来の技術〉 本発明は本願出願人の米国特許第４，７７５，９８４号
、「アナログ時計用エレクトロルミネッセンス文字盤お
よびその製造工程」に開示されている形式のエレクトロ
ルミネッセンス文字盤腕時計の電源回路として使用する
ことを目的としている。同じ目的で使用される従来の回
路としては、同じく本願出願人の米国特許第４．５２７
．０９６号、［容量性エレクトロルミネッセンス・パネ
ルの駆動回路」にも開示されている。

〈発明の概要〉 本発明はＳＣＲまたはそれと同等のフック・トランジス
タを使用する低価格で確実な電源回路の形態に容易に制
作することができ、低電圧電池電源と関連して使用して
いるエレクトロルミネッセンス文字盤腕時計の背景照明
を行うのに使用されるエレクトロルミネッセンス・パネ
ルを動作させることができる。

本発明を実施することにより、腕時計、および他の同様
な、低電圧電池電源で動作する電力定格の低い容量性負
荷に使用されるエレクトロルミネッサンス・パネルを励
起する改良された電源回路が提供される。この回路は、
各々が第１および第２の端子電極および制御ゲートを有
し、導電可能になったとき装置を通って流れる電流が保
持電流として臨界値より低く下がって装置の通電状態を
続ける第１および第２のゲート・トリガー導電装置を備
えている。

第１および第２のゲート制御導電装置の第１の端子電極
に共通に第１の極性を有する比較的高電圧の電位を供給
するフライバック電圧セットアツプ・サブ回路が設けら
れている。容量性負荷を第１および第２のおよび第２の
ゲート・トリガー導電装置の対応する第２の端子間に接
続する手段が設けられて入る。回路は更にゲート・トリ
ガー導電装置のそれぞれのトリガー・ゲートた反対極性
の第２の電位の源との間に結合された第１および第２の
スイッチング装置を備えている。１８０度位相がずれて
いる第１および第２の交番可能か電位の源は第１および
第２のスイッチング装置に結合されてその交番導電期間
を制御し、これにより第１および第２のトリガーＭｍ導
電装置が交互に可能化電位の期間により決まる個別期間
導電可能になることができる。フライングバック電圧セ
ットアツプ・サブ回路手段は第１の電位の低電圧電池源
と反対極性の第２の電位の源との間に直列回路関係に接
続されたインダクタおよび第３のスイッチング装置によ
り形成された電圧セットアツプ変換器回路から構成され
ている。インダクタと第３のスイッチング装置との接合
点はダイオード整流器を介して、第１および第２のゲー
ト制御導電装置の対応する第１の端子電極に共通に接続
されている共通端子導体母線に接続されている。

電源回路は位相ずれ交番可能化電位よりはるかに高い交
番周波数スイッチング信号の源により完成するが、高周
波スイッチング信号は第３のスイッチング装置と結合し
てその動作を制御する。

腕時計の文字盤の照明に使用するに好適なエレクトロル
ミネッサンス・パネルは第１および第２のゲート・トリ
ガー導電装置の対応する第２の端子電極に容易性負荷と
して接続される。

更に第１および第２のゲート・トリガー導電装置は各々
シリコン制御整流器または、代りに、フック・トランジ
スタ回路を備えることができる。また、第１、第２、お
よび第３のスイッチング装置はスイッチング・トランジ
スタから構成される。

本発明の目的、特徴、および付随する多数の利点は、図
面を参照して説明する以下の実施例により理解できるで
あろう。図面において類似部品部位は同じ参照文字で示
しである。

〈好適実施例〉 第１図に示す電源回路は、各々が第１（正）の端子電極
１３、第２（負）の端子電極１４、および制御ゲート【
５を備えているシリコン制御整流器（ＳＲＣ）を構成す
る第１および第２のゲート・トリガー導電装置、それぞ
れ！■および１２から、構成されている。５ＣＲＩＩお
よび１２の動作特性は、正極性のゲート電位がそのトリ
ガー・ゲート１５に加えられ、同時に第２の（陰極）負
電極１４に対して、正極性の電位が第１の（陽極）端子
電極１３に加えられているとき、ＳＣＲ装置は導電可能
となり、端子電極」３および■４を横切る電位の極性が
反転するかまたは装置を通って流れる電流が臨界値（保
持電流と言う）より低く降下して装置の導電が終る時ま
で導電状態を続ける、というものである。

極性が正で比較的高電圧の励起電位はフライバック変換
器回路手段から第１の正端子電極１３に共通に供給され
る。フライバック変換器回路手段は、低電圧電池の約１
．５ＶＤｃの電位源と反対の負極性の、接地端子母線１
７から形成される、第２の電位源との間にスイッチング
装置１６と直列回路の関係に接続されたインダクタＬか
ら形成された電圧セットアツプ変換器から構成される。

電圧セットアップ・フライバック変換器は、その陽極が
インダクタＬとスイッチング装置１Ｂを構成するＮ−Ｐ
−Ｎスイッチング・トランジスタのコレクタとの接合点
に接続されているダイオード整流器１８により間歇し、
ダイオード整流器１Ｂの負端子すなわち陰極端子は５Ｒ
Ｃ１ｌおよび１２の正（陽極）端子１３を相互に接続す
る共通正端子母線１９に接続されている。超高周波、交
番導電ゲート電位（図示せず）の源（図示せず）は、ス
イッチング・トランジスタＩ６のベースに至る導線の下
に高周波方形波状パルス信号波形２０によって示したよ
うなＮ−Ｐ−ＮスイッチングΦトランジスタ装置１６を
構成するＮ−Ｐ−Ｎスイッチング・トランジスタのコレ
クタとの接合点に接続されているダイオード整流器１８
により完結し、ダイオード整流器１８の負端子すなわち
陰極端子は５ＣＲ１１および１２の正（陽極）端子１３
を相互に接続する共通正端子母線１９に接続されている
。

第１および第２のスイッチング装置２１および２２は、
それぞれ、５ＣＲＩＩのトリガー・ゲート１５と接地負
端子母線１７との間に、および５ＣＲ１２のトリガー・
ゲート１５と接地負端子母線との間に接続されている。

第１および第２のスイッチング装置２１および２２、お
よび第３のスイッチング装置１６は各々、エミッタ、ベ
ース、およびコレクタを備えたＮ−Ｐ−Ｎスイッチング
・トランジスタから構成されている。方形波状曲線２３
および２４で示した第１および第２の位相ずれ交番可能
電位の源（図示せず）は第１および第２のスイッチング
装置２Ｉおよび２２に結合してその導電の交番期間を制
御し、これにより、第１および第２のゲート制御５ＣＲ
ＩＩおよび１２が交互に使用可能となり可能化電位２３
および２４の期間により決まる個別時間だけ導電可能と
なる。

可能化電位２３および２４はそれぞれのスイッチング・
トランジスタ２Ｉおよび２２に送られうが、互いに位相
が１８０６ずれている。電源回路は電気時計に使用する
ように設計されているので、第１および第２の可能化電
位のゲート電位２０は腕時計の時間信号発生回路から得
られる。

電源により励起されなければならないエレクトロルミネ
ッサンス・パネルを５ＣＲＩＩおよび１２の負極性端子
（陰極）の間に接続されたコンデンサ２５で示し、図に
おいてで１およびで２の符号を付けて回路の出力端子を
形成している。

ランプ２５は「出１」と「出２丁とを横断して接続され
ている。

動作中、ＣＲＩＩおよび１２の導通または遮断は、それ
ぞれ、その導電可能の期間がそれぞれ可能化電位２３お
よび２４の周期によって決まるスイッチング・トランジ
スタ２１および２２によって決まる。

可能化電位２３が正であるとき、スイッチングトランジ
スタ２１が導通し、５ＣＲ１１の制御ゲートが接地負端
子母線１７の電位まで引き下ろされる。したがって、５
ＣＲ１２は効果的に接地母線１７にクランプされ、導電
可能になることはない。同じ期間中に、５ＣＲ１２は、
その関連スイッチング・トランジスタ２２のベースが負
にバイアスされ、非導電になっているので、導電が可能
になる。可能化電位２３および２４の交互の半サイクル
中に、逆の状態が真になり、５ＣＲＩＩが導電可能とな
り、５ＣＲ１２が導電することができなくなる。

使用可能の期間中、５ＣＲＩＬのトリガー・ゲート１５
はトリガー電位レベルまで上昇することができ、第３図
に関連して後に説明するように、５ＣＲ１１をゲート電
位２０の速い周波数割合で５ＣＲＩＩのゲートを開く。

５ＣＲＩＩのゲートを開く能力はトランジスタ２１が遮
断され、５ＣＲＩＩが使用可能になっている、可能化電
位２４の半サイクル全体の期間中継続する。可能化電位
２３および２４の次のすなわち第２の半サイクルの期間
中、スイッチング・トランジスタ２２は遮断され、スイ
ッチング・トランジスタ２１は導電する。これらの状態
のもとで、５ＣＲ１２は導電が可能となり、５ＣＲ１１
は導電が不能となる。その結果、５ＣＲＩＩは５ＣＲＩ
Ｉが使用可能になっているところの、可能化電位２３お
よび２４の第１の半サイクル中において、ゲート電位の
高い周波数割合でゲートが開いたり閉じたりする。この
逆の状態が可能化電位２３および２４の第２の半サイク
ル中に実現し、この期間中５ＣＲ１２は使用可能であり
、高周波ゲート電位２０の速さでゲートを開４いたり閉
じたりすることができる。

第３Ａ図、第３６図および第３Ｃ図は可能化電位２３お
よび２４の連続する半サイクル中のエレクトロルミネッ
センス・ランプ２５を横切る電位の組立てを示す特性曲
線である。可能化電位２４の正の半サイクルを第３Ａ図
に区間３０の期間で示しである。この期間中、５ＣＲＩ
Ｉは使用可能となり、５ＣＲ１２は導電できなくなって
いる。

先に述べたとおり、Ｎ−Ｐ−Ｎスイッチング・トランジ
スタ１Ｂのベースに加えられるゲート・パルス２０の周
波数は可能化電位２３および２４の周波数の約８倍、１
６倍、３２倍、または他の倍数倍のはるかに高い周波数
である。

したがって、スイッチング・トランジスタ１Ｂ。

インダクタＬ１およびダイオードＩ８をにより動作し、
５ＣＲＩＩの所有する自己ゲート特性（後に詳述する）
により補助されるフライバック変換器回路は、トランジ
スタ■６がゲート信号２０の正に向う電圧スパイク中の
短い導電期間に続いて遮断されると、トリガー装置１６
の正に向う各電圧スパイクに続いてゲートを開く。

ゲート電位２０に生ずる正極性スパイクは方形波状パル
ス・ゲート信号２０の各サイクルの期間の残りと比較し
て比較的短い。トランジスタ■６の短い導電期間中、電
流はインダクタＬを通りトランジスタ１Ｂを経て大地に
流れ、インダクタＬを充電する。ゲート信号２０の正に
向う電圧スパイクに続いてトランジスタ１６が遮断され
ると、充電インダクタＬを横切る電圧が約７０ボルトの
値まで上昇する。この高電圧は陽極を横切って５ＣＲＩ
Ｉのゲート電極間キャパシタンスに結合され、陽極を横
切ってゲート・キャパシタンスまでの電圧の上昇（ｄｖ
／ｄｔと言う）が大きい為、すなわち急速なので、Ｓ　
ＲＣｔｔのゲートが開き、導電可能になる。インダクタ
Ｌに貯えられたエネルギーは５ＣＲＩＩを通して消散さ
れてエレクトロルミネッセンス・コンデンサ２５を歩進
的に充電し、ダイオード２７および導電トランジスタ２
２を通して大地に流れ、遂にインダクタＬが放電し、５
ＣＲＩＩを通る電流がその臨界保持電流値より低く降下
する。こうなると直ちに、５ｃＲ１１は遮断されてイン
ダクタしおよびトランジスタ１Ｂからなるフライバック
変換器回路の１動作サイクルを終了し、次いで、５ＣＲ
ＩＩを通して放電し、エレクトロルミネッセンス・コン
デンサ２５を横切る電圧を歩道的に充電し、可能化電位
２３の半サイクルが続いて起る期間中何回も繰返される
。

上述の方法で５ＣＲＩＩのゲートを開いたり遮断したり
すると回路の出力端子「出１」と「出２」との間に直接
接続されているエレクトロルミネッセンス・コンデンサ
２５の極板を横切って歩進的階段状に、更に充電が起る
。その結果、正極性の電荷が可能化電位２３の残りの負
の半サイクル中にエレクトロルミネッセンス・コンデン
サ２５を横切ってエレクトロルミネッセンス・パネルを
点火するに充分な値まで蓄積される。

この過程は、第３Ａ図に示すように可能化電位ｚ３の各
員に向う半サイクルの期間中繰返される。

可能化電位２３の各員の半サイクルの終りに、スイッチ
ング・トランジスタ２１が導通し、スイッチング・トラ
ンジスタ２２が遮断される。これにより５ＣＲＩＩの制
御ゲートが接地負端子母線１７にクランプされ、第３Ａ
図に３１で示すように導電できなくなる。これと同時に
、スイッチング・トランジスタ２２がその可能化電位２
４により遮断されるので、５ＣＲ１２は使用可能となり
、一方５ＣＲＩＩは導電することができなくなる。

その結果、エレクトロルミネッセンス中コンデンサ２５
が第３Ａ図に３１で示すように放電し、第３６図に３２
で示すように逆極性で充電を開始する。その後、可能化
電位２３の残りの正極性の半サイクル（可能化電位２４
の負の半サイクル）中に、エレクトロルミネッセンス・
コンデンサ２５が第３６図に３２で示したようなサイク
ルの終りまで、充電される。この点で、スイッチング・
トランジスタ２１が遮断され、スイッチング・トランジ
スタ２２が導通して電源回路の新しい動作サイクルを開
始する。

第３Ｃ図に示すように、電源回路の各動作サイクル中に
このようにしてエレクトロルミネッセンス・コンデンサ
２５を横切って発生したピークツーピーク電圧は１４０
ボルトまたはその近くであり周波数は可能化電位の周波
数に等しい。

ランプ２５を横切るこの電圧差はエレクトロルミネッセ
ンス・パネルから良好な照明を確保するように適当な点
火電位を得るには充分以上であり、可能化電位２３およ
び２４の周波数になっている。この周波数は放射される
光のフリッカ−が実質上検出されないようにするため人
間の目の積分保持力内に入るように選定される。

インダクタＬ１スイッチング・トランジスタ１６、およ
び１８から構成される電圧セットアップ・フライバック
変換器回路の上記説明において、使用可能５ＣＲＩＩま
たは１２の導通はＳＣＲ装置のゲート・キャパシタンス
を制御する電極間接続点を通して行われるものと記され
ている。このキャパシタンスは装、置ごとに変わる可能
性があるから、ＳＣＲ装置の適確な導通はそれぞれの５
ＣＲＩＩおよび１２の接続点を制御ゲートとの間に接続
される小さなゲート・コンデンサを設けることにより保
証される。回路の動作の各半サイクル中にエレクトロル
ミネッセンス。ランプ・コンデンサ２５との分離を保証
するには、阻」レダイオードまたは分離ダイオード２７
をエレクトロルミネッセンス・ランプ・コンデンサ２５
のそれぞれの極板とそのそれぞれのスイッチング・トラ
ンジスタ２１および２２のコレクタを有する５ＣＲＩＩ
および１２のそれぞれの制御ゲート１５の接合点との間
に接続する。

第２図はフック・トランジスタ回路の概略回路図であっ
て、フック・トランジスタ回路構成はその動作特性がシ
リコン制御整流器と物理的に等価のものから構成されて
いる。一定の環境下で、この回路構成は第１図に示すｓ
　ＣＲ＋Ｍ成よりもモノリシック集積回路の形態に製作
するのが経済的であることを示すことがある。第２図の
回路において、表示した端子点は第１図の回路の同じ参
照端子点と対応する。したがって、フック・トランジス
タ回路構成が５ＣＲＩＩおよび１２の代りに使われてい
る他は、第２図の電源回路は第１図のものと同じである
。

第２図のフック・トランジスタ回路構成において、Ｐ−
Ｎ−Ｐトランジスタ３４のベース電極はＮ−Ｐ−Ｎトラ
ンジスタ３５のコレクタに直接接続されており、Ｎ−Ｐ
−Ｎトランジスタ３５のベース電極はＰ−Ｎ−Ｐ　トラ
ンジスタ３４のコレクタに直接接続されている。この接
続により、Ｎ−Ｐ−Ｎ　トランジスタ３５のベースとＰ
−Ｎ−Ｐトランジスタ３４のコレクタとの接合点は電源
回路のトリガー・ゲート１５として働き、Ｎ−Ｐ−Ｎト
ランジスタ３５のエミッタは回路の負端子１４（出２）
として働き、ダイオード３６の陰極はＰ−Ｎ−Ｐ　トラ
ンジスタ３４のエミネッタに接続されており、陽極端子
リードはフック・トランジスタ回路構成の正端子リード
１３として働く。

フック・トランジスタ回路構成は周知であり、市販のＳ
ＣＲが出現する以前にも存在していた。

他の点に関しては、フック・トランジスタ回路構成を利
用している第１図に関連して述べたものと全く同じであ
る。

本発明により構成した、低電圧電池源で動作するエレク
トロルミネッセンス・パネル用の新しい、改良された電
源の二つの実施例について述べてきたが、当業者は本発
明の他の修正および変形を上述の教示に照らして考えつ
くことは明らかであると信する。それ数本発明の前述の
特定の実施例に関して特許請求の範囲に規定する本発明
に完全に意図する範囲内で変更を行い得ることを理解す
べきである。

〈発明の効果〉 本発明は、約１．５ボルトの低電圧電池源により動作し
てエレクトロルミネッセンス・パネルおよび他の同様な
容量精負荷を動作させる約７０ボルトの電圧を供給する
ことができる改良された低電圧電源回路を利用できるよ
うにしている。

この回路は腕時計の背景証明に使用するエレクトロルミ
ネッセンス・パネルにエネルギを供給するよう特に設計
されている。

【図面の簡単な説明】

第１図は本発明にしたがって構成したＳＣＲを利用する
電源回路の好適な形態の概略回路図である。 第２図はＳＣＲと電気的に完全に同等で、第１図の回路
に使用するＳＣＲの代りに利用することができるフック
・トランジスタ回路構成に概略回路図である。 第３Ａ図、第３６図、および第３Ｃ図は電源回路の動作
中エレクトロルミネッセンス・パネルを横切る電圧の形
成対時間の関係を描いた特性動作曲線である。 Ｉｔ、　１２・・・ゲート・トリガー導電装置、１５・
・・制御電極、１Ｂ、　２１．２２・・・スイッチング
装置、２０・・・開閉信号波形、２３．２４・・・可能
化電位、３４・・・Ｐ−Ｎ−Ｐトランジスタ、３５・・
・Ｎ−Ｐ−Ｎ　トランジスタ。 特 許 代 出 理 願 人 人 タイメックス コーポレーション 尾 股 イ丁 雄 手続補正書坊式） ％式％ 発明の名称 低電圧電池電源で動作するエレクトロルミネッセンス光
パネル用改良電源回路 補正をする者 事件との関係　特許出願人 住所　アメリカ合衆国、コネチカット州０６７２２゜ウ
ォーターベリー（無番地）

Claims (1)

1. 【特許請求の範囲】 　１．腕時計および他の同様な、低電圧電池電源で動作
   する低電力定格の容量性負荷に使用するエレクトロルミ
   ネッサンス・パネルの改良電源回路であって、 各々が第１および第２の端子電極（１３， １４）、およびトリガー・ゲート（１５）を有し、導電
   可能になったとき装置を通って流れる電流が臨界保持電
   流値より下って装置の導電が終るまで導通状態を続ける
   、第１および第２のゲート・トリガー導電装置（１１、
   １２）、第１の極性の比較的高電圧の電位を共通に 第１および第２のゲート・トリガー導電装置の第１の端
   子電極に供給するチョッパー変換器手段（１６、１７、
   １８）、 第１および第２のゲート・トリガー導電装 置の対応する第２の端子電極間の低電圧電池駆動装置の
   負荷の照明に使用するに適するエレクトロルミネッサン
   ス・パネル（２５）から成る容量性負荷を接続する手段
   、 ゲート・トリガー装置のそれぞれのトリガ ー・ゲートと反対極性の第２の電位源との間に結合して
   いる第１および第２のスイッチング装置（２１、２２） 前記第１および第２のスイッチング装置と 結合してその交番導電期間を制御し、これにより前記第
   １および第２のゲート・トリガー導電装置が交互に可能
   化電位の期間により決まる個別時間間隔だけ導電するこ
   とができるようにする、第１および第２の１８０゜位相
   のずれた、交番可能化電位の源（２３、２４）、を備え
   、 前記チョッパー手段は低電圧電位源と反対 極性の第２の電位源との間に直列回路の関係で接続され
   ているインダクタ（Ｌ）と第３のスイッチング装置（１
   ６）から形成される電圧セットアップ・フライバック変
   換器回路から構成され、インダクタと第３のスイッチン
   グ装置との接合点はダイオード整流器（１８）を介して
   、第１および第２のゲート・トリガー導電装置の対応す
   る第１の端子電極に共通に接続されている共通端子導体
   母線（１９）に接続されており、 前記第３のスイッチング装置に結合してそ の動作を制御する位相のずれた交番可能化電位よりはる
   かに高い交番周波数を有する高周波スイッチング信号の
   源（２０）、 を備えている改良電源回路。 ２．更に、それぞれのゲート・トリガー導電装置の第１
   の端子電極とトリガー・ゲートとの間に接続された小さ
   なトリガー・ゲート・バイアス・コンデンサ（２６）を
   備えている請求項１に記載の改良電源回路。 ３．更に、容量性負荷の各側とゲート・トリガー導電装
   置のそれぞれのトリガー・ゲートとそれぞれの第１およ
   び第２のスイッチング装置の接合点との間に接続された
   ダイオード （２７）を備えている請求項１に記載の改良電源回路。 ４．第１および第２のゲート・トリガー導電装置は各々
   シリコン制御整流器から構成され、第１、第２、および
   第３のスイッチング装置はスイッチング・トランジスタ
   から構成されている請求項１に記載の改良電源回路。 ５．第１および第２のゲート・トリガー導電装置は各々
   Ｐ−Ｎ−ＰおよびＮ−Ｐ−Ｎスイッチング・トランジス
   タのフック・トランジスタ回路構成から構成されており
   、Ｐ−Ｎ−Ｐトランジスタ（３４）のエミッタはダイオ
   ード（３６）の陰極に接続されて装置の正負荷端子（１
   ３）を構成し、Ｎ−Ｐ−Ｎトランジスタ（３５）のコレ
   クタはＰ−Ｎ−Ｐトランジスタのゲートに接続されてお
   り、Ｐ−Ｎ−ＰトランジスタのコレクタはＮ−Ｐ−Ｎト
   ランジスタのゲートに接続されて装置のゲート（１５）
   を構成しており、Ｎ−Ｐ−Ｎトランジスタのコレクタは
   ゲート・トリガー導電装置の負電極（１４）を構成して
   おり、第１、第２、および第３のスイッチング装置はス
   イッチング・トランジスタから構成されている請求項１
   に記載の改良電源回路。 ６．腕時計および他の同様な、低電圧電池電源で動作す
   る低電力定格の容量性負荷に使用するエレクトロルミネ
   ッサンス・パネルの改良電源回路であって、 各々が各々がＰ−Ｎ−ＰおよびＮ−Ｐ−Ｎ スイッチング・トランジスタのフック・トランジスタ回
   路構成から成り、Ｐ−Ｎ−Ｐトランジスタ（３４）のエ
   ミッタはダイオード（３６）の陰極に接続されて装置の
   正負荷端子（１３）を構成し、Ｎ−Ｐ−Ｎトランジスタ
   （３５）のコレクタはＰ−Ｎ−Ｐトランジスタのゲート
   に接続され、Ｐ−Ｎ−ＰトランジスタのコレクタはＮ−
   Ｐ−Ｎトランジスタのゲートに接続されて装置のゲート
   （１５）を構成し、Ｎ−Ｐ−Ｎトランジスタのコレクタ
   はゲート・トリガー導電装置の負電極（１４）を構成し
   ている、第１および第２のゲート導電装置、 比較的高電圧の正電位を共通に第１および 第２のゲート・トリガー導電装置の正電極端子に供給す
   る電圧セットアップ・フライバック変換器手段、 容量性負荷（２５）を第１および第２のゲート・トリガ
   ー導電装置の対応する負端子電極の間に接続する手段、 ゲート・トリガー装置のそれぞれのトリガ ー・ゲートと負電位源との間に結合している第１および
   第２のスイッチング装置（２１、２２）、 前記第１および第２のスイッチング装置に 結合してその交番導電期間を制御し、これにより前記第
   １および第２のゲート・トリガー導電装置が交互に可能
   化電位の期間により決まる個別時間間隔だけ導電するこ
   とができるようにする、第１および第２の１８０°位相
   のずれた、交番可能化電位の源（２３、２４）、を備え
   、 前記フライバック変換器手段は低電圧正極 性電池電位源と負電位源との間に直列回路関係に接続さ
   れたインダクタ（Ｌ）および第３のスイッチング装置（
   １６）とから成り、インダクタと第３のスイッチング装
   置との接合点はその陰極が、共通に第１および第２のゲ
   ート・トリガー導電装置の正端子電極に接続されている
   共通反対極性電位端子導体母線（１９）に接続されてい
   る、ダイオード整流器（１８）の陽極に接続されており
   、 前記第３のスイッチング装置に結合してそ の動作を制御する位相のずれた交番有効化電位よりはる
   かに高い交番の周波数を有する高周波スイッチング信号
   の源（２０）、および前記第１、第２、および第３のス
   イッチン グ装置はスイッチング・トランジスタ、を備えており、 前記ゲート・トリガー導電装置、前記第１、第２、およ
   び第３のスイッチング装置、および前記整流ダイオード
   はモノリシック集積回路として製造されている、 改良電源変換器。 ７．腕時計の文字盤の照明に使用するのに好適なエレク
   トロルミネッサンス・パネルが第１および第２のゲート
   ・トリガー導電装置の対応する負端子電極の間に容量性
   負荷として接続されている請求項６に記載の電源回路。 ８．更に、それぞれのゲート・トリガー導電装置の正端
   子電極と制御ゲートとの間に接続された小さなトリガー
   ・ゲート・バイアス・コンデンサ（２６）を備えている
   請求項６に記載の改良電源回路。 ９．更に、容量性負荷の各端とゲート・トリガー導電装
   置のそれぞれの第１および第２のスイッチング装置との
   接合点との間に接続されたダイオード（２７）を備えて
   いる請求項６に記載の改良電源回路。 １０．更に、ぞれぞれのゲート・トリガー導電装置の正
   端子電極と制御ゲートとの間に接続された小さなトリガ
   ー・ゲート・バイアス・コンデンサ（２６）を備えてい
   る請求項７に記載の改良電源回路。 １１．更に、容量性負荷の各端とゲート制御トリガー装
   置のそれぞれのトリガー・ゲートとそれぞれの第１およ
   び第２のスイッチング装置との接合点との間に接続され
   たダイオード （２７）を備えている請求項１０に記載の改良電源回路
   。