JPH02253654A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH02253654A
JPH02253654A JP7553389A JP7553389A JPH02253654A JP H02253654 A JPH02253654 A JP H02253654A JP 7553389 A JP7553389 A JP 7553389A JP 7553389 A JP7553389 A JP 7553389A JP H02253654 A JPH02253654 A JP H02253654A
Authority
JP
Japan
Prior art keywords
base
oxide film
forming
bipolar transistor
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7553389A
Other languages
Japanese (ja)
Inventor
Hiroaki Okubo
宏明 大窪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7553389A priority Critical patent/JPH02253654A/en
Publication of JPH02253654A publication Critical patent/JPH02253654A/en
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

PURPOSE:To avoid damage of the surface of a substrate and to prevent deterioration of characteristics of a bipolar transistor and decrease in yield by previously forming a field oxide film on base, emitter forming regions of the transistor. CONSTITUTION:The sidewall 16 of a gate electrode 13 of a MOSFET is formed in a state that the base, emitter regions of a bipolar transistor are covered with a field oxide film 11. Then, the films 11 of base, emitter forming regions 9 are selectively removed to form a base diffused layer 20 of the transistor. Thus, since the surface of a semiconductor substrate 1 is not damaged at the time of formation of the sidewall 16, the deterioration of characteristic of the transistor and the decrease in yield can be prevented.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はバイポーラトランジスタとMOSFET(絶縁
ゲート型電界効果トランジスタ)とを同一の半導体基板
上に形成した半導体装置に関し、特にMOSFETをL
DD構造(Lightly DopedDrain構造
)とした半導体装置の製造方法に関する。
Detailed Description of the Invention [Field of Industrial Application] The present invention relates to a semiconductor device in which a bipolar transistor and a MOSFET (insulated gate field effect transistor) are formed on the same semiconductor substrate.
The present invention relates to a method of manufacturing a semiconductor device having a DD structure (Lightly Doped Drain structure).

〔従来の技術〕[Conventional technology]

近年、半導体装置では高速化、高集積化の要請からバイ
ポーラトランジスタとMOSFETとを同一のシリコン
基板上に形成することが行われている。従来、この種の
製造方法としては、例えば第3図に示すように、p型シ
リコン基板lにn型埋込拡散層2とP型埋込拡散層3及
びn型エピタキシャル層4を形成した上で、フィールド
酸化膜11を素子活性化領域以外の素子分離領域に形成
する。その後、pウェル5を形成し、かつゲート酸化膜
12を形成した上で、MOSFETのゲート電極13を
設け、イオン注入によりソース、ドレインの低濃度拡散
層15を形成する。
2. Description of the Related Art In recent years, bipolar transistors and MOSFETs have been formed on the same silicon substrate in semiconductor devices due to demands for higher speed and higher integration. Conventionally, this type of manufacturing method involves forming an n-type buried diffusion layer 2, a P-type buried diffusion layer 3, and an n-type epitaxial layer 4 on a p-type silicon substrate l, for example, as shown in FIG. Then, a field oxide film 11 is formed in the element isolation region other than the element activation region. Thereafter, a p-well 5 is formed, a gate oxide film 12 is formed, a gate electrode 13 of the MOSFET is provided, and low concentration diffusion layers 15 for the source and drain are formed by ion implantation.

続いて、ウェハー全面にシリコン酸化膜等の絶縁膜を成
長させ、これに異方性エツチングを行うことによりゲー
ト電極13の側面に絶縁膜のサイドウオール16を設け
る。しかる上で、イオン注入によりソース、ドレインの
高濃度拡散層(図示せず)を形成し、LDD構造のMO
SFETを形成する。
Subsequently, an insulating film such as a silicon oxide film is grown on the entire surface of the wafer, and anisotropic etching is performed on the insulating film to form an insulating film sidewall 16 on the side surface of the gate electrode 13. After that, high concentration diffusion layers (not shown) for the source and drain are formed by ion implantation, and the MO of the LDD structure is formed.
Form an SFET.

なお、その後にフォトレジストをマスクにしてイオン注
入を行い、バイポーラトランジスタのベース拡散層を形
成している。
Note that ion implantation is then performed using a photoresist as a mask to form a base diffusion layer of a bipolar transistor.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上述した従来の製造方法では、MOSFETをLDD構
造にするために、MOSFETのゲート電極側面に異方
性エツチングを用いてシリコン酸化膜等から成るサイド
ウオール16を形成しているが、この際にバイポーラト
ランジスタのベース。
In the conventional manufacturing method described above, in order to make the MOSFET an LDD structure, a side wall 16 made of a silicon oxide film or the like is formed on the side surface of the gate electrode of the MOSFET by using anisotropic etching. base of the transistor.

エミッタ形成領域9の基板表面が異方性エツチングに晒
されてしまい、後に形成されるバイポーラトランジスタ
の特性劣化2歩留り低下を引き起こしてしまうという問
題が生じている。
A problem arises in that the surface of the substrate in the emitter formation region 9 is exposed to anisotropic etching, resulting in deterioration of characteristics of bipolar transistors to be formed later, and a decrease in yield.

本発明はこのようなバイポーラトランジスタの特性劣化
を生じることなくMOSFETのLDD構造を形成する
ことができる半導体装置の製造方法を提供することを目
的としている。
An object of the present invention is to provide a method of manufacturing a semiconductor device that can form an LDD structure of a MOSFET without causing such deterioration of characteristics of a bipolar transistor.

〔課題を解決するための手段〕[Means to solve the problem]

本発明の半導体装置の製造方法は、半導体基板の素子骨
MnM域及びバイポーラトランジスタのベース、エミッ
タ形成領域にフィールド酸化膜を形成する工程と、MO
3FET形成領域にゲート電極を形成した後、イオン注
入によりMOS F ETのソース、ドレインに低濃度
ソース、ドレイン拡散層を形成する工程と、半導体基板
の全面に絶縁膜を成長させた後、この絶縁膜を異方性エ
ツチングによりエツチングバックして前記ゲート電極側
面にサイドウオールを形成する工程と、このサイドウオ
ールを利用したイオン注入により高濃度ソース、ドレイ
ン拡散層を形成する工程と、選択形成したフォトレジス
トをマスクにしてバイポーラトランジスタのベース、エ
ミッタ形成領域の前記フィールド酸化膜をエツチング除
去する工程と、このエツチング除去した領域に前記フォ
トレジストを利用して選択的に不純物を導入してベース
拡散層を形成する工程とを含んでいる。
The method of manufacturing a semiconductor device of the present invention includes the steps of forming a field oxide film in the element bone MnM region of the semiconductor substrate and the base and emitter formation regions of the bipolar transistor;
After forming the gate electrode in the 3FET formation region, there is a process of forming low concentration source and drain diffusion layers on the source and drain of the MOS FET by ion implantation, and after growing an insulating film on the entire surface of the semiconductor substrate, this insulating film is A step of etching back the film by anisotropic etching to form a sidewall on the side surface of the gate electrode, a step of forming a high concentration source and drain diffusion layer by ion implantation using this sidewall, and a step of selectively forming a photoreceptor. A step of etching away the field oxide film in the base and emitter forming regions of the bipolar transistor using a resist as a mask, and selectively introducing impurities into the etched regions using the photoresist to form a base diffusion layer. The process includes a step of forming.

〔作用〕[Effect]

上述した製造方法では、バイポーラトランジスタのベー
ス、エミッタ領域をフィールド酸化膜で覆った状態でM
OSFETのゲート電極のサイドウオールを形成し、そ
の後にベース、エミッタ形成領域のフィールド酸化膜を
選択的に除去してバイポーラトランジスタのベース拡散
層を形成するため、サイドウオールの形成時に半導体基
板の表面がダメージを受けることがない。
In the manufacturing method described above, the base and emitter regions of the bipolar transistor are covered with a field oxide film, and M
The sidewall of the gate electrode of the OSFET is formed, and then the field oxide film in the base and emitter formation regions is selectively removed to form the base diffusion layer of the bipolar transistor. Therefore, when forming the sidewall, the surface of the semiconductor substrate is You can't take damage.

〔実施例〕〔Example〕

次に、本発明を図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.

第1図(a)乃至(h)は、本発明の一実施例における
半導体装置の製造工程を示す断面図である。
FIGS. 1A to 1H are cross-sectional views showing the manufacturing process of a semiconductor device according to an embodiment of the present invention.

先ず、同図(a)のように、p型シリコン基板1上に砒
素によるn型埋込拡散層2及びホウ素によるP型埋込拡
散層3をそれぞれ形成した後、基板全面に厚さ1〜5μ
m程度のn型のエピタキシャル層4を堆積形成させる。
First, as shown in FIG. 5A, after forming an n-type buried diffusion layer 2 made of arsenic and a P-type buried diffusion layer 3 made of boron on a p-type silicon substrate 1, 5μ
An n-type epitaxial layer 4 having a thickness of about m is deposited.

更に、nチャネル型MO3FETの形成領域10に、p
ウェル5を設ける。これは、バターニングしたフォトレ
ジスト等をマスクにしてホウ素のイオン注入を行い、そ
の後高温の熱処理を行ってウェルを形成する。そして、
基板表面に成長させた熱酸化膜6の上に、更に耐酸化性
の絶縁膜として窒化膜7を成長させ、フォトレジストパ
ターン8をマスクにし、素子分離領域及びバイポーラト
ランジスタのベース、エミッタ形成領域9の窒化膜をエ
ツチング除去する。
Furthermore, in the formation region 10 of the n-channel MO3FET, p
Well 5 is provided. In this process, boron ions are implanted using a patterned photoresist or the like as a mask, and then a high temperature heat treatment is performed to form a well. and,
A nitride film 7 is further grown as an oxidation-resistant insulating film on the thermal oxide film 6 grown on the substrate surface, and using a photoresist pattern 8 as a mask, element isolation regions and base and emitter formation regions 9 of bipolar transistors are formed. The nitride film is removed by etching.

次に、同図(b)のように、窒化膜7をマスクにして選
択酸化を行い、約0.5〜1.0μm程度のフィールド
酸化膜11を形成する。このフィールド酸化膜11は素
子骨M領域及びパイボーラトランジスタのベース、エミ
ッタ形成領域に形成される。その後、窒化膜7.熱酸化
膜6は除去する。
Next, as shown in FIG. 3B, selective oxidation is performed using the nitride film 7 as a mask to form a field oxide film 11 with a thickness of about 0.5 to 1.0 μm. This field oxide film 11 is formed in the element bone M region and in the base and emitter formation regions of the pievora transistor. After that, the nitride film 7. The thermal oxide film 6 is removed.

次に、同図(c)のように、100〜500人程度のM
OパフETのゲート酸化膜12を形成した後、リンをド
ーピングした多結晶シリコン膜を堆積。
Next, as shown in the same figure (c), about 100 to 500 M
After forming the gate oxide film 12 of the O-puff ET, a polycrystalline silicon film doped with phosphorus is deposited.

パターニングし、MOSFETのゲート電極13を形成
する。続いて、フォトレジスト14及びゲート電極13
をマスクにしてリンのイオン注入を行い、低濃度のソー
ス、ドレイン拡散層15を形成する。
Patterning is performed to form the gate electrode 13 of the MOSFET. Subsequently, photoresist 14 and gate electrode 13
Using this as a mask, phosphorus ions are implanted to form low concentration source and drain diffusion layers 15.

次いで、同図(d)のように、MOSFETのゲート電
極13の側面に酸化膜のサイドウオール16を形成する
。これは、ウェハー全面に酸化膜を成長させた後、この
酸化膜を異方性エツチングによりエツチングバックする
ことによって形成できる。このときバイポーラトランジ
スタのベース。
Next, as shown in FIG. 4(d), a side wall 16 of an oxide film is formed on the side surface of the gate electrode 13 of the MOSFET. This can be formed by growing an oxide film over the entire surface of the wafer and then etching back this oxide film by anisotropic etching. At this time, the base of the bipolar transistor.

エミッタ形成領域は、フィールド酸化膜11で覆われて
いるため、その基板表面は異方性エツチングによるダメ
ージを受けることはない。
Since the emitter formation region is covered with the field oxide film 11, the substrate surface thereof will not be damaged by anisotropic etching.

次に、同図(e)のように、フォトレジスト17、ゲー
ト電極13.サイドウオール16をマスクにして砒素の
イオン注入を行い、高濃度のソース、ドレイン拡散層1
日を形成する。これによってMOSFETはLDD構造
となる。
Next, as shown in FIG. 3(e), a photoresist 17, a gate electrode 13. Using the sidewall 16 as a mask, arsenic ions are implanted to form a highly concentrated source and drain diffusion layer 1.
form the sun. This causes the MOSFET to have an LDD structure.

次いで、同図(f)のように、パターニングしたフォト
レジスト19をマスクにしてバイポーラトランジスタの
ベース、エミッタ形成領域のフィールド酸化膜11をエ
ツチング除去し、かっこのフォトレジスト19をマスク
にホウ素のイオン注入を行って、ベース拡散層20を形
成する。
Next, as shown in FIG. 5F, the field oxide film 11 in the base and emitter formation regions of the bipolar transistor is removed by etching using the patterned photoresist 19 as a mask, and boron ions are implanted using the photoresist 19 in parentheses as a mask. Then, the base diffusion layer 20 is formed.

次に、同図(g)のように、CVD酸化膜21をウェハ
ー全面に成長させた後、エミッタ形成領域に開孔を設け
る。次いで、砒素をドープした多結晶シリコン膜を堆積
し、パターニングを行ってエミッタ電極22を形成する
。その後、熱処理によってエミッタ電極22からエピタ
キシャル層へ砒素を熱拡散させてエミッタ拡散層23を
形成する。
Next, as shown in FIG. 4G, after a CVD oxide film 21 is grown over the entire surface of the wafer, an opening is formed in the emitter formation region. Next, a polycrystalline silicon film doped with arsenic is deposited and patterned to form an emitter electrode 22. Thereafter, arsenic is thermally diffused from the emitter electrode 22 into the epitaxial layer by heat treatment to form an emitter diffusion layer 23.

次いで、同図(h)のように、層間膜としてPSG膜2
4を成長させた後、コンタクト孔を設け、アルミニウム
配線25を形成することによって半導体装置を製造する
Next, as shown in the same figure (h), a PSG film 2 is formed as an interlayer film.
After growing 4, a contact hole is provided and an aluminum wiring 25 is formed to manufacture a semiconductor device.

したがって、この製造方法では、同図(d)の工程にお
いて、サイドウオール16の形成時には、バイポーラト
ランジスタのベース、エミッタ領域はフィールド酸化膜
11で覆われているため、基板1の表面がダメージを受
けることはな(、バイポーラトランジスタの特性劣化が
生じることはない。
Therefore, in this manufacturing method, the base and emitter regions of the bipolar transistor are covered with the field oxide film 11 during the formation of the sidewall 16 in the step shown in FIG. In fact, there is no deterioration in the characteristics of the bipolar transistor.

第2図は本発明の他の実施例における製造工程一部の断
面図である。
FIG. 2 is a sectional view of a part of the manufacturing process in another embodiment of the present invention.

即ち、この実施例では前記実施例と同様に、第1図(a
)乃至(c)の工程によって、ゲート電極13.低濃度
ソース、ドレイン拡散層15を形成した後、第2図に示
すように基板lの全面に窒化膜を成長させ、これを異方
性エツチングしてゲート電極13の側面に窒化膜のサイ
ドウオール16Aを形成している。
That is, in this embodiment, as in the previous embodiment, FIG.
) to (c), the gate electrode 13. After forming the low concentration source and drain diffusion layers 15, a nitride film is grown on the entire surface of the substrate l as shown in FIG. 16A is formed.

以下、第1図(e)乃至(h)の工程に従って半導体装
置を製造する。
Thereafter, a semiconductor device is manufactured according to the steps shown in FIGS. 1(e) to 1(h).

この実施例では、サイドウオール16Aとして窒化膜を
用いたが、そのエツチングバックの際にも前記実施例と
同様にベース、エミッタ形成領域は0.5〜1.0μm
程度の厚いフィールド酸化膜11に覆われているため、
サイドウオールの材質に依らずエツチングのダメージを
受けることはない。
In this embodiment, a nitride film was used as the sidewall 16A, but when etching back the same, the base and emitter forming regions were etched to a thickness of 0.5 to 1.0 μm as in the previous embodiment.
Because it is covered with a field oxide film 11 that is relatively thick,
Regardless of the material of the sidewall, it will not be damaged by etching.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、バイポーラトランジスタ
のベース、エミッタ形成領域に予めフィールド酸化膜を
形成しているため、MOSFETのゲート電極側面にサ
イドウオールを形成する際に、ベース、エミッタ形成領
域のシリコン基板面が異方性エツチングに直接晒される
ことを防ぐことができ、基板表面のダメージを回避して
バイポーラトランジスタの特性劣化や歩留り低下を防止
できる効果がある。
As explained above, in the present invention, since a field oxide film is formed in advance in the base and emitter formation regions of a bipolar transistor, when forming a sidewall on the side surface of the gate electrode of a MOSFET, silicon in the base and emitter formation regions is It is possible to prevent the substrate surface from being directly exposed to anisotropic etching, which has the effect of avoiding damage to the substrate surface and preventing deterioration of characteristics of bipolar transistors and reduction in yield.

また、バイポーラトランジスタのベース拡散層を形成す
る際のフォトレジストをそのまま利用してベース、エミ
ッタ形成領域上に設けたフィールド酸化膜をエツチング
除去し、かつイオン注入によってベース拡散層を形成す
ることができるため、フォトレジストのパターニング工
程の増加を防止するという効果もある。
In addition, the photoresist used to form the base diffusion layer of a bipolar transistor can be used as is to remove the field oxide film provided on the base and emitter formation regions by etching, and the base diffusion layer can be formed by ion implantation. Therefore, there is also the effect of preventing an increase in the number of photoresist patterning steps.

【図面の簡単な説明】[Brief explanation of drawings]

第1図(a)乃至(h)は本発明の一実施例を製造工程
順に示す断面図、第2図は本発明の他の実施例の製造工
程一部を示す断面図、第3図は従来の製造方法を説明す
るための製造工程一部の断面図である。 l・・・p型シリコン基板、2・・・n型埋込拡散層、
3・・・p型埋込拡散層、4・・・n型エピタキシャル
層、5・・・pウェル、6・・・熱酸化膜、7・・・窒
化膜、8・・・フォトレジスト、9・・・ベース、エミ
ッタ形成領域、10・・・MO3FET形成領域、11
・・・フィールド酸化膜、12・・・ゲート酸化膜、1
3・・・ゲート電極、14・・・フォトレジスト、15
・・・低濃度ソース・ドレイン領域、16.16A・・
・サイドウオール、17・・・フォトレジスト、18・
・・高濃度ソース、ドレイン拡散層、19・・・フォト
レジスト、20・・・ベース拡散層、21・・・CVD
酸化膜、22・・・エミッタ電極、23・・・エミッタ
拡散層、24・・・PSG膜、25・・・アルミニウム
配線。 図 第 図 第2 図 第 図 逼 番 ↓ ↓ 嘉 ↓ 番
FIGS. 1(a) to (h) are cross-sectional views showing one embodiment of the present invention in the order of manufacturing steps, FIG. 2 is a cross-sectional view showing a part of the manufacturing process of another embodiment of the present invention, and FIG. FIG. 2 is a cross-sectional view of a part of the manufacturing process for explaining a conventional manufacturing method. l...p-type silicon substrate, 2...n-type buried diffusion layer,
3... P-type buried diffusion layer, 4... N-type epitaxial layer, 5... P well, 6... Thermal oxide film, 7... Nitride film, 8... Photoresist, 9 ... Base, emitter formation region, 10 ... MO3FET formation region, 11
...Field oxide film, 12...Gate oxide film, 1
3... Gate electrode, 14... Photoresist, 15
...Low concentration source/drain region, 16.16A...
・Side wall, 17...Photoresist, 18・
...High concentration source, drain diffusion layer, 19...Photoresist, 20...Base diffusion layer, 21...CVD
Oxide film, 22... Emitter electrode, 23... Emitter diffusion layer, 24... PSG film, 25... Aluminum wiring. Figure Figure Figure 2 Figure Figure Number ↓ ↓ Ka↓ Number

Claims (1)

【特許請求の範囲】[Claims] 1、バイポーラトランジスタとLDD構造のMOSFE
Tとを同一の半導体基板上に構成する半導体装置の製造
に際し、半導体基板の素子分離領域及びバイポーラトラ
ンジスタのベース、エミッタ形成領域にフィールド酸化
膜を形成する工程と、MOSFET形成領域にゲート電
極を形成した後、イオン注入によりMOSFETのソー
ス、ドレインに低濃度ソース、ドレイン拡散層を形成す
る工程と、半導体基板の全面に絶縁膜を成長させた後、
この絶縁膜を異方性エッチングによりエッチングバック
して前記ゲート電極側面にサイドウォールを形成する工
程と、このサイドウォールを利用したイオン注入により
高濃度ソース、ドレイン拡散層を形成する工程と、選択
形成したフォトレジストをマスクにしてバイポーラトラ
ンジスタのベース、エミッタ形成領域の前記フィールド
酸化膜をエッチング除去する工程と、このエッチング除
去した領域に前記フォトレジストを利用して選択的に不
純物を導入してベース拡散層を形成する工程とを含むこ
とを特徴とする半導体装置の製造方法。
1. Bipolar transistor and LDD structure MOSFE
When manufacturing a semiconductor device in which T and T are formed on the same semiconductor substrate, there is a step of forming a field oxide film in the element isolation region of the semiconductor substrate and the base and emitter formation regions of the bipolar transistor, and forming a gate electrode in the MOSFET formation region. After that, a process of forming low concentration source and drain diffusion layers on the source and drain of the MOSFET by ion implantation, and growing an insulating film on the entire surface of the semiconductor substrate,
A step of etching back this insulating film by anisotropic etching to form a sidewall on the side surface of the gate electrode, a step of forming a highly concentrated source and drain diffusion layer by ion implantation using this sidewall, and selective formation. Using the photoresist as a mask, the field oxide film in the base and emitter formation regions of the bipolar transistor is etched away, and the photoresist is used to selectively introduce impurities into the etched areas to diffuse the base. 1. A method for manufacturing a semiconductor device, comprising the step of forming a layer.
JP7553389A 1989-03-28 1989-03-28 Manufacture of semiconductor device Pending JPH02253654A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7553389A JPH02253654A (en) 1989-03-28 1989-03-28 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7553389A JPH02253654A (en) 1989-03-28 1989-03-28 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH02253654A true JPH02253654A (en) 1990-10-12

Family

ID=13578947

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7553389A Pending JPH02253654A (en) 1989-03-28 1989-03-28 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH02253654A (en)

Similar Documents

Publication Publication Date Title
JPH0355984B2 (en)
JPH0521450A (en) Semiconductor device and its manufacture
US5086005A (en) Bipolar transistor and method for manufacturing the same
US5879968A (en) Process for manufacture of a P-channel MOS gated device with base implant through the contact window
KR100233153B1 (en) Self-aligned silicided base bipolar transistor and resistor and method of fabrication
JPH0824144B2 (en) Method for manufacturing semiconductor device
US5348896A (en) Method for fabricating a BiCMOS device
JPH0193159A (en) Manufacture of bicmos element
JPS59208851A (en) Semiconductor device and manufacture thereof
JPH0148661B2 (en)
JPH09172062A (en) Semiconductor device and its manufacture
JPH0127589B2 (en)
JP3097095B2 (en) Method for manufacturing semiconductor device
JPH02253654A (en) Manufacture of semiconductor device
JP2890509B2 (en) Method for manufacturing semiconductor device
JP2544806B2 (en) Method for manufacturing semiconductor device
KR100259586B1 (en) Method for manufacturing semiconductor device
JPH05275637A (en) Method of manufacturing complementary semiconductor device
JP2697631B2 (en) Method for manufacturing semiconductor device
JPS6039868A (en) Manufacture of semiconductor device
JP3848782B2 (en) Manufacturing method of semiconductor device
JPH113996A (en) Semiconductor device and manufacture thereof
JP2573303B2 (en) Method for manufacturing semiconductor device
JPS61251164A (en) Manufacture of bi-mis integrated circuit
JPS61125165A (en) Manufacture of semiconductor device