JPH02252298A - 多層印刷配線板 - Google Patents
多層印刷配線板Info
- Publication number
- JPH02252298A JPH02252298A JP7436489A JP7436489A JPH02252298A JP H02252298 A JPH02252298 A JP H02252298A JP 7436489 A JP7436489 A JP 7436489A JP 7436489 A JP7436489 A JP 7436489A JP H02252298 A JPH02252298 A JP H02252298A
- Authority
- JP
- Japan
- Prior art keywords
- holes
- signal
- multilayer printed
- wiring board
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 44
- 230000005540 biological transmission Effects 0.000 abstract description 16
- 230000006735 deficit Effects 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、高速パルスの伝送などに好適な多層印刷配
線板に関する。
線板に関する。
この発明は、多層印刷配線板において、中間に複数の基
準電位導体層を介在させた複数の信号配線層間を信号線
スルーホールにより接続すると共に、この信号線スルー
ホールの近傍に基準電位スルーホールを設けて、複数の
基準電位導体層間を少なくとも交流的に接続することに
より、信号線スルーホールの近傍で欠損している伝送線
路の帰路側を補完形成して、信号の反射、複数信号間の
クロストーク等を除去するようにしたものである。
準電位導体層を介在させた複数の信号配線層間を信号線
スルーホールにより接続すると共に、この信号線スルー
ホールの近傍に基準電位スルーホールを設けて、複数の
基準電位導体層間を少なくとも交流的に接続することに
より、信号線スルーホールの近傍で欠損している伝送線
路の帰路側を補完形成して、信号の反射、複数信号間の
クロストーク等を除去するようにしたものである。
（従来の技術〕
半導体デバイスの高速化、高集積化に伴い、これらのデ
バイスを搭載する印刷配線板にも小形化。
バイスを搭載する印刷配線板にも小形化。
高密度化の傾向が強まり、更に、高速パルスの伝送等の
ためにも、多層印刷配線板が賞月されている。
ためにも、多層印刷配線板が賞月されている。
まず、第４図及び第５図を参照しながら、従来の多層印
刷配線板について説明する。
刷配線板について説明する。
゛両図において、（１０）及び（２０）はそれぞれ主要
部品数付面側及びハンダ面側の信号配線層であって、例
えばガラス布エポキシ樹脂系の絶縁層（１）及び（２）
に接着された導体が所定のパターンに形成された信号線
（１１） 、 （１２）及び（２１）等により構成され
る。
部品数付面側及びハンダ面側の信号配線層であって、例
えばガラス布エポキシ樹脂系の絶縁層（１）及び（２）
に接着された導体が所定のパターンに形成された信号線
（１１） 、 （１２）及び（２１）等により構成され
る。
絶縁層（１）及び（２）の各内側に対接して、接地導体
層（３１）及び（４１）が配設され、両扉体層（３１）
及び（４１）の更に内側に絶縁層（３）及び（４）が配
設される。絶縁層（３）及び（４）の内側には電源導体
層（５１）等が配設される。
層（３１）及び（４１）が配設され、両扉体層（３１）
及び（４１）の更に内側に絶縁層（３）及び（４）が配
設される。絶縁層（３）及び（４）の内側には電源導体
層（５１）等が配設される。
信号配線層（１０）の信号線（１１）及び（１２）の各
一端が例えばエミッタカップルド・ロジック（ＥＣＬ）
のような高速半導体デバイスを取り付けるための端子（
７ａ）及び（７ｂ）に接続される。信号線（１２）の他
端は別の半導体デバイスを取り付けるための端子（８ａ
）に直接に接続される。隣接の端子（８ｂ）には信号線
（１１）の他端が接続されるべきところ、図示しない他
の主要部品の取付に伴う布線の都合により、端子（８ｂ
）と信号線（１１）とは、ハンダ面側の信号配線層（２
０）の信号線（２１）と、両信号配線Ｎ （１０）及び
（２０）間のスルーホール（６１）及び（６２）とを介
して接続される。
一端が例えばエミッタカップルド・ロジック（ＥＣＬ）
のような高速半導体デバイスを取り付けるための端子（
７ａ）及び（７ｂ）に接続される。信号線（１２）の他
端は別の半導体デバイスを取り付けるための端子（８ａ
）に直接に接続される。隣接の端子（８ｂ）には信号線
（１１）の他端が接続されるべきところ、図示しない他
の主要部品の取付に伴う布線の都合により、端子（８ｂ
）と信号線（１１）とは、ハンダ面側の信号配線層（２
０）の信号線（２１）と、両信号配線Ｎ （１０）及び
（２０）間のスルーホール（６１）及び（６２）とを介
して接続される。
なお、端子（７ｎ）は、半導体デバイスの接地端子に対
応し、接地導体層（３１）及び（４１）とはスルーホー
ル（７１）によって接続される。また、端子（８ｎ）は
、半導体デバイスの電源端子に対応し、電源導体層（５
１）とはスルーホール（８１）によって接続され、この
スルーホール（８１）の近傍には、同様に電源導体層（
５１）に接続されたスルーホール（８２）が設けられる
。このスルーホール（８２）と、接地導体１１（３１）
及び（５１）に接続された別のスルーホール（７２）と
がバイパスコンデンサｃｂにより接続されて、端子（８
ｎ）及び電源導体層（５１）が交流的に接地される。
応し、接地導体層（３１）及び（４１）とはスルーホー
ル（７１）によって接続される。また、端子（８ｎ）は
、半導体デバイスの電源端子に対応し、電源導体層（５
１）とはスルーホール（８１）によって接続され、この
スルーホール（８１）の近傍には、同様に電源導体層（
５１）に接続されたスルーホール（８２）が設けられる
。このスルーホール（８２）と、接地導体１１（３１）
及び（５１）に接続された別のスルーホール（７２）と
がバイパスコンデンサｃｂにより接続されて、端子（８
ｎ）及び電源導体層（５１）が交流的に接地される。
ところで、半導体デバイスの高速化に従って、急峻なパ
ルス信号を伝送するために広帯域の伝送線路が必要とな
る。例えば１ｎＳの立上りのパルスに対しては３ＧＨｚ
の帯域が必要とされている。
ルス信号を伝送するために広帯域の伝送線路が必要とな
る。例えば１ｎＳの立上りのパルスに対しては３ＧＨｚ
の帯域が必要とされている。
このような高速信号の伝送に際して、各信号線（１１）
、 （１２）及び（２１）は、それぞれ絶縁層（１）
及び（２ン並びに接地導体層（３１）及び（４１）と共
に、マイクロストリップ線路のような分布定数線路を構
成することとなり、所要の特性を満足させるために、パ
ターン形状や誘電特性等に配慮して設計される。
、 （１２）及び（２１）は、それぞれ絶縁層（１）
及び（２ン並びに接地導体層（３１）及び（４１）と共
に、マイクロストリップ線路のような分布定数線路を構
成することとなり、所要の特性を満足させるために、パ
ターン形状や誘電特性等に配慮して設計される。
前述の従来例では、部品取付面側及びハンダ面側の信号
配線層（１０）及び（２０）の各信号線（１１）及び（
２１）がスルーホール（６１）により接続されて、端子
（７ａ）及び（８ｂ）間に伝送線路が形成される。
配線層（１０）及び（２０）の各信号線（１１）及び（
２１）がスルーホール（６１）により接続されて、端子
（７ａ）及び（８ｂ）間に伝送線路が形成される。
ところが、この伝送線路の謡路側となるべき両接地導体
層（３１）及び（４１）は、信号線スルーホール（６１
）からいずれも遠く離れた接地スルーホール（７１）及
び（７２）により接続されているに過ぎず、信号線スル
ーホール（６１）の近傍では伝送線路の帰路側が欠損し
ていることになる。
層（３１）及び（４１）は、信号線スルーホール（６１
）からいずれも遠く離れた接地スルーホール（７１）及
び（７２）により接続されているに過ぎず、信号線スル
ーホール（６１）の近傍では伝送線路の帰路側が欠損し
ていることになる。
このため、このスルーホール（６１）の近傍で伝送線路
の特性インピーダンスが不連続となり、信号の反射が発
生するという問題があった。
の特性インピーダンスが不連続となり、信号の反射が発
生するという問題があった。
また、信号線スルーホール（６１）の近傍から両接地ス
ルーホール（７１）及び（７２）にわたる接地導体層（
３１）及び（４１）が信号線（１１） 、 （１２）
、 （２１−’Ｊの各伝送信号に共通の陥路となって、
各信号間にクロストークが発生するという問題があった
。
ルーホール（７１）及び（７２）にわたる接地導体層（
３１）及び（４１）が信号線（１１） 、 （１２）
、 （２１−’Ｊの各伝送信号に共通の陥路となって、
各信号間にクロストークが発生するという問題があった
。
かかる点に鑑み、この発明の目的は、伝送線路の帰路側
が信号線スルーホールの近傍で欠損していることに起因
する信号の反射、複数信号間のクロストーク等を除去す
ることができる多層印刷配線板を提供するところにある
。
が信号線スルーホールの近傍で欠損していることに起因
する信号の反射、複数信号間のクロストーク等を除去す
ることができる多層印刷配線板を提供するところにある
。
この発明は、少なくとも交流的に接地された複数の基準
電位導体層（３１） 、 （４１）を介して、複数の信
号配線層（１０） 、 （２０）が対向して配置された
多層印刷配線板において、複数の基準電位導体層を貫通
して複数の信号配線層間を接続する信号線スルーホール
（６１） 、 （６３） 、 （６５）を設けると共に
、この信号線スルーホールの近傍に複数の基準電位導体
層を少なくとも交流的に接続するための基準電位スルー
ホール（７１） 、 （７３） 、 （７５）を設けた
多層印刷配線板である。
電位導体層（３１） 、 （４１）を介して、複数の信
号配線層（１０） 、 （２０）が対向して配置された
多層印刷配線板において、複数の基準電位導体層を貫通
して複数の信号配線層間を接続する信号線スルーホール
（６１） 、 （６３） 、 （６５）を設けると共に
、この信号線スルーホールの近傍に複数の基準電位導体
層を少なくとも交流的に接続するための基準電位スルー
ホール（７１） 、 （７３） 、 （７５）を設けた
多層印刷配線板である。
この発明によれば、信号線スルーホールの近傍で欠損し
ている伝送線路の帰路側が補完形成されて、信号の反射
、複数信号間のクロストーク等が除去される。
ている伝送線路の帰路側が補完形成されて、信号の反射
、複数信号間のクロストーク等が除去される。
以下、第１図を参照しながら、この発明による多層印刷
配線板の一実施例について説明する。
配線板の一実施例について説明する。
この発明の一実施例の要部の構成を第１図に示す。この
第１図において、前出第４図及び第５図に対応する部分
には同一の符号を付して重複説明を省略する。また、簡
単のために、中間絶縁層の図示を省略する。
第１図において、前出第４図及び第５図に対応する部分
には同一の符号を付して重複説明を省略する。また、簡
単のために、中間絶縁層の図示を省略する。
第１図において、（１１）〜（１５） ； （２１）、
（２３）、（２５）は信号線であって、信号線（１１）
、 （１３）及び（１５）と信号線（２１） 、 （
２３）及び（２５）とが、信号線スルーホール（６１）
、 （６３）及び（６５）を介してそれぞれ接続され
る。これらのスルーホール（６１） 、 （６３）及び
（６５）の近傍には、いずれも接地導体層（３１）及び
（４１）に接続されたスルーホール（７１） 、 （７
３）及び（７５）がそれぞれ配設される。
（２３）、（２５）は信号線であって、信号線（１１）
、 （１３）及び（１５）と信号線（２１） 、 （
２３）及び（２５）とが、信号線スルーホール（６１）
、 （６３）及び（６５）を介してそれぞれ接続され
る。これらのスルーホール（６１） 、 （６３）及び
（６５）の近傍には、いずれも接地導体層（３１）及び
（４１）に接続されたスルーホール（７１） 、 （７
３）及び（７５）がそれぞれ配設される。
第１図の実施例においては、それぞれ対応する接地スル
ーホール（７１） 、 （７３） 、 （７５）が設け
られたので、前述の従来例のような、信号線スルーホー
ル（６１） 、 （６３） 、 （６５）の各近傍にお
ける伝送線路の帰路側の欠損が補完されて、信号の反射
、複数信号間のクロストーク等が除去される。
ーホール（７１） 、 （７３） 、 （７５）が設け
られたので、前述の従来例のような、信号線スルーホー
ル（６１） 、 （６３） 、 （６５）の各近傍にお
ける伝送線路の帰路側の欠損が補完されて、信号の反射
、複数信号間のクロストーク等が除去される。
次に、第２図及び第３図を参照しながら、この発明によ
る多層印刷配線板の他の実施例について説明する。
る多層印刷配線板の他の実施例について説明する。
この発明の他の実施例の要部の構成を第２図及び第３図
に示す。この両図において、前出第１図。
に示す。この両図において、前出第１図。
第４図及び第５図に対応する部分には同一の符号を付し
て重複説明を省略する。
て重複説明を省略する。
第３図に示すように、この実施例では、いずれも単一の
接地導体層（３１）と電源導体層（５１）を備え、この
電源導体層（５１）が、絶縁層（２）を介して、信号線
（２１）と対向している。
接地導体層（３１）と電源導体層（５１）を備え、この
電源導体層（５１）が、絶縁層（２）を介して、信号線
（２１）と対向している。
また、接地導体層（３１）及び電源導体層（５１）にそ
れぞれ接続されたスルーホール（７４）及び（８４）が
、いずれも信号スルーホール（６１）の近傍に配設され
、スルーホール（７４）及び（８４）がバイパスコンデ
ンサｃｂにより接続されて、電源導体層（５１）が信号
スルーホール（６１）の近傍で交流的に接地される。
れぞれ接続されたスルーホール（７４）及び（８４）が
、いずれも信号スルーホール（６１）の近傍に配設され
、スルーホール（７４）及び（８４）がバイパスコンデ
ンサｃｂにより接続されて、電源導体層（５１）が信号
スルーホール（６１）の近傍で交流的に接地される。
これにより、この実施例においては、電源導体層（５１
）が等価的に接地導体となって、第１図の実施例と同様
に、信号線スルーホール（６１）の近傍における伝送線
路の帰路側の欠損が補完されて、信号の反射、複数信号
間のクロストーク等が除去される。
）が等価的に接地導体となって、第１図の実施例と同様
に、信号線スルーホール（６１）の近傍における伝送線
路の帰路側の欠損が補完されて、信号の反射、複数信号
間のクロストーク等が除去される。
以上詳述のように、この発明によれば、中間に複数の基
準電位導体層を介在させた複数の信号配線層間を信号線
スルーホールにより接続すると共に、この信号線スルー
ホールの近傍に基準電位スルーホールを設けて、複数の
基準電位導体層間を少なくとも交流的に接続するように
したので、信号線スルーホールの近傍で欠損している伝
送線路の帰路側が補完形成されて、信号の反則、複数信
号間のクロストーク等を除去することができる多層印刷
配線板が得られる。
準電位導体層を介在させた複数の信号配線層間を信号線
スルーホールにより接続すると共に、この信号線スルー
ホールの近傍に基準電位スルーホールを設けて、複数の
基準電位導体層間を少なくとも交流的に接続するように
したので、信号線スルーホールの近傍で欠損している伝
送線路の帰路側が補完形成されて、信号の反則、複数信
号間のクロストーク等を除去することができる多層印刷
配線板が得られる。
第１図はこの発明による多層印刷配線板の一実施例の要
部の構成を示す斜視図、第２図及び第３図はこの発明の
他の実施例の要部の構成を示す平面図及び断面図、第４
図及び第５図は従来の多層印刷配線板の構成例を示す平
面図及び断面図である。 （１０） 、 （２０）は信号配線層、（３１） 、
（４１）は接地導体層、（５１）は電源導体層、（６１
）−、（６３）、 （６５）は信号線スルーホール、（
７１）〜（７５） 、 （８１）〜（８４）は基準電位
スルーホールである。
部の構成を示す斜視図、第２図及び第３図はこの発明の
他の実施例の要部の構成を示す平面図及び断面図、第４
図及び第５図は従来の多層印刷配線板の構成例を示す平
面図及び断面図である。 （１０） 、 （２０）は信号配線層、（３１） 、
（４１）は接地導体層、（５１）は電源導体層、（６１
）−、（６３）、 （６５）は信号線スルーホール、（
７１）〜（７５） 、 （８１）〜（８４）は基準電位
スルーホールである。
Claims (1)
- 【特許請求の範囲】 少なくとも交流的に接地された複数の基準電位導体層
を介して、複数の信号配線層が対向して配置された多層
印刷配線板において、 上記複数の基準電位導体層を貫通して上記複数の信号配
線層間を接続する信号線スルーホールを設けると共に、 この信号線スルーホールの近傍に上記複数の基準電位導
体層を少なくとも交流的に接続するための基準電位スル
ーホールを設けたことを特徴とする多層印刷配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7436489A JPH02252298A (ja) | 1989-03-27 | 1989-03-27 | 多層印刷配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7436489A JPH02252298A (ja) | 1989-03-27 | 1989-03-27 | 多層印刷配線板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02252298A true JPH02252298A (ja) | 1990-10-11 |
Family
ID=13545025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7436489A Pending JPH02252298A (ja) | 1989-03-27 | 1989-03-27 | 多層印刷配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02252298A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002344149A (ja) * | 2001-05-15 | 2002-11-29 | Oki Electric Ind Co Ltd | 配線構造基板 |
| JP2006261213A (ja) * | 2005-03-15 | 2006-09-28 | Fujitsu Ltd | 電子回路 |
| JP2012520652A (ja) * | 2010-05-12 | 2012-09-06 | メディアテック インコーポレーテッド | 信号ライン遷移素子を備えた回路装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6413796A (en) * | 1987-07-07 | 1989-01-18 | Fujitsu Ltd | Multilayer interconnection board |
-
1989
- 1989-03-27 JP JP7436489A patent/JPH02252298A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6413796A (en) * | 1987-07-07 | 1989-01-18 | Fujitsu Ltd | Multilayer interconnection board |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002344149A (ja) * | 2001-05-15 | 2002-11-29 | Oki Electric Ind Co Ltd | 配線構造基板 |
| JP4694035B2 (ja) * | 2001-05-15 | 2011-06-01 | Ｏｋｉセミコンダクタ株式会社 | 配線構造基板 |
| JP2006261213A (ja) * | 2005-03-15 | 2006-09-28 | Fujitsu Ltd | 電子回路 |
| JP2012520652A (ja) * | 2010-05-12 | 2012-09-06 | メディアテック インコーポレーテッド | 信号ライン遷移素子を備えた回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0069102B1 (en) | Impedance matching stripline transition for microwave signals | |
| US6420778B1 (en) | Differential electrical transmission line structures employing crosstalk compensation and related methods | |
| US5110664A (en) | Thick film and thin film composite substrate and electronic circuit apparatus using it | |
| US6479765B2 (en) | Vialess printed circuit board | |
| US7271348B1 (en) | Providing decoupling capacitors in a circuit board | |
| KR20070108258A (ko) | 프린트 배선판 | |
| JPH0770837B2 (ja) | 多層配線を有する電子パッケージ基板及び方法 | |
| US20130228366A1 (en) | Printed circuit board | |
| TWI752743B (zh) | 多層基板的垂直互連結構 | |
| US20040214466A1 (en) | Joint connector of printed circuit board and manufacturing method thereof | |
| US6466113B1 (en) | Multi-layer RF printed circuit architecture with low-inductance interconnection and low thermal resistance for wide-lead power devices | |
| JPH08242078A (ja) | プリント基板 | |
| US20110011634A1 (en) | Circuit package with integrated direct-current (dc) blocking capacitor | |
| JPH02252298A (ja) | 多層印刷配線板 | |
| WO1986003365A1 (en) | Wiring structure of a terminal circuit | |
| JPH10327004A (ja) | 同軸コネクタを有する回路モジュール | |
| JP2001102747A (ja) | 多層基板とその製造方法および該多層基板への同軸コネクタ取り付け構造 | |
| JPS63170988A (ja) | 混成集積回路 | |
| CN113678574B (zh) | 一种共模抑制的封装装置和印制电路板 | |
| JPH06216501A (ja) | プリント配線板及びプリント配線板用部材 | |
| US6137061A (en) | Reduction of parasitic through hole via capacitance in multilayer printed circuit boards | |
| JP2908918B2 (ja) | 厚膜薄膜混成多層回路基板 | |
| JPH0231800Y2 (ja) | ||
| KR100223030B1 (ko) | 기판 통전 구멍의 임피던스 정합 방법 | |
| JPS61158198A (ja) | 多層配線基板 |