JPH02249235A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、半導体装置の製造方法に関し、例えばＣＭＯ
８ＳＲＡＭ等に用いられる薄膜トランジスタに係るもの
である。

［発明の概要］ 第１の発明は、チャネル領域とゲート電極のうち少なく
とも一方が多結晶シリコン層で形成された半導体装置の
製造方法において、 前記多結晶シリコン層上にシリコン酸化膜を形成する工
程と、該シリコン酸化膜に２００　ｎｍ以下の波長を有
するエネルギービームを照射し、該シリコン酸化膜を緻
密化する工程とを備えたことにより、 シリコン酸化膜を緻密化させて、耐圧、平坦性等の特性
を向上させる。

第２の発明は、多結晶シリコン半導体層にホウ素（Ｂ）
イオンをイオン注入してソース・ドレイン領域を形成す
る半導体装置の製造方法において、前記多結晶シリコン
半導体層のチャネル領域とソース争ドレイン領域にシリ
コンイオンをイオン注入する工程を備えたことにより、 抵抗率ρ８を低下させるためのシリコンイオン注入プロ
セスと活性層のシリコンイオン注入とを同時に行なうこ
とが出来、プロセスの短縮化が可能となる。

第３の発明は、半導体装置の製造方法において、半導体
素子が形成された半導体基体上に非晶質シリコン層を形
成する工程と、前記基体全体を等温にする第１の熱処理
を行なう工程と、首記半導体基体表面を加熱し、その輻
射熱により前記非晶質シリコン層を前記第１の熱処理よ
りも高温に加熱する、短時間の第２の熱処理を行なう工
程と、を備えたごとにより、 下地となる半導体素子の特性を変化させることなく非晶
質シリコン層の粒径制御を可能となして移動度を大にし
、さらに、トラップ密度を小となりリーク電流及びしき
い値電圧を小さくすることが可能となる。

第４の発明は、半導体装置の製造方法において、半導体
素子が形成された半導体基体上に、他の半導体素子が形
成される多結晶シリコン半導体層を積層させて形成する
工程と、前記多結晶シリコン半導体層に対して、水素を
含む雰囲気中でエネルギービームを照射し、水素を導入
する工程とを備えたことにより、 多結晶シリコン半導体層の粒界の改善を、下地の半導体
素子の特性劣化又は特性破壊を生ずることなく、短時間
でなし得るようにした。

［従来の技術］ 近年、ＭＯＳメモリは、素子の微細化が進み４Ｍビット
Ｓ　ＲＡ、　Ｍ以降の大容量メモリにおいては、例えば
、ｎＭＯｓ）ランジスタで成るメモリセルの上にｐＭＯ
ｓの多結晶シリコン薄膜トランジスタ（ｔｈｉｎ　ｆｉ
ｌｍ　ｔｒａｎｓｉｓｔｏｒ：Ｔ　Ｐ　Ｔ　）を積み重
ね、該ＴＰＴを負荷抵抗に用いるスタッカート構造にす
ることが試みられている（１９８８年９月号ＮＩＫＫＥ
Ｉ　ＭＩＣＲＯＤＥＶＩＣＥＳ第１２３頁〜第１３０頁
）。

第２図Ａ（〜第２図Ｄ）はｎＭＯｓ）ランジスタが形成
された基板構造上にｐＭＯｓのＴＰＴを形成する方法を
示す断面図である。

先ず、第２図Ａに示すように、シリコン基板ｌに、ソー
ス領域２．ドレイン領域３及び素子分離膜４等を通常の
方法で形成すると共に、５ｉｆｔでなるゲート絶縁膜５
を形成した後、多結晶シリコンでなる厚さ５００人程度
のゲート電極６を形成し、Ｓｉ°イオン注入、熱処理を
施しゲート電極６の粒径制御を行なう。この熱処理は、
低ｆＡ（〜６００℃）アニール及び光アニール等である
。

次に、５ｉＯｚ絶縁膜７をＣＶＤ法にて堆積させる。

次いで、第２図Ｂに示すように、多結晶シリコン膜８を
形成した後にＳｔ”をイオン注入しく第２図Ｃ）、図示
しないマスクを用いてＢ”（ホウ素イオン）を注入しく
第２図Ｄ）、多結晶シリコン膜８にソース・ドレイン領
域を形成する。

次に、多結晶シリコン膜８にソース・ドレイン領域の活
性化のための熱処理を施す。なお、この熱処理は水素化
アニールの他炉アニールを行なう。

このようにしてｐＭＯ９ＴＦＴが形成されメモリ装置が
完成する。

なお、他の構成の説明は省略する。

［発明が解決しようとする課題］ しかしながら、このような従来の方法においては、ｐ、
ＭＯ５ＴＦＴのゲート絶縁膜としては多結晶シリコン膜
の上の５ｉＯｙ膜を用いることになるが、下地基板側に
は、既にｎＭＯ８）ランジスタＡが形成されているため
、下地への影響を少なくするためＣＶＤ法によるＳｔｏ
ｗ膜か、低温で形成したＳ　ｉ　Ｏ＊膜を使用せざるを
得ず、５ｉｆｔ膜がポーラスなため、また平坦性が悪い
ため耐圧が悪くなるという問題がある。これを改善する
方法としては、ファーネス炉で高温熱処理を施すことが
考えられるが、これは１０００℃以上の高温となるため
、下地のトランジスタの接合等の再分布が生じるため好
ましくない。

また、上記した従来の方法にあっては、工程数が多く、
スルーブツトが小さいという問題がある。

さらに、従来例においては、ｐＭＯｓＴＦＴの大きな移
動度μｍ小さなリーク電流を確保するため、トラップ密
度を低減する必要があり、このため、水素化の他の高温
熱処理する必要がある。しかし、通常の炉アニールでは
、下地のトランジスタのソース・ドレイン領域の深さ（
Ｘ、）が大きくなる問題がある。

また、ＴＰＴにおいて高い移動度μを得るには、Ｓｉ゛
イオン注入によるアモルファス化（又はアモルファス膜
の堆積）及び低温アニール（〜６００℃＝３０時間以上
）が有効であるが、粒内のトラップ密度が大きくなる問
題がある。

また、ＴＰＴにおいて多結晶シリコンの粒界改善のため
に安定に水素化する方法として、多結晶窒化シリコンを
堆積してアニールする方法や、Ｈ。

中でのＨｔプラズマアニールが行なわれるが、プラズマ
を使用すると５ｉＯｔとＳｉとの界面に損傷を与えるた
め、上記従来例に適用し難いという問題があった。この
他、ＥＣＲ放電を用いたＶ　ｏｌｃの水素化や高温（７
００〜８００℃）での水素アニールがあるが、前者は損
傷を生ずる点、後者は高温プロセスに限定されるという
点で問題がある。

第１〜第４の発明は、このような従来の問題点に着目し
て創案されたものであって、ＳｉＯｘ絶縁膜（ゲート絶
縁膜）の下地デバイスへの影響なしに緻密化を可能とな
し、平坦性及び耐圧を向上すると共に、プロセスの簡略
化を可能にし、さらに多結晶シリコン膜の移動度μを大
きくし、且つトラップ密度を小さくする、半導体装置の
製造方法を得んとするものである。

［課題を解決するための手段］ そこで、第１の発明は、チャネル領域とゲート電極のう
ち少なくとも一方が多結晶シリコン層で形成された半導
体装置の製造方法において、前記多結晶シリコン層上に
シリコン酸化膜を形成する工程と、該シリコン酸化膜に
２００ｎｍ以下の波長を有するエネルギービームを照射
し、該シリコン酸化膜を緻密化する工程とを備えたこと
を、その解決手段としている。

第２の発明は、多結晶シリコン半導体層のチャネル領域
とソース・ドレイン領域にシリコンイオンをイオン注入
する工程を備えることを、その解決手段としている。

第３の発明は、半導体素子が形成された半導体基体上に
非晶質シリコン屓を形成する工程と、前記基体全体を等
温にする第１の熱処理を行なう工程と、前記半導体基体
表面を加熱し、その輻射熱により首記非晶質シリコン層
を前記第１の熱処理よりも高温に加熱する、短時間の第
２の熱処理を行なう工程と、を備えたことを、その解決
手段としている。

第４の発明は、半導体素子が形成された半導体基体上に
、他の半導体素子が形成される多結晶シリコン半導体層
を積層させて形成する工程と、前記多結晶シリコン半導
体層に対して、水素を含む雰囲気中でエネルギービーム
を照射し、水素を導入する工程とを備えたことを、その
解決手段としている。

〔作用］ 第１の発明にあっては、シリコン酸化膜（ゲート絶縁膜
）に２００ｎｍ以下の波長を有するエネルギービームを
照射することによりシリコン酸化膜を緻密化出来、例え
ば、下地にＭＯＳｌ−ランジスタが形成されている場合
に、下地のＭＯＳｌ−ランジスタに影響を与えることな
く、シリコン酸化膜の耐圧や平坦性を向上させることが
可能となる。

第２の発明にあっては、チャネル領域とソース・ドレイ
ン領域にシリコンイオンをイオン注入することにより、
多結晶シリコン半導体層の粒径制御及び抵抗率ρＳの低
減化を同時に行なうことが可能となる。このため、工程
を簡略化することが可能となる。

第３の発明にあっては、基板全体を等温にする第１の熱
処理と、高温短時間で輻射熱により非晶質シリコン層を
加熱する第２の熱処理により、下地の半導体素子に影響
を得ることなしに、非晶質シリコン層の移動度μを大き
くすると共に、トラップ密度を小さくして、リーク電流
及びしきい値電圧Ｖ　ｖｈを小さくすることが可能とな
る。

第４の発明にあっては、エネルギービームを照射するこ
とにより、雰囲気中の水素が多結晶シリコン半導体層に
導入される。このエネルギービームの条件により溶融が
生ずることなく、多結晶シリコン半導体層の粒界の改善
が可能となる。また、この時、下地の半導体素子の特性
劣化及び破壊等は防止される。

［実施例］ 以下、本発明に係る半導体装置の製造方法の詳細を図面
に示す実施例に基づいて説明する。

第１図Ａ〜第１図Ｃは、本実施例の概略を示す断面図で
ある。

先ず、本実施例においては、第１図Ａに示すように、シ
リコン基板１に、ソース領域２．ドレイン領域３及び素
子分離膜４等を周知の方法で形成すると共に、Ｓ　ｉ　
Ｏｔでなるゲート絶縁膜５を形成した後、多結晶シリコ
ンでなる厚さ５００人程度のゲート電極６をパターニン
グする。

次いで、第１図Ｂに示すように、ＣＶＤ法によりＳｉＯ
！絶縁膜７を堆積させた後、ＡｒＦ（１９３ｎｍ）のエ
キシマレーザを照射することにより、ＳｉＯｘ絶縁膜７
を緻密化する。この場合、レーザビーム照射によるＳｉ
Ｏ！絶縁膜７の温度は、ｌ０００℃以上になるため、Ｓ
ｉＯｘ絶縁膜７は緻密な膜となり、耐圧が向上する。ま
た、高温処理の為に平坦性も向上する。なお、このよう
なＡ、　ｒ　Ｆの決キシマレーザの他に、Ｆ、（＋５０
ｎ　ｍ　）エキシマレーザ等のエネルギービームを用い
ることができる。また、エネルギービームの波長は、２
００ｎｍ以下であれば、ＳｉＯ！絶縁膜７のみに光を吸
収させることが可能であり、下地の素子への影響（不純
物の再分布等）を防止できる。

次いで、第１図Ｃに示すように、多結晶シリコン膜８を
形成した後、シリコンイオン（Ｓｉ”）を該多結晶シリ
コン膜８のチャネル領域とソース・ドレイン領域となる
べき領域に例えば２０〜４０Ｋ　ｅ　Ｖ　、　　ドーズ
量Ｉ　Ｘ　１０　”／　ｃｍ”でイオン注入して非晶質
化を行なう。これにより、ゲート電極６にもＳｉ゛が注
入でき、後記する熱処理工程により、これらの領域・は
、粒径制御や活性化が行なわれる。

次いで、ファーネス炉内で、６００℃、３０時間の第１
の熱処理としての低温アニールを行ない、基板全体を等
温にする。

そして、第１図りに示すように多結晶シリコン膜８のソ
ース・ドレイン領域に、バターニングしたレジスト９を
マスクにして、ホウ素イオン（Ｂ゛）をイオン注入する
。

次に、第２の熱処理としての１１００°Ｃ，１０秒間の
ｒＲアニール（ランプアニール）を行なう。

このＩＲアニールは、多結晶シリコン膜８の非晶質化さ
れたもののみでは吸収が悪いが、下地のシリコン基板１
からの輻射熱により非晶質シリコン層（非晶質化された
多結晶シリコン膜８）を加熱し、粒径制御を行なう、こ
れにより、移動度μが大きくなり、トラップ密度が小さ
くなる。また、トラップ密度が小さくなるため、リーク
電流を減少させ、しきい値電圧Ｖｔｈを低下させる。な
お、このような効果は、従来の負荷抵抗型のデバイスに
も適用可能である。

次に、ウェハを水素で満たされたチャンバー内に置き、
エキシマレーザ（シリコン板５００Ａ厚に対し約２００
　ｍ　Ｊ　／　ｃ　ｍ　’・パルス）を多結晶シリコン
膜８が溶融しない条件（１４００℃以下）で照射する（
水素化アニール）。

なお、水素化アニールに際しては、上記エキシマレーザ
を用いる他、短大アークランプ（例えば１２００℃、５
秒の条件）等を用いることが可能である。

以上、実施例について説明したが、本発明にあっては、
この他各種の設計変更が可能であり、各種の半導体装置
への適用が可能である。

［発明の効果］ 以上の説明から明らかなように、第１の発明にあっては
、シリコン酸化膜を緻密化させて、耐圧。

平坦性等の特性を向上させる効果がある。

第２の発明にあっては、抵抗率ρ８を低下させるための
シリコンイオン注入プロセスと活性層のシリコンイオン
注入とを同時に行なうことが可能となり、プロセスを短
縮する効果がある。

第３の発明にあっては、下地となる半導体素子の特性を
変化させることなく非晶質シリコン層の粒径制御を可能
となして移動度μを大きくし、さらにトラップ密度を小
さくし、これに伴いリーク電流及びしきい値電圧を小さ
くすることが可能となる効果がある。

第４の発明にあっては、多結晶シリコン半導体層の水素
化を、短時間で可能となし、粒界の改善を下地半導体素
子の特性劣化又は特性破壊なしに可能とする効果がある
。

【図面の簡単な説明】

第■図Ａ〜第１図りは本発明に係る半導体装置の製造方
法の実施例の概略を示す断面図、第２図Ａ〜第２図りは
従来例を示す断面図である。 １・・・シリコン基板、２・・・リーク領域、３・・・
ドレイン領域、５・・・ゲート絶縁膜、６・・・ゲート
電極、７・・・５ｉＯｚ絶縁膜、８・・・多結晶シリコ
ン膜。 外１名 尖　　方セ　　　イダ１１ 第１図Ａ プミ　　２斥ら　　イタＩム 第１図Ｃ 突　肥　４テ１ 第１１￥］Ｂ 第１図Ｄ ｔ？諧 第２図Ｄ

Claims (4)

【特許請求の範囲】
1. （１）チャネル領域とゲート電極のうち少なくとも一方
   が多結晶シリコン層で形成された半導体装置の製造方法
   において、 前記多結晶シリコン層上にシリコン酸化膜を形成する工
   程と、該シリコン酸化膜に２００ｎｍ以下の波長を有す
   るエネルギービームを照射し、該シリコン酸化膜を緻密
   化する工程とを備えたことを特徴とする半導体装置の製
   造方法。
2. （２）多結晶シリコン半導体層にホウ素（Ｂ）イオンを
   イオン注入してソース・ドレイン領域を形成する半導体
   装置の製造方法において、 前記多結晶シリコン半導体層のチャネル領域とソース・
   ドレイン領域にシリコンイオンをイオン注入する工程を
   備えたことを特徴とする半導体装置の製造方法。
3. （３）半導体素子が形成された半導体基体上に非晶質シ
   リコン層を形成する工程と、 前記基体全体を等温にする第１の熱処理を行なう工程と
   、 前記半導体基体表面を加熱し、その輻射熱により前記非
   晶質シリコン層を前記第１の熱処理よりも高温に加熱す
   る、短時間の第２の熱処理を行なう工程と、を備えたこ
   とを特徴とする半導体装置の製造方法。
4. （４）半導体素子が形成された半導体基体上に、他の半
   導体素子が形成される多結晶シリコン半導体層を積層さ
   せて形成する工程と、 前記多結晶シリコン半導体層に対して、水素を含む雰囲
   気中でエネルギービームを照射し、水素を導入する工程
   とを備えたことを特徴とする半導体装置の製造方法。