JPH02245955A - チャネル装置の試験方式 - Google Patents

チャネル装置の試験方式

Info

Publication number
JPH02245955A
JPH02245955A JP1068107A JP6810789A JPH02245955A JP H02245955 A JPH02245955 A JP H02245955A JP 1068107 A JP1068107 A JP 1068107A JP 6810789 A JP6810789 A JP 6810789A JP H02245955 A JPH02245955 A JP H02245955A
Authority
JP
Japan
Prior art keywords
output
input
control information
channel device
information storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1068107A
Other languages
English (en)
Inventor
Kazuichi Oe
和一 大江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1068107A priority Critical patent/JPH02245955A/ja
Publication of JPH02245955A publication Critical patent/JPH02245955A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目 次〕 概要 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段 作用 実施例 ■、実施例と第1図との対応関係 ■、第1実施例の構成および動作 ■、第2実施例の構成および動作 ■、実施例のまとめ ■0発明の変形態様 発明の効果 〔概 要〕 情報処理システムを構成するチャネル装置において入出
力命令信号を競合させた場合の動作を試験するようにし
たチャネル装置の試験方式に関し、多様な試験を行なう
ことを目的とし、 中央処理装置から出力される入出力命令信号に応じて少
なくとも1つの入出力装置を制御し、この制御情報を主
記憶装置に出力するチャネル装置を試験するチャネル装
置の試験方式において、チャネル装置は、制御情報の出
力に応じて割込信号を出力する割込手段を備え、主記憶
装置は、チャネル装置から供給される制御情報を格納す
る更新情報格納手段を備え、中央処理装置は、入出力命
令信号を出力する入出力命令出力手段と、割込手段から
割込信号が出力されると、更新情報格納手段が格納する
制御情報が所定の制御情報であるか否かを判定する判定
手段とを備え、判定手段が所定の制御情報を判定すれば
、入出力命令出力手段から入出力命令信号を出力するよ
うに構成される。
〔産業上の利用分野〕
本発明は、情報処理システムを構成するチャネル装置に
おいて入出力命令信号を競合させた場合の動作を試験す
るようにしたチャネル装置の試験方式に関するものであ
る。
[従来の技術〕 近年、情報処理システムは情報量の増大に伴って大型化
し、情報処理システムが有するディスク装置等の入出力
装置へのアクセス要求も増えている。このため、情報処
理システム内にあって、ディスク装置へのアクセスを制
御するチャネル装置が複数の入出力命令信号を同時に受
信しても(競合しても)円滑に動作することが必要にな
っている。
この円滑な動作を保証するために、工場から出荷される
前にチャネル装置の試験を行なっている。
以下、従来のチャネル装置の試験方法を説明する。
チャネル装置の試験は、情報処理システム内のCPUか
ら情報処理システム内のチャネル装置へ入出力命令信号
(例えばスタートサブチャネル。
ホルトサブチャネル、テストサブチャネル等の何れか)
を連続して出力して行なわれる。
以下、2つの入出力命令信号を連続して出力する場合を
説明する。
まず、CPUからチャネル装置へ第1の入出力命令信号
が出力される。チャネル装置は、この第1の例えばスタ
ートサブチャネル信号に応じてディスク装置にアクセス
を開始する。
次に、このアクセスが行なれわている間に、CPUは別
な第2の例えばスタートサブチャネル信号を出力する。
一般にスタートサブチャネル信号の出力からチャネル装
置を介してディスク装置へのアクセスが開始される時間
はおおよそ決まっている。従って、例えば第1のスター
トサブチャネル信号によってディスク装置へアクセスが
開始される時間は、第1のスタートサブチャネル信号の
出力時間から推測することができる。
よって、CPU上を走るテスト・プログラムを作成する
プログラマ−は、例えばディスク装置へアクセス中のチ
ャネル装置に別なスタートサブチャネル信号(同じディ
スク装置を指定)が供給される場合を試験するために、
第1のスタートサブチャネル信号の出力時間からアクセ
ス時間を推定し、所定の時間になると第2のスタートサ
ブチャネル信号を出力するようにテスト・プログラムを
作成していた。
このようにして第1および第2のスタートサブチャネル
信号を出力して、チャネル装置の試験を行なっていた。
また、上述した試験は、ディスク装置アクセス中に競合
を起こさせる例であったが、この他にデータ転送中、終
了シーケンス中、などさまざまな競合のさせがたがある
〔発明が解決しようとする課題〕
ところで、6上述した従来のチャネル装置にあっては、
アクセスが開始されてから終了するまで、チャネル装置
の状態がCPUに通知されない。従って、従来の試験方
式では第2のスタートサブチャネル信号をチャネル装置
のどの状態で出力するかを正確に特定できないので、チ
ャネル装置の状態に対応した多様な試験を行なうことが
できないという問題点があったつ 本発明は、このような点にかんがみて創作されたもので
あり、チャネル装置における入出力命令信号競合の多様
な試験を行なうようにしたチャネル装置の試験方式を提
供することを目的としている。
〔課題を解決するための手段] i iン1の H 第1図は、請求項1の発明の原理ブロック図である。
第1図において、中央処理装置123から出力される入
出力命令信号に応じて少なくとも1つの入出力装置11
1を制御し、この制御情報を主記憶装置119に出力す
るチャネル装置113を試験するチャネル装置の試験方
式において、チャネル装置113は、制御情報の出力に
応じて割込信号を出力する割込手段115を備え、主記
憶装置119は、チャネル装置113から供給される制
御情報を格納する更新情報格納手段117を備え、中央
処理装置123は、入出力命令信号を出力する入出力命
令出力手段112と、割込手段115から割込信号が出
力されると、更新情報格納手段117が格納する制御情
報が所定の制御情報であるか否かを判定する判定手段1
20とを備える。
従って、全体として、判定手段120が所定の制御情報
を判定すれば、入出力命令出力手段112から入出力命
令信号を出力するように構成されている。
11ユJLj聾先わ以発皿 第2図は、請求項2の発明の原理ブロック図である。
第2図において、中央処理装置223から出力される入
出力命令信号に応じて少なくとも1つの入出力袋Wt2
11を制御し、この制御情報を主記憶装置219に出力
するチャネル装置213を試験するチャネル装置の試験
方式において、主記憶装置219は、チャネル装置21
3から供給される入出力装置211の制御情報を格納す
る格納手段215と、格納手段215が格納する制御情
報の複写情報を格納する複写情報格納手段217とを備
え、中央処理装置223は、入出力命令信号を出力する
入出力命令出力手段212と、格納手段215が格納す
る制御情報と複写情報格納手段217が格納する複写情
報を定期的に比較し、異なれば格納手段215が格納す
る制御情報を複写情報格納手段217に複写する複写手
段220と、複写が行なわれると、格納手段215が格
納する前記制御情報が所定の制御情報であるか否かを判
定する判定手段221とを備える。
従って、全体として、判定手段221が所定の制御情報
を判定すれば、入出力命令出力手段212から入出力命
令信号を出力るように構成されている。
〔作 用] i f〉11の 日 入出力命令信号が入出力命令出力手段112から出力さ
れる。この入出力命令信号に応じてチャネル装置113
は入出力装置111を制御すると共に、入出力装置11
1の制御情報を更新情報格納手段117に出力する。こ
の制御情報の出力に応じて割込手段115から割込信号
が中央処理装置123に出力される。割込信号を受けて
、更新情報格納手段117が所定の制御情報を格納する
か否かを中央処理装置123の判定手段120が判定す
る。
所定の制御情報であれば、入出力命令出力手段112か
ら別な入出力命令信号が出力される。
本発明にあっては、第1の入出力命令信号が出力される
と、入出力装置111の制御情報の出力に応じて中央処
理装置123に割り込みが入り、更新情報格納手段11
7の制御情報に基づいて第2の入出力命令信号が出力さ
れるので、チャネル装置113の多様な試験を行なうこ
とができる。
LLjン1の 日 入出力命令信号が入出力命令出力手段212から出力さ
れる。この入出力命令信号に応じてチャネル装置213
は入出力装置211を制御すると共に、入出力装置21
1の制御情報を格納手段215に出力し、格納する。以
後、入出力装置211の制御情報が変化する度に、格納
手段215の内容がチャネル装置213によって更新さ
れる。
この制御情報は複写手段220によって定期的に複写情
報格納手段217と比較される。比較の結果、格納され
ている情報が異なれば制御情報の変化が検出される。検
出に応じて複写情報格納手段217に格納手段215の
情報が複写される。また、格納手段215の制御情報が
所定の制御情報であるか否かが中央処理装置123の判
定手段221によって判定される。
所定の制御情報であれば、入出力命令出力手段212か
ら別な入出力命令信号が出力される。
本発明にあっては、第1の入出力命令信号が出力される
と、チャネル装置213が入出力装置211の制御情報
を内容が変化する度に格納手段215に格納する。一方
、中央処理装置223は、格納手段215と複写情報格
納手段217の制御情報を比較して制御情報の変化を検
出し、変化した制御情報に基づいて第2の入出力命令信
号が出力されるので、チャネル装置213の多様な試験
を行なうことができる。
〔実施例〕
以下、図面に基づいて本発明の実施例について詳細に説
明する。
第3図は、本発明のチャネル装置の試験方式を採用した
第1実施例における情報処理システムの構成を示す。
第5図は、本発明のチャネル装置の試験方式を採用した
第2実施例における情報処理システムの構成を示す。
1、   と第1 および 2 との ここで、本発明の実施例と第1図および第2図との対応
関係を示しておく。
入出力装置111は、ディスク装置351に相当する。
入出力命令出力手段112は、CPU311に相当する
チャネル装置113は、チャネル装置313に相当する
割込手段115は、チャネル装置313に相当する。
更新情報格納手段117は、更新情報格納部321、情
報格納判定部323に相当する。
主記憶装置119は、主記憶装置320に相当する。
判定手段120は、テストプログラムに相当する。
中央処理装置123は、CPU311に相当する。
入出力装置211は、ディスク装置351に相当する。
入出力命令出力手段212は、CPU511に相当する
チャネル装置213は、チャネル装置513に相当する
格納手段215は、サブチャネル325に相当する。
複写情報格納手段217は、複写情報格納部521に相
当する。
主記憶装置219は、主記憶装置520に相当する。
複写手段220は、テストプログラムに相当する。
判定手段221は、テストプログラムに相当する。
中央処理装置223は、CPU511に相当する。
以上のような対応関係があるものとして、以下本発明の
実施例について説明する。
[1の  および 第3図において、本発明の第1実施例は、CPU311
.チャネル装置313.主記憶装置320、n個のディ
スク装置3511.351 z 、 ””351.1を
備える。主記憶装置320は、サブチャネル325と、
更新情報格納部321と、情報格納判定部323を有す
る。サブチャネル325は、n個のディスク装置351
のそれぞれに対応する領域を存し、ディスク装置351
0入出力動作に伴う制御情報および状態情報を格納する
。更新情報格納部321は、m個(IIO〜II(M−
1))の領域を持ち、サブチャネル325に格納される
情報が更新されると、その更新された情報を格納する。
情報格納判定部323は、m個の領域を有し、更新情報
格納部321を構成するm個の領域の使用状況を格納す
る。
CPU311はチャネル装置313と主記憶装置320
に接続され、更に、チャネル装置313はn個のディス
ク装置351に接続されている。
第4図は、主記憶装置320にある更新情報格納部32
1と情報格納判定部(K)323の詳細な構成を示す。
第4図において、チャネル装置313のポインタは更新
情報格納部321の更新する領域を指示する。CPU3
11のポインタは、更新情報格納部321の参照する領
域を指示する。
両ポインタは初期状態でそれぞれ更新情報格納部321
の#0を指している。以下第3図および第4図を参照す
る。
動作開始において、サブチャネル325にあるディスク
装置351のそれぞれに対応する領域には「使用可能」
を示す状態情報が格納されている。
更新情報格納部321のm個の領域は「空き」状態であ
る。情報格納判定部(K)323は、m個の領域に例え
ばデータ“0”を格納し、更新情報格納部321のm個
の領域が全て「空き」状態であることを示している。
チャネル装置313の試験は、主記憶装置320に格納
されるテストプログラムによって実行される。テストプ
ログラムには、予め試験を行ないたいI10系の信号(
例えばスタートサブチャネル信号、ホルトサブチャネル
信号等の入出力命令信号)および競合を起こさせたいデ
ィスク装置3514  (1≦i≦n)の状態をプログ
ラムしておく。
例えばテストプログラムは、ディスク装置3511に第
1のスタートサブチャネル信号を出力し、ディスク装置
3511がある特定の状態になると、別なスタートサブ
チャネル信号を出力するようにプログラムされている。
CPU311がテストプログラムを実行すると、まず、
テストプログラムから例えばディスク装置351、への
スタートサブチャネル信号がチャネル装置313へ出力
される。
チャネル装置313は、主記憶装置320にあるサブチ
ャネル325のディスク装置351.に対応する領域を
調べる。
ディスク装置3511が使用可能であれば、チャネル装
置313はCPU311にアクセスを行なう旨を示すコ
ードを送り、サブチャネル325にあるディスク装置3
51.に対応する領域に入出力の制御情報および状態情
報を格納する。
この後、チャネル装置313はテストプログラムと非同
期で動作する。
チャネル装置313は、ディスク装置3511の状態が
変化するとサブチャネル325に格納されている制御情
報および状態情報を更新する。この時同時に、チャネル
装置313はポインタが指す情報格納判定部(K)32
3の例えば#0に対応する領域を調べにい(。
情報格納判定部(K)323の#0に対応する領域がデ
ータ“0”のとき、更新情報格納部321の#0にディ
スク装置3511のサブチャネル325上に割り当てら
れた領域の番号あるいは状態を書き込む。続いて、更新
情報格納部321の#0に対応する情報格納判定部(K
)323をデータ、°“1″にし、チャネル装置313
のポインタを1つ進めて#1を指し、更新情報格納部3
21への書き込みを終了する。
情報格納判定部(K)323の#0に対応する領域がデ
ータ“1”のときは、エラーとして終了するか、データ
“0”にリセットされるまで待ち、上述した手順で書き
込みを行なう。
チャネル装置313は、更新情報格納部321゜情報格
納判定部(K)323へのデータの格納が終了するとC
PU311に割り込みをかける。また、通常の入出力動
作も続ける。
テストプログラムは、第2のスタートサブチャネル信号
を出力したいので、この割り込みに応じてCPU311
のポインタが示す情報格納判定部(K)323の#0に
対応する領域を調べる。
データ“°0”のとき、競合試験ではないと判定し、通
常の入出力処理を行なう。
データ“1”のとき、競合試験と判定し、更新情報格納
部321の#0に格納される情報を読み取る。テストプ
ログラムは、書き込まれている情報を解析し、テストプ
ログラム内に設定されている状態であれば第2のスター
トサブチャネル信号をディスク装置3511に出力する
。そして情報格納判定部(K)323にある#0に対応
する領域をデータ“0”にし更新情報格納部321の#
0の領域をリセットして、CPU311のポインタを1
つ進める。
更新情報格納部321の#Oが格納する状態がテストプ
ログラムに設定されている状態と異なれば、テストプロ
グラムは#0に対応する情報格納判定部(K)323を
データ“0”にし、更新情報格納部321の#0に対応
する領域をリセットしてCPU311のポインタを1つ
進める。
この更新情報格納部321はリングバッファと呼ばれ、
例えば領域#(M−1)まで使用したら領域#0に戻っ
て処理が繰り返される。
このようにして、更新情報格納部321には、チャネル
装置313の状態の変化に応じて情報が格納され、状態
の変化が起きるとテストプログラムが更新情報格納部3
21の情報を判断し、所定の状態になると第2のスター
トサブチャネル(入出力命令)信号を出力するので、状
態に対応した多様な試験ができる。
ここで、テストプログラムは、テストプログラムの実行
過程を例えば入出力命令信号およびチャネル装置313
の状態を順次記憶した試験記録に作成し、主記憶装置3
20に格納するようにする。
このようにすると、問題の発生時、試験記録からどの段
階で競合が発生し、問題が発生したかの分析が容易に行
なえる。
上述したような手順は、チャネル装置313の試験時に
オペレータによって制御されるように設定し、チャネル
装置313の試験でない場合には、更新情報格納部32
1.情報格納判定部(K)323の参照およびチャネル
装置313の状態の変化毎に行なわれるCPU311へ
の割り込みは行なわない。
■  2   の  および 第5図は、本発明の第2実施例の構成を示す。
第3図と同一符号は同一回路部を示す。
第5図において、第2実施例の情報処理システムは、C
PU511.チャネル装置513.主記憶装置520.
n個のディスク装置3511.3517.・・・、35
1、を備える。
主記憶装置520は、サブチャネル325と、複写情報
格納部521とを備えている。サブチャネル325は、
n個のディスク装2351のそれぞれに対応する領域を
有し、ディスク装置351の入出力動作に伴う状態情報
および制御情報を格納する。複写情報格納部521は、
例えば8個の領域を有し、現在起動がかかっているディ
スク装置351に対応したサブチャネル番号および状態
(サブチャネル325に格納されている情報のうち必要
な部分)が格納される。CPU511は、複写情報格納
部有効ビット545を備える。複写情報格納部有効ビッ
ト545は、複写情報格納部521に格納されているデ
ータが有効かどうか、および複写情報格納部内での優先
順位を表わすのに用いられる。
CPU511は、チャネル装置513と主記憶装置52
0とに接続されている。更に、チャネル装置513はn
個のディスク装置351に接続されている。
第6図(a)は、本実施例に使用される複写情報格納部
有効ビット545を示し、第6図(b)は、複写情報格
納部521の詳細な構成を示す。
以下第5図および第6図を参照する。
複写情報格納部有効ビット545は、ここではCPU上
のゼネラルレジスタを利用しているが、主記憶装置52
0上の空領域を利用してもよい。
複写情報格納部有効ビット545を構成する8個の領域
は、それぞれ複写情報格納部の8個の領域と対応してお
り、複写情報格納部の各領域内にデータが格納されてい
るかどうか、および各領域間の優先順位を示す(第6図
(a)参照)、この実施例では、優先順位を示すために
各領域3ビツトから成り立っており、動作開始状態にお
いて、例えばデータ“°0”が格納されている。
まず、CPU511のテストプログラムから例えばディ
スク装置351.への第1のスタートサブチャネル信号
がチャネル装置513に出力される。
チャネル装置513は、サブチャネル325にあるディ
スク装置351.に対応する領域を参照し、使用可能で
あればCPU511に使用可能を伝えるコードを送り、
第1のスタートサブチャネル信号を実行する。
この後、チャネル装置513はテストプログラムとは非
同期に動作する。
テストプログラムは、使用可能のコードを受けると複写
情報格納部有効ビット545の8個の領域を検査し、3
ビツトの全てがデーラダ“0”の領域を探す。全てデー
タ“0”の領域が見つかると、データ″1″を加算する
。ここでは#0にデータ“°1”を加算する。そして、
他に“1”以上のデータが代入されている領域があれば
、そこにもデータ“1”を加算する。もし3ビツト全て
がデータ“O”となっている領域が検出できないような
場合が生じる時は、複写情報格納部有効とット545お
よび複写情報格納部521の領域を拡張するか、または
、テストプログラムの方で競合を起こさせるディスク装
置351を制限する必要がある。
以後、テストプログラムは、次のスタートサブチャネル
信号を発行するためにサブチャネル325の状態の変化
を検出する動作に移行する。
サブチャネル325に格納される状態情報は時間をおっ
て変化している。テストプログラムは、定期的に複写情
報格納部有効ビット545をチエツクしにいき、1”以
上のデータが格納されている領域のうち最も大きな値が
格納されている領域に対応する複写情報格納部521の
領域から順に、対応するサブチャネル325の状態情報
の該当個所と比較する。比較の結果、状態情報が異なる
と、状態の変化が検出される。状態の変化が検出される
と、状態がテストプログラム内に設定されている所定の
状態であるか否かを判定し、所定の状態であれば、第2
のスタートサブチャネル信号を出力する。また、複写情
報格納部521へ複写する。
所定の状態でなければ、複写だけを行なう。このように
して、サブチャネル325が格納する状態情報の更新を
検出する。
競合を起こさせるように設定されていたディスク装置3
51i  (1≦i≦n)の入出力処理が終了すると、
このディスク装置351用に割り当てられていた複写情
報格納部有効ビット545、および複写情報格納部52
1の領域はリセットされる。
ここで、複写情報格納部有効ビット545の優先順位に
ついて説明する。
まず、チャネル装置513は、複数の入出力命令信号を
受は付け、それらを受は付けた順番に処理すると仮定し
ておく。そして、複写情報格納部有効ビット545の各
領域に書き込まれる優先順位を、対応する複写情報格納
部521の各領域で最も古くから有効なデータが格納さ
れた順に高くしておく。すると、サブチャネルとの比較
を行なう際、ランダムに調べるよりも速く状態の変化を
探すことができる。チャネル処理装置513の命令処理
過程が上記のようなものでなければ、優先順位のつけか
たもチャネル処理装置513に合わせて変えればよい。
ここで必要であれば、テストプログラムは、テストプロ
グラムの実行過程を例えば入出力命令信号およびチャネ
ル装置513の状態を順次記憶した試験記録に作成し、
主記憶装置520に格納するようにする。
このようにして、サブチャネル325に格納される状態
情報の必要個所およびサブチャネル番号を複写情報格納
部521に複写し、サブチャネル325と複写情報格納
部521を定期的に比較して状態情報の変化を検出する
。このとき、サブチャネル325が格納する状態情報を
判定し、所定の状態であればテストプログラム内に設定
されている第2のスタートサブチャネル信号を出力する
よって、チャネル装置313の状態を正確に把握して、
第2のスタートサブチャネル信号を出力するので、チャ
ネル装置313の多様な試験を行なうことができる。
チャネル装置313の試験を行なわない場合には、複写
情報格納部521.複写情報格納部有効ビット545へ
のデータの格納およびサブチャネル325.複写情報格
納部521のデータの比較は行なわない。
■  ■の・ノ詮 なお、上述した第1実施例にあっては、複数のディスク
装置351に対応するサブチャネル325を有し、チャ
ネル装置313がサブチャネル325へ供給するディス
ク装置351の状態情報を更新情報格納部321に格納
するものであったが、ディスク装置351が1つでサブ
チャネル325を有さない情報処理システムにおいて、
チャネル装置313が保持するディスク装置351の状
態情報を更新情報格納部321に格納するようにしたも
のであっても良い。
また、上述した状態情報の変化の検出に、状態変化から
の経過時間を組み合わせて入出力命令信号を出力するこ
とで、より詳細な試験を行なうことができる。
更に、「1.実施例と第1図および第2図との対応関係
」において、本発明と実施例との対応関係を説明してお
いたが、本発明はこれに限られることはなく、各種の変
形態様があることは当業者であれば容易に推考できるで
あろう。
〔発明の効果〕
上述したように、請求項1の発明によれば、第1の入出
力命令信号が出力されると、ディスク装置の制御情報の
変化に応じて割込信号が中央処理装置に出力され、この
制御情報に基づいて第2の入出力命令信号を出力するの
で、2つの入出力命令信号が競合を起こす状態を正確に
制御してチャネル装置の多様な試験を行なうことができ
る。
請求項2の発明によれば、第1の入出力命令信号が出力
されると、チャネル装置が入出力装置の制御情報を内容
が変化する度に格納手段に格納する。一方、中央処理装
置は、格納手段と複写情報格納手段の制御情報を比較し
て制御情報の変化を検出し、変化した制御情報に基づい
て第2の入出力命令信号が出力されるので、2つの入出
力命令信号が競合を起こす状態を性格に制御してチャネ
ル装置の多様な試験を行なうことができる。
【図面の簡単な説明】
第1図は請求項1の発明の原理ブロック図、第2図は請
求項2の発明の原理ブロック図、第3図は第1実施例の
構成図、 第4図は更新情報格納部と情報格納判定部の説明図、 第5図は第2実施例の構成図、 第6図は複写情報格納部有効ピッ 柄部の説明図である。 図において、 111は入出力装置、 112は入出力命令出力手段、 113はチャネル装置、 115は割込手段、 117は更新情報格納手段、 119と主記憶装置、 120は判定手段、 123は中央処理装置、 211は入出力装置、 212は入出力命令出力手段、 213はチャネル装置、 215は格納手段、 217は複写情報格納手段、 219は主記憶装置、 220は複写手段、 221は判定手段、 トと複写情報路 223は中央処理装置、 311、.511はCP(J、 313.513はチャネル装置、 320.520は主記憶装置、 321は更新情報格納部、 323は情報格納判定部、 325はサブチャネル、 351はディスク装置、 521は複写情報格納部、 545は複写情報格納部を効ビットである。

Claims (2)

    【特許請求の範囲】
  1. (1)中央処理装置(123)から出力される入出力命
    令信号に応じて少なくとも1つの入出力装置(111)
    を制御し、この制御情報を主記憶装置(119)に出力
    するチャネル装置(113)を試験するチャネル装置の
    試験方式において、前記チャネル装置(113)は、 前記制御情報の出力に応じて割込信号を出力する割込手
    段(115)を備え、 前記主記憶装置(119)は、 前記チャネル装置(113)から供給される前記制御情
    報を格納する更新情報格納手段(117)を備え、 前記中央処理装置(123)は、 前記入出力命令信号を出力する入出力命令出力手段(1
    12)と、 前記割込手段(115)から前記割込信号が出力される
    と、前記更新情報格納手段(117)が格納する前記制
    御情報が所定の制御情報であるか否かを判定する判定手
    段(120)とを備え、前記判定手段(120)が前記
    所定の制御情報を判定すれば、前記入出力命令出力手段
    (112)から入出力命令信号を出力するように構成し
    たことを特徴とするチャネル装置の試験方式。
  2. (2)中央処理装置(223)から出力される入出力命
    令信号に応じて少なくとも1つの入出力装置(211)
    を制御し、この制御情報を主記憶装置(219)に出力
    するチャネル装置(213)を試験するチャネル装置の
    試験方式において、前記主記憶装置(219)は、 前記チャネル装置(213)から供給される前記入出力
    装置(211)の前記制御情報を格納する格納手段(2
    15)と、 前記格納手段(215)が格納する前記制御情報の複写
    情報を格納する複写情報格納手段(217)とを備え、 前記中央処理装置(223)は、 前記入出力命令信号を出力する入出力命令出力手段(2
    12)と、 前記格納手段(215)が格納する前記制御情報と前記
    複写情報格納手段(217)が格納する前記複写情報を
    定期的に比較し、異なれば前記格納手段(215)が格
    納する前記制御情報を前記複写情報格納手段(217)
    に複写する複写手段(220)と、 前記複写が行なわれると、前記格納手段(215)が格
    納する前記制御情報が所定の制御情報であるか否かを判
    定する判定手段(221)とを備え、 前記判定手段(221)が前記所定の制御情報を判定す
    れば、前記入出力命令出力手段(212)から入出力命
    令信号を出力するように構成したことを特徴とするチャ
    ネル装置の試験方式。
JP1068107A 1989-03-20 1989-03-20 チャネル装置の試験方式 Pending JPH02245955A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1068107A JPH02245955A (ja) 1989-03-20 1989-03-20 チャネル装置の試験方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1068107A JPH02245955A (ja) 1989-03-20 1989-03-20 チャネル装置の試験方式

Publications (1)

Publication Number Publication Date
JPH02245955A true JPH02245955A (ja) 1990-10-01

Family

ID=13364186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1068107A Pending JPH02245955A (ja) 1989-03-20 1989-03-20 チャネル装置の試験方式

Country Status (1)

Country Link
JP (1) JPH02245955A (ja)

Similar Documents

Publication Publication Date Title
US5038275A (en) Status transfer structure within a data processing system with status read indication
US5379381A (en) System using separate transfer circuits for performing different transfer operations respectively and scanning I/O devices status upon absence of both operations
US6088740A (en) Command queuing system for a hardware accelerated command interpreter engine
US3984820A (en) Apparatus for changing the interrupt level of a process executing in a data processing system
US4020471A (en) Interrupt scan and processing system for a data processing system
US4127768A (en) Data processing system self-test enabling technique
JPH0574099B2 (ja)
EP0240616B1 (en) Method to test and set data in a record on disk in one atomic input/output operation
US5229999A (en) Method and apparatus for integrity testing of fault monitoring logic
JP2900627B2 (ja) 割り込み制御装置
JPH02245955A (ja) チャネル装置の試験方式
US5636188A (en) Data transmission circuit for disk storage apparatus
US7457986B2 (en) Apparatus and method for using variable end state delay to optimize JTAG transactions
JPH1115701A (ja) デ−タ収集方法及びシステム
JP2679440B2 (ja) 情報処理装置
EP0363087A2 (en) Status transfer within a data processing system
JP2625272B2 (ja) マイクロコンピュータのプログラム・デバッグ装置
JP2692477B2 (ja) 入出力装置のステータス確認方法
JPH03144705A (ja) プログラマブルコントローラの動作状態監視装置
JP2675081B2 (ja) 演算処理方式
JPH05241852A (ja) 情報処理システムの割り込み発生装置
JPH08212082A (ja) データ処理装置及び割り込み制御方法
JPS6111867A (ja) インタフエ−ス制御における異常処理方式
JPS6125174B2 (ja)
JPS5922145A (ja) 割込制御方式