JPH02241205A - 分布定数型ディレイライン - Google Patents

分布定数型ディレイライン

Info

Publication number
JPH02241205A
JPH02241205A JP6248989A JP6248989A JPH02241205A JP H02241205 A JPH02241205 A JP H02241205A JP 6248989 A JP6248989 A JP 6248989A JP 6248989 A JP6248989 A JP 6248989A JP H02241205 A JPH02241205 A JP H02241205A
Authority
JP
Japan
Prior art keywords
pattern
conductor
conductor pattern
distributed constant
screen printing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6248989A
Other languages
English (en)
Inventor
Minoru Sowa
実 曽羽
Kazuo Oishi
一夫 大石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP6248989A priority Critical patent/JPH02241205A/ja
Publication of JPH02241205A publication Critical patent/JPH02241205A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、コンピュータ及びその端末装置、あるいは記
憶装置等の情報機器をはじめ、電子交換機9過言機器等
で主に電気信号のタイミング調整を目的として使用され
る分布定数型デイレイラインに関するものである。
従来の技術 近年、コンピュータの大容量化及び高速演算化が著しく
進展している。まだ、それに伴いコンピュータ間やコン
ピュータと周辺機器との高速データ伝送に関する技術開
発にはめざましいものがある。特にデータ伝送時のディ
ジタル信号のタイミング調整用として用いられるデイレ
イラインは、上記の高速データ伝送に不可欠なものとな
っておシ、今後ますます需要の増加が期待される。中で
もICのみの構成であるパッシブデイレイラインは、現
在集中定数型が主流となっているが最近では分布定数型
デイレイラインも一部で実用化に至っている。分布定数
型デイレイラインは、集中定数型に比べ、周波数安定性
に優れると共に、パルス信号の立上り時間が短く、高速
対応が可能である点が特徴である。
以下、従来の分布定数型デイレイラインについて、図面
を参照しながら説明する。
第4図は従来の分布定数型デイレイラインを示すもので
あり、第4図(a)は素体基板表面の導体パターンを示
す平面図、第41図(b)は素体基板裏面のグランドパ
ターンを示す平面図、第4図(C)は第4図(a)の断
面図、第4図(d)は完成品としてのデイレイラインの
断面図、第5図はその製造工程を示す製造工程図である
第6図において、まず誘電体にアルミナセラミック基板
11を用い、例えば特開昭63−47997号公報に示
されているように、セラミック基板11の両面を粗化す
る(第5図(a)(b) )。
次にセラミック基板11の表裏面にP(1核等の触媒核
15を付着させる咳付けを行なう(第5図(C))。
その後セラミック基板11の表裏面に、無電解メツキで
銅の導体層16を形成する(第5図(d))。
このとき導体層16を30〜50μm厚付けするためは
電気メツキを併用することがなされる。次に導体層16
の表裏面にネガ型のエツチングレジスト18を設けてパ
ターンマスク17をセットしく第6図(6))、露光及
び現像を行ない、エツチングレジスト1Bの不要部分を
除去する(第5[f) )。
その後エツチング液を用いてエツチングを施すことによ
りエツチングレジスト18で覆われていない部分の導体
層16を除去しC第6図(g))、さらにエツチングレ
ジスト18を除去する(′拓図1h’))。
このようにしてメツキ法により形成された導体層16で
、導体パターン12及びグランドパターン13を形成し
マイクロストリップラインを構成する。その後、第4図
(d)に示すように、リード端子19を半田付けし、外
装塗料21を塗布、硬化させることにより分布定数壁デ
イレイラインを製造していた。以上が銅メツキ膜をエツ
チングにより除去しパターン形成を行なうサブトラクテ
ィブ法である。尚、誘電体基板上でのパターン形成法と
しては、上述したサブトラクティブ法以外に厚膜導体ペ
ーストを用いスクリーン印刷法によってパターン形成を
行なうアディティブ法があり、ハイブリノドIC等で多
用されているが、分布定数型デイレイフィンに応用され
た事例はなかった。
この理由として、ムg−pd導体を用いた場合、直流抵
抗が高いため、パルス立上り時間が長くなる。まだAg
導体を用いた場合には、マイグレーション、半田喰われ
が発生し信頼性に欠ける等の問題があったためである。
さらにAg−PdやAg等の貴金属を主成分とするだめ
に、Gu  メツキ膜5・\−ノ に比べて材料コストが高価となるだめである。
一方、マイクロストリップラインで構成された分布定数
型デイレイラインの特注要因としては、誘電体基板11
の厚み(H)、及び誘電率(ε)、導体パターン12の
幅(W)、厚み(T)、長さ(L)があり、それらの要
因と特性インピーダンス(Zo)は式(1)の関係があ
る。
・・・・・・・・・・(1) すなわち、特性インピーダンス(Zo)は、誘電体基板
11の厚み(H)及び導体パターン12の幅(W)に大
きく依存するのである。
発明が解決しようとする課題 しかしながら、上記従来の分布定数型デイレイラインに
は、下記に示すような課題がある。
■ 導体パターン12の膜厚が約60μmと厚いため、
エツチング時に、エツチング液の回り込みで導体パター
ン12にやせ細りが生じ、精密6ベーノ なパターン形成が困難である。その結果、(1)式で示
した特性インピーダンス(Zo)のバラツキが犬きく歩
留シが悪くなる。
■ 導体パターン12及びグランドパターン13がメツ
キ法によって形成されるだめ、裏面粗化や触媒植付は等
の処理工程が多くなると共に。
メツキ液の温度や、PI(イオン濃度等の管理が必要で
装置が大型化する。さらには、メツキ液のコストが高価
で製造コストが引き下げられない。
■ エツチング液の残留によシ、不純物イオンで絶縁性
等の特性に悪影響を及ぼすため、品質に問題がある。
捷た、導体パターン12及びグランドパターン13がメ
ツキ膜により形成されるため、誘電体基板11との密着
強度が弱く信頌匪に欠ける。
等の様々な課題を有している。
本発明は、上記従来の課題を解決することを目的として
bる。
第1の目的は、導体パターン幅の精度を向上さ7/<−
/ せ、ロット間、ロット内のバラツキの少すいパターン形
成法を用いることで、高周波特性の歩留りを向上させる
ことにある。
第2の目的は、製造法を単純化し、量産性を向上させて
、素体基板のコストを低減させることにある。
第3の目的は、導体パターン及びグランドパターンと誘
電体基板との密着性を向上させると共にエツチング液等
の残留による腐蝕や、(8禄劣化等のない高品質な分布
定数型ディンイラインを提供することにある。
課題を解決するための手段 この目的を達成するだめに、本発明の分布定数型デイレ
イラインは、導体パターン及びグランドパターンがスク
リーン印刷した後焼成して得られる厚膜銅導体であるこ
とを特徴とする。
作用 この技術的手段による作用は次のようになる。
■ スクリーン印刷法を用いるため、導体パターン幅の
精度を向上させることができ、高周波特性のバラツキが
少なくなり、歩留りが向上する。
■ メツキ法を用いる必要がないため、製造工程が単純
で安浦に製造できる。
■ 導体パターン及びグランドパターンが厚膜導体で形
成されてhるだめに、誘電体基板との密着が強固で、高
信頼性が得られる。加えてエツチング工程がないだめに
、エツチング液等の残留がなく、信頼性が向上する。
等の、高品質かつ高性能な分布定数型デイレイラインを
安価に製造することができる。
実施例 第1図は本発明の一実施例における分布定数型デイレイ
ラインの製造工程を示す図である。第1図において、ま
ずアルミナセラミック等の誘電体基板1の表面に銅粉、
ガラスフリット、樹脂バインダ等からなる銅導体ペース
トをスクリーン印刷によって所定のパターンに塗布する
。スクリーン印刷マスクとしては、ステンンスワイヤー
径2゜〜40μm、乳剤厚10〜3oμm、メツシュ数
200〜400メツシュのバイヤス張り印刷マスA−7 りを用い、さらにスキージ硬+15oB〜80aスキー
ジスピード50〜200 tnm / seaで印刷を
行なう。尚、塗布する導体ペーストの厚みとしては、2
0〜5oμmが適当である。火に空気中で100〜16
0℃の温度で6〜20分間放置し乾燥させた後、非酸化
性雰囲気中で600〜950’(:の高温で焼成するこ
とにより、導体パターン2を形成する。その後、同様の
方法で、誘電体基板の裏面にグランドパターン3を形成
する。なお、本実施例は、導体パターン2とグランドパ
ターン3を個別に焼成して形成したが、それぞれのパタ
ーンを同時に焼成し、−度に形成してもよい。以上のよ
うに、本実施例によれば、従来のメツキ工法に比べて製
造工程が短縮でき、低コストで製造できる。
尚、本実施例では、1枚の誘電体基板1を用すて分布定
数型ディンイラインを構成したが、遅延時間を延ばすた
めに個々の誘電体基板1の表裏面にそれぞれ導体パター
ン2及びグランドパターン3を形成し、複数枚はりあわ
せて形成してもよい。
10、−〕 第2図は、本実施例により得られた導体パターンの幅の
バラツキ(ア)と従来のメツキ法によって得うした導体
パターンの幅のバラツキ(イ)ヲ示スヒストグラムであ
る。尚、メツキ法では、ドライフィルム厚60μmとし
、エツチング液として塩化第二鉄溶液を用いた。さらに
エツチング時間は約5分で行なった。この結果より明ら
かなように本実施例で得られだ導体パターンの福(ア)
は、300μmの設計値に対して±2oμmのパターン
精度が得られ、従来のメツキ工法で得られた導体パター
ンの幅のバラツキ(イ)の±40μmに比べて小さくな
る。従って、特:生インピーダンスのバラツキが小さく
なり、歩留りが向上する。
第3図は、本実施例に用いた厚膜銅導体と、従来法によ
り得られた調メツキノ漠の密着強度を比較したものであ
る。尚、試験法は、1.6馴平方の電極パッド部に、ス
ズメツキ銅線をL字状にはんだ付けし、160℃の温度
槽に放置した後、引っ張シ試唆機によってビール強度を
測定した。
この結果より明らかなように、本実歿例によシ11、、
−7 得られた厚膜銅導体の密着強V(ア)は、従来法によっ
て得られた銅メツキ膜の密着強度(イ)に比べて、初期
前で約3倍強く、しかも、150時間を超えると殆んど
低下しない。すなわち本実施例によれば、従来法による
胴メツキ、漠に比べて密着強度が向上し、信頼性の高い
分布定数型デイレイラインを実現することができる。
尚1本実施例では、導体パターン2及びグランドパター
ン3に厚7摸銅導体を用いだが、さらに厚膜銅導体表面
上にはんだをコーティングすることによシ、直流抵抗を
下げることができる。まだ。
部分的にはんだをコーティングすることにより、特性イ
ンピーダンスの微調整も可能である。
発明の効果 以上のように本発明は、導体パターン及びグランドパタ
ーンが、スクリーン印刷を用いた厚膜銅導体で形成され
るため、以下に示す憂れだ効果を生み出すことができる
■ 従来法に比べて高精度でパターン形成ができるため
に特性インピーダンスのバラツキが小さくなシ、歩留り
が向上する。
■ パターンの形成法としてメツキ法を用いないだめ、
製造工程が簡素化でき、製造コストのつき下げが可能で
あると共に、エツチング液の残留等が力いために、信頼
性が向上する。
■ 導体パターン及びグランドパターンに厚膜銅導体を
用いるだめ、誘電体基板との密着性に優れ信頼性が向上
する。
従って本発明は、導体材料として信頼性の高A厚膜鋼導
体を用い、単純な製造法で極めて高品質で高性能な分布
定数型デイレイラインを安価に実現することができ、そ
の実用的効果は大なるものがある。
【図面の簡単な説明】
第1図は本発明の一実施例による分布定数型デイレイラ
インの製造工程図、第2図は本発明によって得られた導
体パターンと従来法によって得られた導体パターンの幅
のバラツキを比較したヒストグラム、第3図は本発明に
よって得られた厚膜導体、漢と従来法によって得られた
メツキ膜の密着13、、−7 強度を比較した特性図、第41s73 (a)(b)は
従来の分布定数型デイレイラインの素体基板を示す平面
図、第4図(C)は第4図(IL)の断面図、第41図
(d)は分布定数型デイレイラインを示す断面図、第6
図は従来の分布定数型デイレイラインの製造工程図であ
る。 1・・・・・・誘電体基板、2・・・・・−導体パター
ン、3・・・・・・グランドパターン。 代理人の氏名 弁理士 粟 野 重 孝 ほか1名区 淋≦1 犀1 (Q/) (′n ロフZ乙ワγ″ (クラ ロフZ乙夕γ″ !ZZZZZ≧1で11 ヂヂテチデヲ壬lI

Claims (1)

    【特許請求の範囲】
  1. 誘電体基板の表面に所定の導体パターンを形成し、かつ
    裏面にグランドパターンを形成することにより構成され
    、かつ前記導体パターン及びグランドパターンがスクリ
    ーン印刷した後焼成して得られる厚膜銅導体であること
    を特徴とする分布定数型ディレイライン。
JP6248989A 1989-03-15 1989-03-15 分布定数型ディレイライン Pending JPH02241205A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6248989A JPH02241205A (ja) 1989-03-15 1989-03-15 分布定数型ディレイライン

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6248989A JPH02241205A (ja) 1989-03-15 1989-03-15 分布定数型ディレイライン

Publications (1)

Publication Number Publication Date
JPH02241205A true JPH02241205A (ja) 1990-09-25

Family

ID=13201640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6248989A Pending JPH02241205A (ja) 1989-03-15 1989-03-15 分布定数型ディレイライン

Country Status (1)

Country Link
JP (1) JPH02241205A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0862209A2 (de) 1997-03-01 1998-09-02 Jürgen Dr.-Ing. Schulz-Harder Verfahren zum Herstellen eines Metall-Keramik-Substrates und Metall-Keramik-Substrat

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5962201A (ja) * 1982-07-06 1984-04-09 エリクソン ジーイー モービル コミュニケーションズ インコーポレーテッド マイクロストリップ線路
JPS63199502A (ja) * 1987-02-14 1988-08-18 Fujitsu Ltd チツプ型デイレイライン

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5962201A (ja) * 1982-07-06 1984-04-09 エリクソン ジーイー モービル コミュニケーションズ インコーポレーテッド マイクロストリップ線路
JPS63199502A (ja) * 1987-02-14 1988-08-18 Fujitsu Ltd チツプ型デイレイライン

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0862209A2 (de) 1997-03-01 1998-09-02 Jürgen Dr.-Ing. Schulz-Harder Verfahren zum Herstellen eines Metall-Keramik-Substrates und Metall-Keramik-Substrat
EP0862209B1 (de) * 1997-03-01 2009-12-16 Electrovac AG Verfahren zum Herstellen eines Metall-Keramik-Substrates

Similar Documents

Publication Publication Date Title
US4808274A (en) Metallized substrates and process for producing
US4873022A (en) Electrically conductive paste, electronic circuit component and method for producing same
JPH02241205A (ja) 分布定数型ディレイライン
JP3354221B2 (ja) バンプ電極の形成方法
JPS5874030A (ja) 電子部品、導電皮膜組成物及び製造方法
JPH0329307A (ja) 積層セラミックチップコンデンサーの製造方法
JPH06204645A (ja) セラミックス回路基板の製造方法
JPS5879837A (ja) 磁器コンデンサ
JPS62198191A (ja) マイクロ波用集積回路基板の製法
JPH0426560B2 (ja)
JPS58161760A (ja) アルミニウム基板のめつき方法
KR930000639B1 (ko) 고밀도 다층 인쇄회로기판의 제조방법
JPS58186996A (ja) 多層回路基板の製造方法
JPH01161801A (ja) 高速パルス用終端抵抗アレイ
JPS62242325A (ja) チツプコンデンサ−の製造方法
JPS6295894A (ja) スル−ホ−ル基板の製造方法
JPS6088498A (ja) セラミツクス多層配線基板の製造方法
JP2002280709A (ja) セラミックス回路基板の製造方法及び得られた基板
JPH0237083B2 (ja)
JPS63275196A (ja) 回路基板の製造方法
JPS63199502A (ja) チツプ型デイレイライン
JPS59167094A (ja) 回路基板の製法
JPH0734456B2 (ja) 集積回路パッケージ
JPS6148993A (ja) 混成集積回路の製造方法
JPS60217696A (ja) セラミツク基板