JPH02240632A

JPH02240632A - カラー液晶表示装置

Info

Publication number: JPH02240632A
Application number: JP1061019A
Authority: JP
Inventors: Akira Ishii; 彰石井; Yoshiki Watanabe; 渡辺　善樹; Midori Ipponsugi; 一本杉　みどり; Hisamitsu Watanabe; 渡辺　尚光
Original assignee: Hitachi Device Engineering Co Ltd; Hitachi Ltd; Hitachi Consumer Electronics Co Ltd
Current assignee: Hitachi Ltd; Hitachi Consumer Electronics Co Ltd; Japan Display Inc
Priority date: 1989-03-15
Filing date: 1989-03-15
Publication date: 1990-09-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、カラー液晶表示装置に係り、特に。

薄膜トランジスタ（ＴＰＴ）と画素電極とを画素の一構
成要素とするアクティブ・マトリックス方式のカラー液
晶表示装置に適用して有効な技術に関するものである。

〔従来の技術〕

アクティブ・マトリックス方式のカラー液晶表示装置は
、マトリックス状に複数の画素が配置された液晶表示部
（液晶表示パネル）を有している。

液晶表示部の各画素は、隣接する２本の走査信号線（ゲ
ート信号線または水平信号線とも称す）と隣接する２本
の映像信号線（ドレイン信号線または垂直信号線とも称
す）との交差領域内に配置されている。走査信号線は、
列方向（水平方向）に延在し、行方向（垂直方向）に複
数本配置されている。一方、映像信号線は、走査信号線
と交差する行方向に延在し、列方向に複数本配置されて
いる。

液晶表示部は、第１の透明ガラス基板（下部透明ガラス
基板）上に薄膜トランジスタおよび透明画素電極、薄膜
トランジスタの保護膜、液晶分子の向きを設定するため
の配向膜が順次設けられた第１の基板（下部基板）と、
第２の透明ガラス基板（上部透明ガラス基板）上にカラ
ーフィルタ。

カラーフィルタの保護膜、共通透明画素電極、配向膜が
順−次設けられた第２の基板（上部基板）と、両基板の
各配向膜の間に封入された液晶と、該液晶の封止部材（
シール部材）とによって構成されている。

液晶表示部は、上記第１の基板と、上記第２の基板とを
別々に作製し１両基板の互いの配向膜が向き合うように
、開基板間にスペーサ材を介在させることにより所定の
間隔を置いて重ね合わせ。

開基板間に液晶を封入し、液晶封入口を除く第１および
第２の基板の総周囲全体に沿って設けられるシール部材
によって封止することによって組み立てられる。なお、
第１の基板側（あるいは第２の基板側）にはバックライ
トが配置される。

上記のように、画素は、主として、液晶、この液晶を介
在させて配置された透明画素電極および共通透明画素電
極、薄膜トランジスタ、カラーフィルタで構成されてい
る。透明画素電極、薄膜トランジスタ、カラーフィルタ
のそれぞれは、画素ごとに設けられている。また、薄膜
トランジスタのソース電極、ドレイン電極のうち一方の
電極は、透明画素電極に接続され、もう一方の電極は、
映像信号線に接続され、かつ、ゲート電極は、走査信号
線に接続されている。カラーフィルタは、ゼラチン、ア
クリル樹脂等の樹脂材料で構成される染色基材に染料を
着色して構成され、画素に対向する位置に各画素毎に構
成され、染め分けられている。すなわち、カラーフィル
タは、画素と同様に、隣接する２本の走査信号線と隣接
する２本の映像信号線との交差領域内に構成されている
。

また、第２の透明ガラス基板側からの薄膜トランジスタ
に対する遮光のために、走査信号線、映像信号線、薄膜
トランジスタに対応する部分の第２の透明ガラス基板上
に、例えば、クロム等の金属等から成る遮光膜（ブラッ
クマトリックス）が設けられている。これにより第２の
透明ガラス基板側からの外部の自然光が薄膜トランジス
タに当たるのを防止することができると共に、画素の輪
郭が明確になるので、液晶表示のコントラストを向上さ
せることができる。

次に、従来のカラー液晶表示装置の製造方法についてさ
らに詳しく説明する。まず、第１の透明ガラス基板上に
薄膜トランジスタおよび透明画素電極、薄膜トランジス
タの保護膜、配向膜を順次設け、配向膜に配向処理を施
して第１の基板を作製する。配向処理は、液晶分子の向
きを設定するために所定の細溝を多数設ける処理である
。

また、これと別の工程で第２の基板を作製する。

まず、走査信号線、映像信号線、薄膜トランジスタに対
応する部分の第２の透明ガラス基板上にクロム等から成
る遮光膜（ブラックマトリックス）を選択的に設ける０
次に、遮光膜を設けた第２の透明ガラス基板上にカラー
フィルタを選択的に設ける。カラーフィルタを設けるに
（↓、まず、第２の透明ガラス基板の表面に例えばゼラ
チン、アクリル樹脂等のような感光性可染樹脂から成る
染色基材を設け、フォトリソグラフィー技術で、例えば
まず赤色フィルタ形成領域以外の染色基材を除去する。

この後、染色基材を赤色染料で染め、防染処理を施し、
赤色フィルタを設ける０次に、同様な工程を施すことに
よって、緑色フィルタ、青色フィルタを順次設ける。次
に、カラーフィルタが設けられた透明ガラス基板上にカ
ラーフィルタの保護膜を設ける。次に、保護膜上に共通
透明画素電極を設け、所定の形状にバターニング（パタ
ーン化）する。次に、共通透明画素電極が設けられた透
明ガラス基板上に配向膜を設け、配向膜に配向処理を施
す。

その後、第１の基板と第２の基板の互いの配向膜が向き
合うように、開基板間に介在されたスペーサ材により所
定の間隔を置いて両基板を重ね合わせ１両基板間に液晶
封入口から液晶を封入し、基板周囲のシール材により液
晶を封止する。

〔発明が解決しようとする課題〕

上述のように、従来のカラー液晶表示装置の製造工程に
おいては、第２の透明ガラス基板上にＣｒ等の金属等か
ら成る遮光膜（ブラックマトリックス）を例えばスパッ
タ法等により選択的に設けた後、主として遮光膜が設け
られていない部分の第２の透明ガラス基板上にカラーフ
ィルタを選択的に設けている（遮光膜とカラーフィルタ
とは一部重なって設けられる）。

カラーフィルタをパターニングするには、上述のように
フォトリソグラフィー技術を用いる。すなわち、カラー
フィルタを設けるには、遮光膜が選択的に設けられた第
２の透明ガラス基板上に、カラーフィルタの染色基材と
なる感光性樹脂１例えば紫外線が照射されると硬化する
性質および可染性を有する光硬化型樹脂を塗布し、その
上に所望のパターン（例えば赤色フィルタを設けるため
のパターン）を黒いイメージで有するフォトマスクを重
ね、紫外線を照射して露光すると、光硬化型樹脂膜は、
光の当たった部分だけが重合反応を起こして硬化する。

現像工程において未照射部分で硬化しなかった樹脂膜を
除去すると、赤色フィルタの染色基材を形成することが
できる。

上記露光工程において、上記光硬化型樹脂膜に紫外線を
照射するとき、この光硬化型樹脂膜の下にはクロム等の
金属から成る遮光膜が存在するので、この遮光膜によっ
て紫外線が反射され、光硬化型樹脂膜のパターンのエツ
ジ部がオーバー露光され、樹脂膜のパターンの方がフォ
トマスクのパターンより大きくなり、異色のフィルタの
方へはみ出す。このように、樹脂膜が所望の寸法より大
きくなると、異色のカラーフィルタ間で混色が生じ、画
面の色調が悪くなり、液晶表示装置の画質が低下する。

また、従来のカラー液晶表示装置では、遮光膜は透明ガ
ラス基板上に直接膜けられ、表示画面側に遮光膜が存在
するので、表示画面側から入射して来る自然光が遮光膜
によって反射される現象が起き、液晶表示装置を明るい
場所で使用するとき。

画面が見にくい問題があった。

本発明の目的は、従来技術における問題点を解消し、カ
ラーフィルタのパターン精度を向上し、かつ、遮光膜に
より自然光が反射されることを防止し、画質を向上させ
ることができるカラー液晶表示装置を提供することにあ
る。

〔課題を解決するための手段〕

上記の目的を達成するために１本発明のカラー液晶表示
装置は、透明ガラス基板と、上記透明ガラス基板上に選
択的に設けられたカラーフィルタと、上記カラーフィル
タを含む上記透明ガラス基板上に設けられた保護膜と、
上記保護膜上に設けられた透明画素電極と、上記カラー
フィルタが設けられていない部分上の上記透明画素電極
または上記保護膜上に選択的に設けられた遮光膜とを有
することを特徴とする。なお１通常、カラーフィルタの
設けられている部分と遮光膜が設けられている部分とは
一部重複する。

第１図は５本発明のカラー液晶表示装置の構成の一例を
示す概略断面図である。図において、１は透明ガラス基
板、２はカラーフィルタ、３はカラーフィルタの保護膜
、４は透明画素電極、５は遮光膜である０図に示すよう
に、本発明のカラー液晶表示装置では、透明画素電極４
上に遮光膜５が設けられている。なお１図示はしないが
、遮光膜５を保護膜３の上に設け、その上に透明画素電
極４を設けても同様の効果が得られる。

〔作用〕

本発明のカラー液晶表示装置では、従来のように遮光膜
上にカラーフィルタを設けるのではなく。

第１図に示すように、カラーフィルタ２の上の透明画素
電極４または保護膜３上に遮光膜５を選択的に設ける構
成なので、カラーフィルタ２と成るべき感光性樹脂膜を
フォトリソグラフィー工程において露光するとき、金属
等から成る遮光膜によって光が反射される現象が生じず
、感光性樹脂膜に均一に光が照射され、均一に架橋反応
が起きる。

このため、余分に露光されて隣接する異色のカラーフィ
ルタの方へ感光性樹脂膜がはみ出す現象を防止すること
ができ、感光性樹脂膜のパターン精度を向上させること
ができる。従って、異色のカラーフィルタ間で混色が生
じるのを防止でき、液晶表示装置の画質を向上させるこ
とができる。

また、表示画面側（ここでは、第１図の下方側）に遮光
膜が存在せず、透明ガラス基板、カラーフィルタの後ろ
に遮光膜が存在するので、表示画面側から入射して来る
自然光が遮光膜によって反射される現象を防止すること
ができ、画質を向上させることができる。

さらに、遮光膜を金属で形成する場合は、遮光膜を透明
画素電極上または保護膜上（すなわち。

透明画素電極下）に設けることにより、透明画素電極の
抵抗が下がるので、コントラストの均一な表示画面を得
ることができ、表示品質を向上させることができる。

〔実施例〕

第２図は、本発明を適用すべきアクティブ・マトリック
ス方式のカラー液晶表示装置の液晶表示部の一画素の要
部平面図、第３図は、第２図の■−■切断線で切った部
分とシール部周辺部の断面図、第４図は、第２図に示す
画素を複数配置した液晶表示部の要部平面図である。

本実施例のカラー液晶表示装置では、第３図に示すよう
に、上部透明ガラス基板５ＵＢ２と、上部透明ガラス基
板５ＵＢ２上に選択的に設けられたカラーフィルタＦＩ
Ｌと、カラーフィルタＦＩＬを含む上部透明ガラス基板
Ｓ　Ｕ　Ｂ　２　丘に設けられた保護膜ＰＳＶ２と、保
護膜ＰＳＶ２上に設けられた透明画素電極ＩＴＯと、カ
ラーフィルタＦＩＬが設けられていない部分上の透明画
素電極工Ｔｏ上に選択的に設けられた遮光膜（ブラック
マトリックス）ＢＭとを有する。なお、カラーフィルタ
ＦＩＬの設けられている部分と遮光膜ＢＭが設けられて
いる部分とは一部重複している。

遮光膜ＢＭは５例えばＣｒ等の金属から成り。

走査信号線ＧＬ、映像信号線Ｄ　Ｌに対応する部分に設
けられている。この遮光膜ＢＭのため、画素の輪郭が明
瞭になるので、コントラストが向上する。なお１本実施
例では、薄膜トランジスタＴ　Ｉ？Ｔに対応する部分に
は、下部透明ガラス基板５ＵＢｌ側の保護膜ＰＳＶＩ上
に遮光膜ＬＳが設けられており、外部の自然光が薄膜ト
ランジスタＴＰＴに当たるのを防止している。

本実施例のカラー液晶表示装置では、従来のように遮光
膜上にカラーフィルタを設けるのではなく、第３図に示
すように、カラーフィルタ２上Ｌ上の透明画素電極ＩＴ
Ｏ上に遮光膜ＢＭを設ける構成なので、カラーフィルタ
ＦＩＬと成るべき可染性を有する感光性樹脂膜をフォト
リソグラフィー工程において露光するとき、金属等から
成る遮光膜ＢＭによって光が反射されて生じるパターン
精度の劣化を防止することができ、パターン精度を向上
させることができる。従って、異色のカラーフィルタ間
で混色が生じるのを防止することができるので、液晶表
示装置の画質を向上させることができる。

また１表示画面側（第３図の上方側）に遮光膜ＢＭが存
在せず、上部透明ガラス基板５ＵＢ２、カラーフィルタ
ＦＩＬの後ろに遮光膜ＢＭが存在するので、表示画面側
から入射して来る自然光が遮光膜ＢＭによって反射され
る現象を防止することができ、画質を向上させることが
できる。

さらに、遮光膜ＢＭはＣｒ等の金属から成り、遮光膜Ｂ
Ｍは透明画素電極ＩＴＯ上に設けられているため、透明
画素電極ＩＴＯの抵抗が下がるので、コントラストの均
一な表示画面を得ることができる。

次に、本実施例のカラー液晶表示装置の製造工程の要部
の一実施例について第１図を用いて説明する。

まず、透明ガラス基板１上にロールコート法、スピンコ
ード法等を用いて可染性を有する光硬化型樹脂を塗布し
、樹脂の溶媒を乾燥するために。

プリベークを行なう１次に、フォトマスクを介して光硬
化型樹脂に紫外線を照射し、露光する。このとき、紫外
線の照射量は樹脂の組成、膜厚により異なる。その後、
樹脂膜の現像、染色を行ない、防染処理を施し、同様の
工程を繰り返してカラーフィルタ２を設ける。次に、カ
ラーフィルタ２上に染料の溶出防止のための保護膜３を
設ける。その上に、スパッタ法によりＩＴＯ膜（透明画
素電極４）、Ｃｒ膜５の順に２層構造の薄膜を設ける。

次に、フォトリソグラフィー法によりＣｒ膜をバターニ
ングし、遮光膜５を設ける。その後、必要に応じて透明
画素電極４であるＩＴ○膜のエツチングを行なう。

第３図に示すように、下部透明ガラス基板５ＵＢ１の内
側（液晶側）の表面上に、薄膜トランジスタＴＰＴおよ
び透明画素電極ＩＴＯが設けられている。下部透明ガラ
ス基板５ＵＢＩは例えば１．１ｍ程度の厚さで構成され
ている。

第４図に示すように、各画素は、隣接する２本の走査信
号線（ゲート信号線または水平信号線）ＯＬと、隣接す
る２本の映像信号線（ドレイン信号線または垂直信号線
）ＤＬとの交差領域内（４本の信号線で囲まれた領域内
）に配置されている。

走査信号線ＧＬは、第２図および第４図に示すように、
列方向（水平方向）に延在し、かつ行方向（垂直方向）
に複数本配置されている。映像信号線ＤＬは、行方向に
延在し、かつ列方向に複数本配置されている。

各画素の薄膜トランジスタＴＰＴは、画素内において３
つ（複数）に分割され、薄膜トランジスタ（分割薄膜ト
ランジスタ）ＴＦＴＩ、ＴＰＴ２およびＴＰＴ３で構成
されている。薄膜トランジスタＴＰＴＩ〜ＴＦＴ３のそ
れぞれは、実質的に同一寸法（チャネル長とチャネル幅
が同じ）で構成されている。この分割された薄膜トラン
ジスタＴＰＴＩ〜ＴＦＴ３のそれぞれは、主にゲート電
極ＧＴ、絶縁膜Ｇ１．ｉ型（真性、１ｎｔｒｉｎｓｉｃ
、導電型決定不純物がドープされていない）シリコン（
Ｓｉ）からなるｉ型半導体層ＡＳ、１対のソース電極Ｓ
ＤＩおよびドレイン電極ＳＤ２で構成されている。なお
、ソース・ドレインは本来その間のバイアス極性によっ
て決まり、この液晶表示装置の回路ではその極性は動作
中反転するので、ソース・ドレインは動作中入れ替わる
と理解されたい。しかし、以下の説明でも、便宜上一方
のＳＤＩをソース、他方のＳｎ２をドレインと固定して
表現する。

ゲート電極ＧＴは、第５図（所定の製造工程における画
素の要部平面図）に詳細に示すように。

走査信号線ＯＬから行方向（第２図および第５図におい
て下方向）に突出する丁字形状で構成されている（丁字
形状に分岐されている）。すなわち、ゲート電極ＧＴは
、映像信号線ＤＬと実質的に平行に延在するように構成
されている。ゲート電極ＧＴは、薄膜トランジスタＴＰ
ＴＩ〜ＴＦＴ３のそれぞれの形成領域まで突出するよう
に構成されている。薄膜トランジスタＴＰＴＩ〜ＴＰＴ
３のそれぞれのゲート電極ＧＴは、一体に（共通ゲート
電極として）構成されており、同一の走査信号線ＧＬに
連続して設けられている。ゲート電極ＧＴは、薄膜トラ
ンジスタＴＰＴの形成領域において大きい段差をなるべ
く作らないように、単層の第１導電膜ｇ１で構成する。

第１導電膜ｇ１は。

例えばスパッタ法で設けられたクロム（Ｃｒ）膜を用い
、１．１００人程度の膜厚で設ける。

このゲート電極ＧＴは、第２図、第３図および第６図（
所定の製造工程における画素の要部平面図）に示されて
いるように、ｉ型半導体層ＡＳを（下方から見て）完全
に覆うようにそれより太き目に設けられる。従って、下
部透明ガラス基板５ＵＢＩの下方に蛍光燈等のバックラ
イトを取り付けた場合、この不透明のＣｒゲート電極Ｇ
Ｔが影となって、半導体層ＡＳにはバックライト光が当
たらず、上述した光照射による導電現象すなわちＴＰＴ
のオフ特性劣化は起きにべくなる。なお、ゲート電極Ｇ
Ｔの本来の大きさは、ソース・ドレイン電極ＳＤＩ、Ｓ
ｎ２間をまたがるに最低β艮必要な（ゲート電極とソー
ス・ドレイン電極の位置合わせ余裕分も含めた）幅を持
ち、チャネル幅Ｗを決めるその奥行き長さはソース・ド
レイン電極間の距！（チャネル長）Ｌとの比、すなわち
相互コンダクタンスｇｍを決定するファクタＷ／Ｌをい
くつにするかによって決められる。

この液晶表示装置におけるゲート電極の大きさはもちろ
ん、上述した本来の大きさよりも大きくされる。

ゲート電極ＧＴのゲートおよび遮光の機能面からだけで
考えれば、ゲート電極ＧＴおよびその配線ＧＬは単一の
層で一体に設けてもよく、この場合不透明導電材料とし
てＳｉを含有させたアルミニウム（ＡＱ）、純ＡＱ、お
よびパラジウム（Ｐｄ）を含有させたＡＱ等を選ぶこと
ができる。

ここでは走査信号線ＯＬは、第１導電膜ｇ１およびその
上部に設けられた第２導電膜ｇ２からなる複合膜で構成
されている。この走査信号線ＧＬの第１導電膜ｇ１は、
ゲート電極ＧＴの第１導電膜ｇ１と同一製造工程で設け
られ、かつ一体に構成されている。第２導電膜ｇ２は例
えばスパッタ法で設けられたＡｆｌ膜を用い、９００〜
４０００人程度の膜厚で設ける。第２導電膜ｇ２は、走
査信号線ＧＬの抵抗値を低減し、信号伝達速度の高速化
（画素の情報の書き込み特性）を図ることができるよう
に構成されている。

また、走査信号線ＧＬは、第１導電膜ｇ１の頻に比べて
第２導電膜ｇ２の幅を小さく構成している。すなわち、
走査信号線ＧＬは、その側壁の段差形状をゆるやかにす
ることができるので、その上層に設ける絶縁膜ＧＩの表
面を平担化できるように構成されている。

絶縁膜ＧＩは、薄膜トランジスタＴＰＴＩ〜ＴＦＴ３の
それぞれのゲート絶縁膜として使用されるつ絶縁膜ＧＩ
は、ゲート電極ＧＴおよび走査信号線ＯＬの上層に設け
られている。絶縁膜ＧＩは例えばプラズマＣＶＤ法で設
けられた窒化珪素膜を用い、　３５００人程度０膜厚で
設ける。上述のように、絶縁膜ＧＩの表面は、薄膜トラ
ンジスタＴＰＴ１〜ＴＦＴ３のそれぞれの形成領域およ
び走査信号線ＯＬの形成領域において平担化されている
。

ｉ型半導体層ＡＳは、第６図（所定の製造工程における
要部平面図）で詳細に示すように、複数に分割された薄
膜トランジスタＴＰＴＩ〜ＴＦＴ３のそれぞれのチャネ
ル形成領域として使用される。複数に分割された薄膜！
−ランジスタＴＦＴＩ〜Ｔ　Ｆ　Ｔ　３のそれぞれのｉ
型半導体１ｉ１Ａｓは、画素内において一体に構成され
ている。すなわち、画素の分割された複数の薄膜トラン
ジスタＴＰＴ１〜ＴＦＴ３のそれぞれは、１つの（共通
の）１型半導体ＭＡｓの島領域で構成されている。ｉ型
半導体層Ａｓは、非晶質シリコン膜または多結晶シリコ
ン膜で形成し、約２００００程度の膜厚で設ける。

このｉ型半導体層ＡＳは、供給ガスの成分を変えてＳｉ
、Ｎ、からなる絶縁膜ＧＩの形成に連続して、同じプラ
ズマＣＶＤ装置で、しかも下部透明ガラス基板５ＵＢＩ
はその装置から外部に取り出すことなく設けられる。ま
た、オーミックコンタクト用のＰをドープしたＮ＋型半
導体１ｄｏ（第３図）も同様に連続して約３００人の厚
さに設けられる。その後、下部透明ガラス基板５ＵＢＩ
はＣＶＤ装置から外に取り出され、フォトリソグラフィ
ー（写真処理）技術により、Ｎ＋型半導体ｌｄＯおよび
ｉ型半導体層ＡＳは第２図、第３図および第６図に示す
ように独立した島状にパターニングされる。

このように、一画素において複数に分割された薄膜トラ
ンジスタＴＰＴＩ〜ＴＦＴ３のそれぞれのｉ型半導体層
ＡＳを一体に構成することにより、薄膜トランジスタＴ
ＰＴＩ〜ＴＦＴ３のそれぞれに共通のドレイン電極ＳＤ
２がｉ型半導体層ＡＳ（実際には、第１導電膜ｇ１の膜
厚、Ｎ＋型半導体層ｄｏの膜厚およびｊ型半導体層ＡＳ
の膜厚とを加算した膜厚に相当する段差）をドレイン電
極ＳＤ２側からｉ型半導体ＩＡｓ側に向って１度乗り越
えるだけなので、ドレイン電極ＳＤ２が断線する確率が
低くなり、点欠陥の発生する確率を低減することができ
る。すなわち、この液晶表示装置では、ドレイン電極Ｓ
Ｄ２がｉ型半導体層ＡＳの段差を乗り越える際に画素内
に発生する点欠陥を３分の１に低減できる。

また、この液晶表示装置のレイアウトと異なるが、ｊ型
半導体層ＡＳを映像信号線ＤＬが直接乗り越え、この乗
り越えた部分の映像信号線ＤＬをドレイン電極ＳＤ２と
して構成する場合、映像信号線ＤＬ（ドレイン電極５Ｄ
２）がｉ型半導体層ＡＳを乗り越える際の断線に起因す
る線欠陥の発生する確率を低減することができる。すな
わら。

−画素内で複数に分割された薄膜トランジスタＴＰＴＩ
〜ＴＦＴ３のそれぞれのｉ型半導体層ＡＳを一体に構成
することにより、映像信号線Ｄ　Ｌ（ドレイン電極５Ｄ
２）がｉ型半導体層Ａｓを１度だけしか乗り越えないた
めである（実際には、乗り始めと乗り終わりの２度であ
る）。

ｉ型半導体層ＡＳは、第２図、第６図および第７図（所
定の製造工程における画素の要部平面図）に詳細に示す
ように、走査信号線ＯＬと映像信号線ＤＬとの交差部（
クロスオーバ部）の両者間まで延在させて設けられてい
る。この延在させたｉ型半導体層ＡＳは、交差部におけ
る走査信号線ＧＬと映像信号線ＤＬとの短絡を低減する
ように構成されている。

一画素内で複数に分割された薄膜トランジスタＴＰＴＩ
〜ＴＦＴ３のそれぞれのソース電極ＳＤＩと共通のドレ
イン電極ＳＤ２とは、第２図、第３図および第７図で詳
細に示すように、ｉ型半導体層ＡＳ上にそれぞれ離隔し
て設けられている。

ソース電極ＳＤＩ、ドレイン電極ＳＤ２のそれぞれは５
回路のバイアス極性が変ると、動作上、ソースとドレイ
ンとが入れ替わるように構成されている。すなわち、薄
膜トランジスタ゛ｒＦＴは、ＦＥＴ（電界効果トランジ
スタ）と同様に双方向性である。

ソース電極ＳＤＩ、ドレイン電極ＳＤ２のそれぞれは、
Ｎ＋型半導体層ｄＯに接触する下層側から、第１導電膜
ｄｉ、第２導電膜ｄ２、第３導電膜ｄ３を順次重ね合わ
せて構成されている。ソース電極ＳＤＩの第１導電膜ｄ
１、第２導電膜ｄ２および第３導電膜ｄ３は、ドレイン
電極ＳＤ２のそれぞれと同一製造工程で設けられる。

第１導電膜ｄ１は、スパッタ法で設けたＣｒ膜を用い、
５００〜１０００人の膜厚（この液晶表示装置では、６
００人程０の膜厚）で設ける。Ｃｒ膜は、膜厚を厚く設
けるとストレスが大きくなるので、２０００人程度０膜
厚を越えない範囲で設ける。Ｃｒ膜は、Ｎ＋型半導体層
ｄＯとの接触が良好である。

Ｃｒ膜は、後述する第２導電膜ｄ２のＡΩがＮ＋型半導
体層ｄｏに拡散することを防止する、所謂バリア層を構
成する。第１導電膜ｄ１としては、Ｃｒ膜の他に、高融
焦合Ｒ（Ｍｏ、Ｔｊ、Ｔａ、Ｗ）膜、高融点金属シリサ
イド（ＭｏＳｉ、、Ｔ　ｉ　Ｓ　ｉ　２、ＴａＳｉ２、
ＷＳｉ２）膜で設けてもよい。

第１導電膜ｄ１をフォトリソグラフィー技術でバターニ
ングした後、同じフォトマスクを用いて、あるいは第１
導電膜ｄ１をマスクとしてＮ＋型半導体層ｄｏが除去さ
れる。すなわち、ｊ型半導体層ＡＳ上に残っていたＮ＋
型半導体層ｄ○は第１導電膜ｄ１以外の部分が自己整合
（セルファライン）で除去される。このとき、Ｎ＋型半
導体層ｄＯはその厚さ分はすべて除去されるようにエツ
チングされるのでｉ型半導体ＲＡＳも若干その表面部分
でエツチングされるが、その程度はエツチング時間で制
御すればよい。

その後、第２導電膜ｄ２がＡＱをスパッタすることによ
り３０００〜５５００人の膜厚（この液晶表示装置では
、３５００人程度０膜厚）に設けられる。ＡＱ膜は、Ｃ
ｒ膜に比べてストレスが小さく、厚い膜厚に設けること
が可能で、ソース電極ＳＤＩ、ドレイン電極ＳＤ２およ
び映像信号線ＤＬの抵抗値を低減するように構成されて
いる。すなわち、第２導電膜ｄ２は、薄膜トランジスタ
ＴＰＴの動作速度の高速化および映像信号線ＤＬの信号
伝達速度の高速化を図ることができるように構成されて
いる。従って、第２導電膜ｄ２により、画素の書き込み
特性を向上させることができる。第２導電膜ｄ２として
は、／ｌ膜の他に、Ｓｉや銅（Ｃｕ）やＰｄを添加物と
して含有させたＡＱ膜で設けてもよい。

第２導電膜ｄ２がフォトリソグラフィー技術によりパタ
ーニングされた後、３００〜２４００人の膜厚（この液
晶表示装置では、　１２００人程度０膜厚）でスパッタ
法で設けられた透明導電膜（ＩＴＯ：ネサ膜）によって
、第３導電膜ｄ３が設けられる。

この第３導電膜ｄ３は、ソース電極ＳＤＩ、ドレイン電
極ＳＤ２および映像信号線ＤＬを構成するとともに、透
明画素電極ＩＴＯを構成するようになっている。

ソース電極ＳＤ１およびドレイン電極ＳＤ２の第１導電
膜ｄ１は、第１導電膜ｄ１と第２導電膜ｄ２および第３
導電膜ｄ３との間の製造工程においてマスク合わせずれ
が生じても、第２導電膜ｄ２および第３導電膜ｄ３に比
べて大きい寸法になるようにチャネルが設けられる側が
大きい寸法になるように構成されている（第１導電膜ｄ
１〜第３導電膜ｄ３のそれぞれのチャネル形成領域側が
オンザラインでもよい）、また、ソース電極ＳＤ１およ
びドレイン電極ＳＤ２の第１−導電膜ｄ１のそれぞれは
、薄膜トランジスタＴＰＴのゲート長Ｌを規定するよう
に構成されている。

このように、−画素内で複数に分割された薄膜トランジ
スタＴＰＴＩ〜ＴＦＴ３において、ソース電極ＳＤＩ、
ドレイン電極ＳＤ２のそれぞれの第１導電膜ｄ１のチャ
ネル形成領域側を第２導電膜ｄ２および第３導電膜ｄ３
に比べて大きい寸法で構成することにより、ソース電極
ＳＤＩ、ドレイン電極ＳＤ２のそれぞれの第１導電膜ｄ
１間の寸法で、薄膜トランジスタＴＰＴのゲート長りを
規定することができる。第１導電膜ｄ１間の離隔寸法（
ゲート長Ｌ）は、加工精度（パターニング精度）で規定
することができるので、薄膜トランジスタＴＰＴＩ〜Ｔ
ＦＴ３のそれぞれのゲート長りを均一にすることができ
る。

ソース電極ＳＤＩは、上述のように、透明画素電極ＩＴ
Ｏに接続されている。ソース電極ＳＤＩは、ｉ型半導体
層ＡＳの段差形状（第１導電膜ｇ１の膜厚、Ｎ＋型半導
体層ｄＯの膜厚およびｉ型半導体層ＡＳの膜厚とを加算
した膜厚に相当するぺ差）に沿って構成されている。具
体的には、ソース電極ＳＤＩは、ｉ型半導体層ＡＳの段
差形状に沿って設けられた第１導電膜ｄ１と、この第１
導電膜ｄ１の上部にそれに比べて透明画素電極工Ｔ○と
接続される側を小さい寸法で設けた第２導電膜ｄ２と、
この第２導電膜から露出する第１導電膜ｄ１に接続され
た第３導電膜ｄ３とで構成されている。ソース電極ＳＤ
Ｉの第１導電膜ｄ１は、Ｎ＋型半導体層ｄＯとの接着性
が良好であり、かつ主に第２導電膜ｄ２からの拡散物に
対するバリア層として構成されている。ソース電極ＳＤ
Ｉの第２導電膜ｄ２は、第１導電膜ｄ１のＣｒ膜がスト
レスの増大のため厚く設けることができず、ｉ型半導体
層ＡＳの段差形状を乗り越えられないので、このｉ型半
導体ＲＡＳを乗り越えるために構成されている。すなわ
ち、第２導電膜ｄ２は、厚く設けることでステップカバ
レッジ（段差被覆）を向上している。第２導電膜ｄ２は
、厚く設けることができるので、ソース電極ＳＤＩの抵
抗値（ドレイン電極ＳＤ２や映像信号線ＤＬについても
同様）の低減に大きく寄与している。第３導電膜ｄ３は
、第２導電膜ｄ２のｉ型半導体ＲＡＳに起因する段差形
状を乗り越えることができないので、第２導電膜ｄ２の
寸法を小さくすることで、露出する第１導電膜ｄ１に接
続するように構成されている。第１導電膜ｄ１と第３導
電膜ｄ３とは、接着性が良好であるばかりか、両者間の
接続部の段差形状が小さいので、確実に接続することが
できる。

このように、薄膜トランジスタＴＰＴのソース電極ＳＤ
Ｉを、少なくともｉ型半導体層ＡＳに沿って設けられた
バリア層としての第１導電膜ｄ１と、この第１導電膜ｄ
１の上部に設けられ、第１導電膜ｄｉに比べて比抵抗値
が小さく、かつ第１導電膜ｄ１に比べて小さい寸法の第
２導電膜ｄ２とで構成し、この第２導電膜ｄ２から露出
する第１導電膜ｄ１に透明画素電極ＩＴ○である第３導
電膜ｄ３を接続することにより、薄膜トランジスタＴＰ
Ｔと透明画素電極ＩＴＯとを確実に接続することができ
るので、断線に起因する点欠陥を低減することができる
。しかも、ソース電極ＳＤＩは、第１導電膜ｄ１がバリ
ア効果を有するので。

抵抗値の小さい第２導電膜ｄ２（ＡＱ膜）を用いること
ができるので、抵抗値を低減することができる。

ドレイン電極ＳＤ２は、映像信号線ＤＬと一体に構成さ
れており、同一製造工程で設けられている。ドレイン電
極ＳＤ２は、映像信号線ＤＬと交差する列方向に突出し
たＬ字形状で構成されている。すなわち、−画素内で複
数に分割された薄膜トランジスタＴＰＴＩ〜ＴＦＴ３の
それぞれのドレイン電極ＳＤ２は、同一の映像信号線Ｄ
Ｌに接続されている。

透明画素電極ｒＴＯは、各画素ごとに設けられており、
液晶表示部の画素電極の一方を構成する。

透明画素電極ＩＴ○は、−画素内で複数に分割された薄
膜トランジスタＴＰＴＩ〜ＴＦＴ３のそれぞれに対応し
て３つの透明画素電極（分割透明画素電極）ＩＴＯＩ、
ＩｒＯ２およびＩ　Ｔ　Ｏ３ニ分割されている。透明画
素電極ＩＴＯＩは、薄膜トランジスタＴＦＴＩのソース
電極ＳＤＩに接続されている、透明画素電極ＩＴＯ２は
、薄膜トランジスタＴＦＴ２のソース電極ＳＤＩに接続
されている。透明画素電極ＩＴＯ３は、薄膜トランジス
タＴＦＴ３のソース電極ＳＤＩに接続されている。

透明画素電極ＩＴＯＩ〜ＩＴＯ３のそれぞれは、薄膜ト
ランジスタＴＰＴＩ〜ＴＦＴ３のそれぞれと同様に、実
質的に同一寸法で構成されている。

透明画素電極ＩＴ○１〜ＩＴＯ３のそれぞれは、薄膜ト
ランジスタＴＰＴＩ〜ＴＦＴ３のそれぞれのｉ型半導体
層ＡＳを一体に構成しである（分割されたそれぞれの薄
膜トランジスタＴＰＴを一箇所に集中的に配置しである
）ので、Ｌ字形状で構成している。

このように、隣接する２本の走査信号線ＧＬと隣接する
２本の映像信号線ＤＬとの交差領域内に配置された一画
素内で薄膜トランジスタＴＰＴを複数の薄膜トランジス
タＴＰＴ１〜ＴＦＴ３に分割し、この複数に分割された
薄膜トランジスタＴＰＴＩ〜ＴＦＴ３のそれぞれに複数
に分割した透明画素電極ＩＴＯＩ〜ＩＴＯ３のそれぞれ
を接続することにより、画素の分割された一部分（例え
ば、薄膜トランジスタＴＦＴＩ）が点欠陥になるだけで
、画素の全体としては点欠陥でなくなる（薄膜トランジ
スタＴＦＴ２およびＴＦＴ３が点欠陥でない）ので、画
素全体としての点欠陥を低減することができる。

また、上記画素の分割された一部の点欠陥は。

画素の全体の面積に比べて小さい（この液晶表示装置の
場合、画素の３分の１の面積）ので、上記点欠陥を見に
くくすることができる。

また、上記画素の分割された透明画素電極ＩＴ０１〜Ｉ
ＴＯ３のそれぞれを実質的に同一寸法で構成することに
より１画素内の点欠陥の面積を均一にすることができる
。

さらに、上記画素の分割された透明画素電極■ＴＯＩ〜
ＩＴＯ３のそれぞれを実質的に同一寸法で構成すること
により、透明画製電ｔｉＩＴＯ１〜ＩＴＯ３のそれぞれ
と上部透明ガラス基板５ＵＢ２の共通透明画素電極ＩＴ
Ｏとで構成されるそれぞれの液晶容量（Ｃｐｉｘ　）と
、この透明画素電極ＩＴＯＩ〜ＩＴ○３のそれぞれに付
加される透明画素電極ＩＴＯＩ〜ＩＴＯ３とゲート電極
ＧＴとの重ね合わせで生じる重ね合わせ容量（Ｃ：ｇｓ
）とを均一にすることができる。すなわち、透明画素電
極ＩＴＯＩ〜ＩＴＯ３のそれぞれは液晶容量および重ね
合わせ容量を均一にすることができるので、この重ね合
わせ容量に起因する液晶ＬＣの液晶分子に印加されよう
とする直流成分を均一とすることができ、この直流成分
を相殺する方法を採用した場合、各画素の液晶にかかる
直流成分のばらつきを小さくすることができる。

薄膜トランジスタＴＰＴおよび透明画素電極ＩＴｏ上に
は、保護膜ＰＳＶＩが設けられている。

保護膜ＰＳＶＩは、主に薄膜トランジスタＴＰＴを湿気
等から保護するために設けられており、透明性が高く、
しかも耐湿性の良いものを使用する。

保護膜ＰＳＶＩは、例えばプラズマＣＶＤ法で設けた酸
化珪素膜や窒化珪素膜で形成されており、５０００〜１
１０００人の膜厚（この液晶表示装置では薄膜トランジ
スタＴＦＴ上の保護膜ＰＳＶＩの上部には、外部光がチ
ャネル形成領域として使用されるｉ型半導体層ＡＳに入
射されないように、遮蔽膜ＬＳが設けられている。第２
図に示すように、遮蔽膜ＬＳは、点線で囲まれた領域内
に構成されている。遮蔽膜ＬＳは、光に対する遮蔽性が
高い、例えばＡｍ膜やＣｒ膜等で設けられており、スパ
ッタ法で１０００人程度０膜厚に設ける。

従って、薄膜トランジスタＴＰＴＩ〜ＴＦＴ３の共通半
導体層ＡＳは、上下にある遮光膜ＬＳおよびゲート電極
ＧＴによってサンドインチにされ、これによりｉ型半導
体層ＡＳには外部の自然光やバックライト光が当たらな
くなる。遮光膜ＬＳとゲート電極ＧＴは半導体層ＡＳよ
り寸法が太き目でほぼそれと相似形に設けられ９両者の
大きさはほぼ同じとされる（図では境界線が判るように
ゲート電極ＧＴを遮光膜ＬＳより小さ目に描いている）
。

なお、バックライトを上部透明ガラス基板Ｓ　ｔＪＢ２
側に取り付け、下部透明ガラス基板ＳＵＢＩをＲＩＡ側
（外部露出側）とすることもでき、この場合は遮光膜Ｌ
Ｓはバックライト光の、ゲート電極ＧＴは自然光の遮光
体として働く。

薄膜トランジスタＴＰＴは、ゲート電極ＧＴに正のバイ
アスを印加すると、ソース−ドレイン間のチャネル抵抗
が小さくなり、バイアスを０にすると、チャネル抵抗は
大きくなるように構成されている。すなわち、薄膜トラ
ンジスタＴＰＴは。

透明画素電極ＩＴＯに印加される電圧をゲート電極ＧＴ
に印加するバイアスにより制御するように構成されてい
る。

液晶ＬＣは、下部透明ガラス基板５ＵＢＩと上部透明ガ
ラス基板５ＵＢ２との間に設けられた空間内で、液晶分
子の向きを設定する下部配向膜０ＲＩＩおよび上部配向
膜０ＲＩ２との間に封入されている。

下部配向膜○ＲＩＩは、下部透明ガラス基板５ＵＢＩ側
の保護膜ＰＳＶＩの上部に設けられる。

上部透明ガラス基板５ＵＢ２の内側（液晶側）夕表面に
は、カラーフィルタＦＩＬ、保護膜ＰＳｖ２、共通透明
画素電極（ＣＯＭ）ＩＴＯおよび上部配向膜○ＲＩ２が
順次積層して設けられている。

共通透明画素電極ＩＴ○は、下部透明ガラス基板５ＵＢ
Ｉ側に画素ごとに設けられた透明画素電極ＩＴＯに対向
し、隣接する他の共通透明画素電極ＩＴＯと一体に構成
されている。この共通透明画素電極ＩＴＯには、コモン
電圧ｖｃｏ１ｍが印加されるように構成されている。コ
モン電圧Ｖ　ｃｏｌｌは、映像信号線ＤＬに印加される
ロウレベルの即動電圧Ｖ　ｄ　ｔｆｎとハイレベルの即
動電圧’Ｊｄｒａａｘとの中間電位である。

カラーフィルタＦＩＬは、ゼラチン、アクリル樹脂等の
樹脂材料で形成される染色基材に染料を着色して構成さ
れている。カラーフィルタＦＩＬは、画素に対向する位
置に各画素ごとに構成され、染め分けられている。すな
わち、カラーフィルタＦＴＬは、画素と同様に、隣接す
る２本の走査信号線ＧＬと隣接する２本の映像信号、１
９ｉＤＬとの交差領域内に構成されている。各画素は、
カラーフィルタＦＩＬの個々の所定の色フイルタ内にお
いて、複数に分割されている。

カラーフィルタＦＩＬは、次のように設けることができ
る。まず、上部透明ガラス基板５ＵＢ２の表面に染色基
材を設け、フォトリソグラフィー技術で赤色フィルタ形
成領域以外の染色基材を除去する。この後、染色基材を
赤色染料で染め、防染処理を施し、赤色フィルタＲを設
ける。次に。

同様な工程を施すことによって、緑色フィルタＧ。

青色フィルタＢを順次設ける。

このように、カラーフィルタＦＩＬの各色フィルタを各
画素と対向する交差領域内に設けることにより、カラー
フィルタＦＩＬの各色フイルタ間に、走査信号線ＯＬ、
映像信号線ＤＬのそれぞれが存在するので、それらの存
在に相当する分、各画素とカラーフィルタＦＩＬの各色
フィルタとの位置合わせ余裕寸法を確保する（位置合わ
せマージンを大きくする）ことができる。さらに、カラ
ーフィルタＦＩＬの各色フィルタを設ける際に、ことが
できる。

すなわち、この液晶表示装置では、隣接する２本の走査
信号線ＧＬと隣接する２本の映像信号線ＤＬとの交差領
域内に画素を構成し、この画素を複数に分割し、この画
素に対向する位置にカラーフィルタＦＩＬの各色フィル
タを設けることにより、上述の点欠陥を低減することが
できるとともに、各画素と各色フィルタとの位置合わせ
余裕寸法を確保することができる。

保護膜ＰＳＶ２は、カラーフィルタＦＩＬを異なる色に
染め分けた染料が液晶ＬＣに漏れることを防止するため
に設けられている。保護膜ＰＳＶ２は、例えばアクリル
樹脂、エポキシ樹脂等の透明樹脂材料で形成されている
。

この液晶表示装置は、下部透明ガラス基板５ＵＢｌ側の
それぞれの層と、上部透明ガラス基板５ＵＢ２側のそれ
ぞれの層とを別々に設け、その後、下部透明ガラス基板
５ＵＢＩと上部透明ガラス基板５ＵＢ２とを重ね合わせ
、両者間に液晶ＬＣを封尽ることによって組み立てられ
る。

液晶表示部の各画素は、第４図に示すように、走査信号
線ＯＬが延在する方向と同一列方向に複数配置され１画
素列Ｘ工、　Ｘ２．　Ｘ、、　Ｘ４．・・・のそれぞれ
を構成している。各画素列Ｘ、、Ｘ２．Ｘ、。

Ｘ４．・・・のそれぞれの画素は、薄膜トランジスタＴ
ＦＴＩ〜ＴＦＴ３および透明画素電極ＴＴＯＩ〜ＩＴ○
３の配置位置を列単位において同一に構成している。す
なわち、画素列Ｘ１．　Ｘ、、・・・のそれぞれの画素
は、薄膜トランジスタＴＰＴＩ〜ＴＦＴ３の配置位置を
左側、透明画素電極ＩＴＯＩ〜ＩＴＯ３の配置位置を右
側に構成している。画素列Ｘ、、　Ｘ、、・・・のそれ
ぞれの行方向の次段の画素列Ｘ２．Ｘ、、・・・のそれ
ぞれの画素は、画素列Ｘ１．Ｘ、、・・・のそれぞれの
画素を映像信号線ＤＬに対して線対称で配置した画素で
構成されている。

すなわち、画素列Ｘ、、Ｘ４．・・・のそれぞれの画素
は、薄膜トランジスタＴＰＴＩ〜ＴＦＴ３の配置位置を
右側、透明画素電極ＩＴＯＩ〜ＩＴＯ３の配置位置を左
側に構成している。そして１画素列Ｘ、、Ｘ４．・・・
のそれぞれの画素は１画素列ｘ１゜Ｘｌ、・・・のそれ
ぞれの画素に対し１列方向に半画素間隔移動させて（ず
らして）配置されている。

すなわち、画素列Ｘの各画素間隔を１．０　（１，０ピ
ツチ）とすると１次段の画素列Ｘは、各画素間隔を１．
０とし、前段の画素列Ｘに対して列方向に０．５画素間
隔（０，５ピツチ）ずれている、各画素間を行方向に延
在する映像信号線ＤＬは、各画素列Ｘ間において、半画
素間隔分（０，５ピツチ分）列方向に延在するように構
成されている。

このように液晶表示部において、薄膜Ｉ・ランジスタＴ
ＰＴおよび透明画素電極ＩＴ○の配置位置が同一である
画素を列方向に複数配置して画素列Ｘを構成し、画素列
Ｘの次段の画素列Ｘを、前段の画素列Ｘの画素を映像信
号線ＤＬに対して線対称で配置した画素で構成し１次段
の画素列を前段の画素列に対して半画素間隔移動させて
構成することにより、第８図（画素とカラーフィルタと
を重ね合わせた状態における要部平面図）で示すように
、前段の画素列Ｘの所定の色フィルタが設けられた画素
（例えば、画素列Ｘ、の赤色フィルタＲが設けられた画
素）と次段の画素列Ｘの同一色フィルタが設けられた画
素（例えば、画素列Ｘ４の赤色フィルタＲが設けられた
画素）とを１．５画素間隔（１，５ピツチ＞’ｍ隔する
ことができる。すなわち、前段の画素列Ｘの画素は、最
も近傍の次段の画素列の同一色フィルタが設けられた画
素と常時１．５画素間隔分離隔するように構成されてお
り、カラーフィルタＦＩＬはＲ，Ｇ　Ｂの三角形配置構
造を構成している。カラーフィルタＦｉＬのＲＧＢの三
角形配置構造は、各色の混色を良くすることができるの
で、カラー画像の解像度を向上させることができる。

また、映像信号線ＤＬは、各画素列Ｘ間において、半画
素間隔分しか列方向に延在しないので、隣接する映像信
号線ＤＬと交差しなくなる。従って、映像信号線ＤＬの
引き回しを無くし、その占有面積を低減することができ
、また、映像信号線ＤＬの迂回を無くし、多層配線構造
を廃止することができる。

この液晶表示部の構成を回路的に示すと、第９図（液晶
表示部の等価回路図）に示すようになる。

第９図に示すＸｉＧ、Ｘｉ＋ＩＧ、・・・は、緑色フィ
ルタＧが設けられる画素↓こ接続された映像信号線ＤＬ
である。ＸｉＢ、Ｘｉ＋ＩＢ、・・・は、青色フィルタ
Ｂが設けられる画素に接続された映像信号＄ｌＤＬであ
る。Ｘｉ＋ＩＲ，Ｘｉ＋２Ｒ，・・・は、赤色フィルタ
Ｒが設けられる画素に接続された映像信号線Ｄ　Ｌであ
る。これらの映像信号線ＤＬは、映像信号駆動回路で選
択される。Ｙｉは第４図および第８図に示す画素列Ｘ、
を選択する走査信号線Ｇ　Ｌである。同様に、Ｙｉ＋１
．Ｙｉ＋２．・・・のそれぞれは、画素列Ｘ２．Ｘ、、
・・・のそれぞれを選択する走査信号＠ＧＬである。こ
れらの走査信号線ＧＬは、垂直走査回路に接続されてい
る。

第３図の中央部は一画素部分の断面を示しているが、左
側は下部透明ガラス基板５ＵＢＩおよび上部透明ガラス
基板５ＵＢ２の左側縁部分で外部引出配線の存在する部
分の断面を示している。右側は、透明ガラス基板５ＵＢ
ＩおよびＳ　Ｕ　Ｂ　２の右側縁部分で外部引出配線の
存在しない部分の断面を示している。

第３図の左側、右側のそれぞれに示すシール材ＳＬは、
液晶ＬＣを封止するように構成されており、液晶封入口
（図示していない）を除く透明ガラス基板５ＵＢＩおよ
び５ＵＢ２の総周囲全体に沿って設けられている。シー
ル材ＳＬは、例えばエポキシ樹脂で形成されている。

上部透明ガラス基板５ＵＢ２側の共通透明画素電極ＩＴ
Ｏは、少なくとも一箇所において、銀ペース１−材ＳＩ
Ｌによって、下部透明ガラス基板５ＵＢＩ側に設けられ
た外部引出配線に接続されている。この外部引出配線は
、上述したゲート電極ＧＴ、ソース電極ＳＤＩ、ドレイ
ン電極ＳＤ２のそれぞれと同一製造工程で設けられる。

配向膜０ＲＩＩおよび０ＲＩ２、透明画素電極ＩＴＯ１
共通透明画素電極ＩＴＯ１保護膜ｐｓｖ１およびＰＳＶ
２．絶縁膜Ｇｌのそれぞれの層は、シール材ＳＬの内側
に設けられる。偏光板ＰＯＬは、下部透明ガラス基板５
ＵＢＩ、上部透明ガラれている。

第１０図は本発明を適用すべき他のアクティブ・マトリ
ックス方式のカラー液晶表示装置の液晶表示部の画素の
要部およびシール部周辺部の断面図、第１１図は第１０
図に示した液晶表示装置の液晶表示部の一画素を示す平
面図、第１２図は第１１図のＡ−Ａ切断線で切った部分
の断面図、第１３図は第１１図に示す画素を複数配置し
た液晶表示部の要部平面図、第１４図〜第１６図は第１
１図に示す画素の所定の製造工程における要部平面図。

第１７図は第１３図に示す画素とカラーフィルタとを重
ね合わせた状態における要部平面図である。

本実施例のカラー液晶表示装置は、第１０図に示すよう
に、上部透明ガラス基板５ＵＢ２と、上部透明ガラス基
板５ＵＢＺ上に選択的に設けられたカラーフィルタＦＩ
Ｌと、カラーフィルタＦＩＬを含む上部透明ガラス基板
５ＵＢＺ上に設けられた保護膜ＰＳＶ２と、保護膜ＰＳ
ＶＺ上に設けられた透明画素電極ＩＴＯと、カラーフィ
ルタＦＩＬが設けられていない部分上の透明画素電極Ｉ
Ｔｏ上に選択的に設けられた遮光膜ＢＭとを有すること
を特徴とする。カラーフィルタＦＩＬの設けられている
部分と遮光膜ＢＭが設けられている部分とは一部重複し
ている。

遮光膜ＢＭは、例えばＣｒ等の金属等から成り、走査信
号線ＯＬ、映像信号線ＤＬ、薄膜トランジスタＴＰＴに
対応する部分に設けられているから。

画素の輪郭が明瞭になるので、コントラストを向上させ
ることができるとともに、外部の自然光が薄膜トランジ
スタＴＰＴに当たるのを防止することができる。

本発明のカラー液晶表示装置では、従来のように遮光膜
上にカラーフィルタを設けるのではなく、透明画素電極
ｒ’ｒｏ上に遮光膜ＢＭを設ける構成なので、カラーフ
ィルタＦＩＬと成るべき感光性樹脂膜をフォトリソグラ
フィー工程により露光するとき、金属等から成る遮光膜
によって光が反射されて生じるパターン精度の劣化を防
止することができ、パターン精度を向上させることがで
きる。

従って、異なる色のカラーフィルタ間で混色が生じるの
を防止することができるので、液晶表示装置の画質を向
上させることができる。

また、表示画面側（第１０図の上方側）に遮光膜ＢＭが
存在せず、上部透明ガラス基板５ＵＢ２、カラーフィル
タＦＩＬの後ろに遮光膜ＢＭが存在するので、表示画面
側から入射して来る自然光が遮光膜ＢＭによって反射さ
れる現象を防止することができ、画質を向上させること
ができる。

さらに、遮光膜ＢＭはＣｒ等の金属から成り、遮光膜Ｂ
Ｍは透明画素電極ＩＴＯ上に設けられているため、透明
画素電極ＩＴＯの抵抗を下げることができ、コントラス
トの均一な表示画面を得ることができ、表示品質を向上
させることができる。

この液晶表示装置は、第１１図に示すように、液晶表示
部の各画素内のｉ型半導体層ＡＳが薄膜トランジスタＴ
ＦＴＩ〜ＴＦＴ３ごとに分割して構成されている。すな
わち、−画素内で複数に分割された薄膜トランジスタＴ
ＰＴＩ〜ＴＦＴ３のそれぞれは、独立したｉ型半導体層
Ａｓの島領域で構成されている。

また、薄膜トランジスタＴＰＴＩ〜ＴＦＴ３のそれぞれ
に接続される透明画素電極ＩＴＯＩ〜ＩＴＯ３のそれぞ
れは、薄膜トランジスタＴ　Ｆ　Ｔ　］。

〜ＴＦＴ３と接続される辺と反対側の辺において、行方
向の次段の走査信号線ＧＬと重ね合わされている。この
重ね合わせは、透明画素電極ＩＴＯＩ〜ＩＴＯ３のそれ
ぞれを一方の電極とし、次段の走査信号線ＯＬを他方の
電極とする保持容量素子（静電容量素子）Ｃａｄｄを構
成する。この保持容量素子Ｃａｄｄの誘電体膜は、薄膜
トランジスタＴＰＴのゲート＃＠縁膜として使用される
絶縁膜ＧＩと同一層で構成されている。

ゲート電極ＧＴは、第２図等に示した液晶表示装置と同
様、ｉ型半導体層ＡＳより太き目に設けられるが、この
液晶表示装置では薄膜トランジスタＴＦＴＩ−ＴＦＴ３
が独立したｉ型半導体層ＡＳごとに設けられているため
、各薄膜トランジスタＴＰＴごとに太き目のパターンが
設けられている。

第１１図に示される画素の等価回路を第１８図に示す。

第１８図において、上述と同様に、Ｃｇｓは薄膜トラン
ジスタＴＰＴのゲート電極ＧＴおよびソース電極ＳＤＩ
で形成される重ね合わせ容量である０重ね合わせ容量Ｃ
ｇｓの誘電体膜は絶縁膜ＧＩである。Ｃｐｉｘは透明画
素電極ｒＴ。

（Ｐ　Ｉ　Ｘ）および共通透明画素電極ＩＴＯ（００Ｍ
）間で形成される液晶容量である。液晶容量Ｃｐｉｘの
誘電体膜は液晶ＬＣ１保護膜ＰＳＶＩおよび配向膜０Ｒ
４１，○ＲＩ２である。なお、Ｖｌｅは中点電位である
。

保持容量素子Ｃａｄｄは、薄膜トランジスタＴＰＴがス
イッチングするとき、中点電位（画素電極電位）Ｖｉａ
に対するゲート電位変化ΔＶｇの影響を低減するように
働く。この様子を式で表すと次式となる。

ΔＶ１ｃ＝　（（Ｃｇｓ／（Ｃｇｓ＋Ｃａｄｄ＋Ｃｐｉ
ｘ））　ｘΔＶｇここで、ΔｖｌｃはΔＶｇによる中点
電位の変化分を表わす。この変化分ΔＶｌｃは液晶に加
わる直流成分の原因となるが、保持容量素子Ｃａｄｄの
保持容量を大きくすればする程、その値を小さくするこ
とができる。また、保持容量素子Ｃａｄｄは放電時間を
長くする作用もあり、薄膜トランジスタＴＰＴがオフし
た後の映像情報を長く蓄積する。液晶ＬＣに印加される
直流成分の低減は、液晶ＬＣの寿命を向上し、液晶表示
画面の切り替え時に前の画像が残るいわゆる焼き付きを
低減することができる。

上述したように、ゲート電極ＧＴは半導体層ＡＳを完全
に覆うように大きく設けられている分、ソース・ドレイ
ン電極ＳＤＩ、Ｓｎ２とのオーバラップ面積が増え、従
って、寄生容量Ｃｇｓが大きくなり中点電位Ｖｌｃはゲ
ート（走査）信号Ｖｇの影響を受は易くなるという逆効
果が生じる。しかし、保持容量素子Ｃａｄｄを設けるこ
とによりこのデメリットも解消することができる。

また、２本の走査信号線ＯＬと２本の映像信号線ＤＬと
の交差領域内に画素を有する液晶表示装置において、上
記２本の走査信号線ＧＬのうちの一方の走査信号線ＯＬ
で選択される画素の薄膜トランジスタＴＰＴを複数に分
割し、この分割された薄膜トランジスタＴＰＴＩ〜ＴＦ
Ｔ３のそれぞれに透明画素電極ＩＴＯを複数に分割した
ＩＴＯ１〜ＩＴＯ３をそれぞれ接続し、この分割された
透明画素電極ＩＴＯＩ〜ＩＴ○３のそれぞれにこの画素
電極ＩＴ○を一方の電極とし、上記２本の走査信号線Ｇ
Ｌのうちの他方の走査信号線ＯＬを容量電極線として用
いて他方の電極とする保持容量素子Ｃａｄｄを構成する
ことにより、上述のように、画素の分割された一部分が
点欠陥になるだけで、画素の全体としては点欠陥でなく
なるので、画素の点欠陥を低減することができるととも
に、保持容量素子Ｃａｄｄで液晶ＬＣに加わる直流成分
を低減することができるので、液晶ＬＣの寿命を向上す
ることができる。特に、画素を分割することにより、薄
膜トランジスタＴＰＴのゲート電極ＧＴとソース電極Ｓ
ＤＩまたはドレイン電極ＳＤ２との短絡に起因する点欠
陥を低減することができるとともに、透明画素電極ＩＴ
ＯＩ〜ＩＴＯ３のそれぞれと保持容量素子Ｃａｄｄの他
方の電極（容−ｉ＊電極線との短絡に起因する点欠陥を
低減することができる、後者側の点欠陥はこの液晶表示
装置の場合、３分の１になる。この結果、上記画素の分
割された一部の点欠陥は、画素の全体の面積に比べて小
さいので、上記点欠陥を見にくくすることができる。

保持容量素子Ｃａｄｄの保持容量は、画素の書き込み特
性から、液晶容量Ｃｐｉｘに対して４〜８倍（４・Ｃｐ
ｉｘ＜　Ｃａｄｄ＜　８　・Ｃｐｉｘ）　、重ね合わせ
容量Ｃｇｓに対して８〜３２倍（８・Ｃｇｓ＜　Ｃａｄ
ｄ＜３２・Ｃｇｓ）程度の値に設定する。

また、走査信号線ＧＬを第１導電膜（Ｃｒ膜）ｇｌに第
２導電膜（Ａｌ１膜）ｇ２を重ね合わせた複合膜で構成
し、保持容量素子Ｃａｄｄの他方の電極、すなわち容量
電極線の分岐された部分を上記複合膜のうちの一層の第
１導電膜ｇ１からなる単層膜で構成することにより、走
査信号線ＧＬの抵抗値を低減し、書き込み特性を向上す
ることができるとともに、保持容量素子Ｃａｄｄの他方
の電極に基づく段差部に沿って確実に保持容量素子Ｃａ
ｄＧＩ上に接着させることができるので、保持容量素子
Ｃａｄｄの一方の電極の断線を低減することができる。

また、保持容量素子Ｃａｄｄの他方の電極を単層の第１
導電膜ｇ１で構成し、ＡΩ膜である第２導電膜ｇ２を構
成しないことにより、Ａμ膜のヒロックによる保持容量
素子Ｃａｄｄの他方の電極と一方の電極との短終を防止
することができる。

保持容量素子Ｃａｄｄを構成するために重ね合わされる
透明画素電極ＩＴＯＩ〜ＩＴＯ３のそれぞれと容量電極
線の分岐された部分との間の一部には、ソース電極ＳＤ
Ｉと同様に、分岐された部分の段差形状を乗り越える際
に透明画素電極ＩＴ○が断線しないように、第１導電膜
ｄ１および第２導電膜ｄ２で構成された島領域が設けら
れている。

この島領域は、透明画素電極ＩＴＯの面積（開口率）を
低下しないように、できる限り小さく構成する。

このように、保持容量素子Ｃａｄｄの一方の電極とその
誘電体膜として使用される絶縁膜ＧＩとの間に、第１導
電膜ｄ１とその上に設けられた第１導電膜ｄ１に比べて
比抵抗値が小さく、がっ寸法が小さい第２導電膜ｄ２と
で設けられた下地層を構成し、上記一方の電極（第３導
電膜ｄ３）を上記下地層の第２導電膜ｄ２から露出する
第１導電膜ｄ１に接続することにより、保持容量素子Ｃ
ａｄｄの他方の電極に基づく段差部に沿って確実に保持
容量素子Ｃａｄｄの一方の電極を接着させることができ
るので、保持容量素子Ｃａｄｄの一方の電極の断線を低
減することができる。

画素の透明画紫電１ＩＴｏに保持容量素子Ｃａｄｄを設
けた液晶表示装置の液晶表示部は、第２０図（液晶表示
部を示す等価回路図）に示すように構成されている。液
晶表示部は、画素、走査信号線ＧＬおよび映像信号線Ｄ
Ｌを含む単位基本パターンの繰り返しで構成されている
。容量電極線として使用される最終段の走査信号線ＧＬ
（または初段の走査信号線ＧＬ）は、第２０図に示すよ
うに、共通透明画素電極（Ｖｃｏｍ）　Ｉ　Ｔ　Ｏに接
続される。共通透明画素電極ＩＴＯは、第３図に示すよ
うに、液晶表示装置の周縁部において銀ペースト材ＳＬ
によって外部９＋７Ｅ配線に接続されている。

しかも、この外部引出配線の一部の導電層（ｇｌおよび
ｇ２）は走査信号線ＧＬと同一製造工程で構成されてい
る。この結果、最終段の走査信号線ＯＬ（容量電極ｌ１
Ａ）は、共通透明画素電極ＩＴＯに簡単に接続すること
ができる。

このように、容量電極線の最終段を画素の共通透明画素
電極（Ｖｃｏｍ）ＩＴＯに接続することにより、最終段
の容量電極線は外部引出配線の一部の導電層と一体に構
成することができ、しかも共通透明画素電極ＩＴＯはこ
の外部引出配線に接続されているので、ＷＪ単な構成で
最終段の容量電極線を共通透明画素電極ｒＴＯに接続す
ることができる。

また、液晶表示装置は、特願昭６２−９５１２５号に記
載される直流相殺方式（ＤＣキャンセル方式）に基づき
、第１９図（タイムチャート）に示すように、走査信号
線ＤＬの駆動電圧を制御することによって、さらに液晶
ＬＣに加わる直流成分を低減することができる。第１９
図において、Ｖｉは任意の走査信号線ＧＬの駆動電圧、
Ｖｉ＋１はその次段の走査信号線ＧＬの即動電圧である
９ｖｅｅは走査信号線ＧＬに印加されるロウレベルの駆
動電圧Ｖｄｎ＋Ｌｎ、Ｖｄｄは走査信号線ＯＬに印加されるハ
イレベルの駆動電圧Ｖ　ｄ　ｗａｘである。各時刻ｔ＝
ｔ工〜ｔ４における中点電位ｖｌｃ（第１８図参照）の
電圧変化分ΔＶ工〜△ｖ４は、画素の合計の容量（Ｃｇ
ｓ＋Ｃｐｉｘ＋　Ｃａｄｄ）をＣとすると、次式のよう
になる。

ΔＶ、＝−（Ｃｇｓ／Ｃ）Ｖ２ ΔＶｚ＝＋（ＣｇＳ／Ｃ）’（Ｖ１＋Ｖ２）−（Ｃａｄ
ｄ／　Ｃ）・Ｖ　２ ΔＶ、＝−（Ｃｇｓ／Ｃ）・Ｖｌ＋（Ｃａｄｄ／Ｃ）（Ｖ　１　＋Ｖ　２）ΔＶ４＝−（
Ｃａｄｄ／Ｃ）”Ｖｌここで、走査信号線ＧＬに印加される駆動電圧が充分で
あれば（下記（注１参照）、液晶ＬＣに加わる直流電圧
は、次式で表される。

ΔＶ、＋ΔＶ４＝（Ｃａｄ＋ｌＶ　２−Ｃｇｓ・Ｖ　１
）／にのため、Ｃａｄｄ−Ｖ　２　＝　Ｃｇｓ−Ｖ　１
とすると、液晶ＬＣに加わる直流電圧は０になる。

【注１時刻ｔ工、ｔ２で走査線Ｖｉの変化分が中点電位
Ｖｌｃに影響を及ぼすが、ｔ２〜ｔ、の期間に中点電位
Ｖｌｃは信号線Ｘｉを通じて映像信号電位と同じ電位に
される（映像信号の十分な書き込み）。

液晶Ｌ　Ｃにかかる電位は薄膜トランジスタＴＰＴがオ
フした直後の電位でほぼ決定される（薄膜トランジスタ
ＴＰＴのオフ期間がオン期間より圧倒的に長い）、従っ
て、液晶ＬＣにかかる直流分の計算は２期間ｔ、〜ｔ、
はほぼ無視でき、薄膜トランジスタＴＰＴがオフ直後の
電位、すなわち時刻ｔ１、ｔ４における過渡時の影響を
考えればよい。

なお、映像信号Ｖｉはフレームごと、あるいはラインご
とに極性が反転し、映像信号そのものによる直流分は０
とされている。

すなわち、直流相殺方式は、重ね合わせ容量Ｃｇｓによ
る中点電位Ｖｌｃの引き込みによる低下分を、へ持容量
素子Ｃａｄｄおよび次段の走査信号線ＧＬ（容量電極線
）に印加される駆動電圧によって押し上げ、液晶ＬＣに
加わる直流成分を極めて小さくすることができる。この
結果、液晶表示装置は液晶ＬＣの寿命を向上することが
できる。もちろん、遮光効果を上げるためにゲート電極
ＧＴを大きくした場合、それに伴って保持容量素子Ｃａ
ｄｄの保持容量を大きくすればよい。

この直流相殺方式は、第２１図（液晶表示部を示す等価
回路図）で示すように、初段の走査信号＠ＧＬ（または
容量電極１１Ａ）を最終段の容量電極線（または走査信
号線ＯＬ）に接続することによって採用することができ
る。第２１図には便宜上４本の走査信号線ＧＬ１．．か
記載されていないが、実際には数百程度の走査信号線Ｇ
Ｌが配置されている。初段の走査信号線ＯＬと最終段の
容量電極線との接続は、液晶表示部内の内部配線あるい
は外部引出配線によって行なう。

このように、液晶表示装置は、初段の走査信号線ＧＬを
最終段の容量電極線に接続することにより、走査信号線
ＯＬおよび容量電極線のすべてを垂直走査回路に接続す
ることができるので、直流相殺方式（ＤＣキャンセル方
式）を採用することができる。この結果、液晶ＬＣに加
わる直流成分を低減することができるので、液晶ＬＣの
寿命を向上することができる。

以上、本発明を上記実施例に基づき具体的に説明したが
、本発明は上記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
はもちろんである。

例えば、上記実施例では、遮光膜ＢＭを透明画素電極Ｉ
ＴＯ上に形成したが、保護膜ＰＳＶ２上に形成しても本
発明の効果が得られる。また、上記実施例では、遮光膜
ＢＭを選択的に設けるのにスパッタ法とフォトリソグラ
フィー法を用いたが５他の方法を用いてもよいことは言
うまでもない。

また、上記実施例では、遮光膜ＢＭの材料としては、Ｃ
ｒ等の金属を用いたが、他の材料、例えば黒いインク等
を用いて形成してもよい。

さらに１本発明は、液晶表示部の各画素を２分割あるい
は４分割した液晶表示装置に適用することができる、た
だし、画素の分割数があまり多くなると、開口率が低下
するので、と述のように、２〜４分割程度が妥当である
。また、画素は分割しなくても、遮光効果は得られる。

さらに、上述実施例においては、ゲート電極形成→ゲー
ト絶縁膜形成→半導体層形成→ソース・ドレイン電極形
成の逆スタガ構造を示したが、上下関係または作る順番
がそれと逆のスタガ構造でも本発明は有効である。

〔発明の効果〕

以上説明したように、本発明のカラー液晶表示装置では
、従来のように遮光膜上にカラーフィルタを設けるので
はなく、透明画素電極上に遮光膜を設ける構成なので、
カラーフィルタと成るべき感光性樹脂膜をフォトリソグ
ラフィー工程において露光するとき、遮光膜によって光
が反射されて生じるパターン精度の劣化を防止すること
ができ、パターン精度を向上させることができる。従っ
て、異なる色のカラーフィルタ間で混色が生じるのを防
止することができるので、液晶表示装置の画質を向上さ
せることができる。また、カラー液晶表示装置の表示画
面側に遮光膜が存在せず、透明ガラス基板、カラーフィ
ルタの後ろに遮光膜が存在するので、表示画面側から入
射して来る自然光が遮光膜によって反射される現象を防
止することができ、画質を向上させることができる。さ
らに、遮光膜を金属で形成する場合は、遮光膜を透明画
素電極上または保護膜上に設けることにより、透明画素
電極の抵抗が下がるので、コントラストの均一な表示画
面を得ることができ、表示品質を向上させることができ
る。

【図面の簡単な説明】

第１図は、本発明のカラー液晶表示装置の構造の一例を
示す概略断面図、第２図は、本発明を適用すべきアクテ
ィブ・マトリックス方式のカラー液晶表示装置の液晶表
示部の一画素を示す要部平面図、第３図は、第２図の■
−■切新切刀線った部分とシール部周辺部の断面図、第
４図は、第２図に示す画素を複数配置した液晶表示部の
要部平面図、第５図〜第７図は、第２図に示す画素の所
定の製造工程における要部平面図、第８図は、第４図に
示す画素とカラーフィルタとを重ね合わせた状態におけ
る要部平面図、第９図は、上記のアクティブ・マトリッ
クス方式のカラー液晶表示装置の液晶表示部を示す等価
回路図、第１０図は、本発明を適用すべき他のアクティ
ブ・マトリックス方式のカラー液晶表示装置の液晶表示
部の画素の要部およびシール部周辺部の断面図、第１１
図は、第１０図に示した液晶表示装置の液晶表示部の一
画素を示す平面図、第１２図は、第１１図のＡ−Ａ切断
線で切った部分の断面図、第１３図は、第１１図に示す
画素を複数配置した液晶表示部の要部平面図、第１４図
〜第１６図は、第１１図に示す画素の所定の製造工程に
おける要部平面図、第１７図は、第１３図に示す画素と
カラーフィルタとを重ね合わせた状態における要部平面
図、第１８図は、第１１図に記載される画素の等価回路
図、第１９図は、直流相殺方式による走査信号線の駆動
電圧を示すタイムチャート、第２０図、第２１図は、そ
れぞれ第１３図に示したアクティブ・マトリックス方式
のカラー液晶表示装置の液晶表示部を示す等価回路図で
ある。１・・・透明ガラス基板２・・・カラーフィルタ３・・・保護膜４・・・透明画素電極５・・・遮光膜ＢＭ・・・遮光膜（ブラックマトリックス）ＳＵＢ２・
・・上部透明ガラス基板ＦＩＬ・・・カラーフィルタＰＳＶ２・・・保護膜ＩｒＯ２・・・透明画素電極第図１−一一一食明力゛ラス基板２−−一カラーフィルタ３−一一イ）（！ｌ購４−−−ｔＥ！４ＬＩＪ−＃電極５−一一セし光」美第１３図Ｌｃｔｌｔ２　ｔ３　ｔ４

Claims

【特許請求の範囲】

１、透明ガラス基板と、上記透明ガラス基板上に選択的
に設けられたカラーフィルタと、上記カラーフィルタを
含む上記透明ガラス基板上に設けられた保護膜と、上記
保護膜上に設けられた透明画素電極と、上記カラーフィ
ルタが設けられていない部分上の上記透明画素電極また
は上記保護膜上に選択的に設けられた遮光膜とを有する
ことを特徴とするカラー液晶表示装置。