JPH02236757A - Remote i/o station - Google Patents

Remote i/o station

Info

Publication number
JPH02236757A
JPH02236757A JP1059291A JP5929189A JPH02236757A JP H02236757 A JPH02236757 A JP H02236757A JP 1059291 A JP1059291 A JP 1059291A JP 5929189 A JP5929189 A JP 5929189A JP H02236757 A JPH02236757 A JP H02236757A
Authority
JP
Japan
Prior art keywords
data
output
word
transmission
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1059291A
Other languages
Japanese (ja)
Inventor
Tadashi Sato
正 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1059291A priority Critical patent/JPH02236757A/en
Publication of JPH02236757A publication Critical patent/JPH02236757A/en
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)
  • Selective Calling Equipment (AREA)

Abstract

PURPOSE:To improve the flexibility of an abnormality processing and to secure the acceleration of data transfer with a simple and inexpensive constitution by deciding whether or not the input of data from a control part main body stops exceeding prescribed time before performing the data transmission of a leading word, and making output data at this cycle into a fixed value compulsorily when it stops. CONSTITUTION:A CPU 1 executes a transmission processing to the input/output device of data in a memory 3 for transmission periodically by an output designation program. However, the CPU 1 checks the state of a reception flag corresponding to an arbitrary block before issuing the output instruction of the leading word for the arbitrary block. When the most significant bit information of an I/O address in word designation information is set at a fixing instruction when no data is received and also, a flip-flop 6 is set, the fixing of the output data is commanded by the function of an output data fixing decided circuit 7. Thereby, it is possible to improve the flexibility for the abnormality processing and to secure the acceleration of the data transfer even when the abnormality processing is performed in word unit with a simple and inexpensive constitution.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、プログラマブルコントローラ(以下PCと略
称する)や計算機等の制御部本体と、被制御対象として
の入出力装置( I /O)とを接続するリモートI/
Oステーションに関する。
[Detailed Description of the Invention] [Objective of the Invention] (Industrial Application Field) The present invention relates to a main body of a control unit such as a programmable controller (hereinafter abbreviated as PC) or a computer, and an input/output device (as a controlled object). remote I/O to connect
Regarding O station.

(従来の技術) 各種の制御分野においては、PCや計算機等の制御部本
体に対して被制御対象としての入出力装置が距離を隔て
た所に設置されていたり、バックアップなどの理由で両
者を分離しておく方が都合の璋い場合が多々存在する。
(Prior art) In various control fields, input/output devices to be controlled are installed at a distance from the main body of a control unit such as a PC or computer, or the two are separated for reasons such as backup. There are many cases where it is more convenient to keep them separate.

このような場合には入出力装置に対して制御部本体から
のデータの転送を専用に行なうリモート■/0ステーシ
ョンが必要となる。
In such a case, a remote 1/0 station is required which exclusively transfers data from the main body of the control unit to the input/output device.

そして、このリモートI/Oステーションとしては次の
3点を満足することが要求されている。
This remote I/O station is required to satisfy the following three points.

■ 入出力装置に対してデータの転送を行なうだけなの
で安価であること。
■ It is inexpensive because it only transfers data to the input/output device.

■ 高速のデータ送受信が可能で転送に要する時間がシ
ステムに影響を及ぼさないこと。
■ High-speed data transmission and reception is possible, and the time required for transfer does not affect the system.

■ 異常時の適切な処理が可能で送受信データのチェッ
クは勿論のこと制御部本体側の送信ステーシジンのダウ
ン等によって受信データが途絶えた場合にも柔軟な対応
を取れること。
■ Appropriate processing is possible in the event of an abnormality, and it is possible to not only check the transmitted and received data, but also be able to respond flexibly even when the received data is interrupted due to a failure of the transmitting station on the control unit main body side, etc.

これに対し、CPU (中央処理装置)により入出力装
置に対するデータの転送をソフト的に制御するようにし
た従来のリモートI/Oステーションにおいては、構成
が簡単で安価に実現できるうえ複雑な異常時処理も可能
で柔軟性に富んでおり上記■,■は満足するが、転送プ
ログラム内に1ワード単位の異常時処理を組込むと転送
サイクルが異常時処理判断のためのソフト処理で延伸し
、高速性,を確保できなくなる。例えば転送プログラム
内に1ワード単位の異常時処理を付加したことによって
1転送サイクルで10〜20μsの遅れが発生したとす
ると、1キロワードのデータを転送する場合には約10
〜20msの遅れを生じる。
In contrast, conventional remote I/O stations, in which data transfer to input/output devices is controlled by software using a CPU (Central Processing Unit), are simple and inexpensive to configure, and can handle complex abnormalities. Processing is also possible and highly flexible, which satisfies the above points 2 and 3. However, if you incorporate error processing in units of 1 word into the transfer program, the transfer cycle will be extended by the software processing for determining processing in the event of an error, resulting in faster speeds. It becomes impossible to ensure the quality of the product. For example, if a delay of 10 to 20 μs occurs in one transfer cycle due to the addition of abnormality processing in units of one word to the transfer program, then when transferring 1 kiloword of data, the delay will be approximately 10 to 20 μs.
This results in a ~20ms delay.

このことは、高速の応答性が要求されるシステムでは大
きな問題となる。
This becomes a big problem in systems that require high-speed response.

この他、リモー}I/OステーションとしてはPCの伝
送ステーションを兼用する場合、およびCPUを用いな
いで全て専用のハードウエアで構成する場合が考えられ
るが、前者は高価となる上、PC内のオペレーションシ
ステムによるオーバヘッドが大となり転送速度が遅くな
る。また、後者は構成が複雑化してコンパクト化が困難
である上、異常時処理に対する柔軟性に欠ける等の欠点
があり、いずれも実用性に乏しいものである。
In addition, the remote I/O station can also be used as a PC transmission station, or it can be configured entirely with dedicated hardware without using a CPU, but the former is expensive and requires less space inside the PC. The overhead caused by the operating system becomes large and the transfer speed becomes slow. Furthermore, the latter has drawbacks such as a complicated configuration that makes it difficult to make it compact, and lacks flexibility in dealing with abnormalities, all of which are impractical.

(発明が解決しようとする課題) 上述したように、従来のリモートl/0ステーションに
おいては、このリモートI/Oステーションに要求され
る前記■〜■の要求を全て満足しうるちのはなかった。
(Problems to be Solved by the Invention) As described above, there is no conventional remote I/O station that can satisfy all of the above-mentioned requirements (1) to (2) required of this remote I/O station.

そこで本発明は、簡単かつ安価な構成で異常時処理の柔
軟性にも富み、また1ワード単位で異常時処理を行なっ
てもデータ転送の高速性を確保できるリモートI/Oス
テーションを提供しようとするものである。
Therefore, the present invention aims to provide a remote I/O station that has a simple and inexpensive configuration, is highly flexible in abnormality processing, and can ensure high-speed data transfer even when abnormality processing is performed in units of one word. It is something to do.

[発明の構成] (課題を解決するための手段) 本発明は、制御部本体と被制御対象としての入出力装置
とに電気的に結合され、制御部本体と入出力装置との間
のデータ送受信を司るリモートI/Oステーションにお
いて、制御部本体からの受信データを格納する伝送用メ
モリと、この伝送用メモリ内のデータを周期的に1ワー
ド単位で入出力装置へ送信するデータ送信制御手段と、
この送信制御手段による先頭ワードのデータ送信前に制
御部本体から一定時間以上データの受信が途絶えている
か否かを判断する判断手段と、この判断手段が一定時間
以上受信データ無しを判断すると出力データを強制的に
固定値とする出力データ固定値化手段とを備えたもので
ある。
[Structure of the Invention] (Means for Solving the Problems) The present invention provides an electrical connection between a control unit main body and an input/output device as a controlled object, and data transmission between the control unit main body and the input/output device. In a remote I/O station that controls transmission and reception, there is a transmission memory that stores received data from the control unit main body, and a data transmission control means that periodically transmits the data in the transmission memory in units of one word to the input/output device. and,
A determining means for determining whether or not reception of data has been interrupted for a predetermined period of time or more from the control unit main body before the data transmission of the first word by the transmission control means; and output data fixed value conversion means for forcibly setting the value to a fixed value.

(作用) このような構成の本発明においては、制御部本体からの
データが受信されるとその受信データが伝送用メモリに
格納される。そして、この伝送用メモリに格納されたデ
ータが周期的に1ワード単位で入出力装置へ送信される
。ただし、先頭ワードのデータ送信前に制御部本体から
一定時間以上データが途絶えているか否かが判定され、
途絶えている場合には当該周期での出力データが強制的
に固定値化される。
(Operation) In the present invention having such a configuration, when data is received from the control unit main body, the received data is stored in the transmission memory. Then, the data stored in this transmission memory is periodically transmitted word by word to the input/output device. However, before transmitting the data of the first word, it is determined whether or not data has been interrupted for a certain period of time from the control unit main body.
If the cycle is interrupted, the output data in that cycle is forcibly set to a fixed value.

(実施例) 以下、本発明の一実施例を図面を参照しながら説明する
(Example) Hereinafter, an example of the present invention will be described with reference to the drawings.

第1図はこの実施例の全体構成を示すブロック図である
。同図において1は各部の動作を制御するCPU,2は
プログラムデータなどの固定的データを記憶するROM
と一時データを格納するRAMとからなるメモリ部、3
はPC,計算機等の制御部本体からの受信データを格納
する伝送用メモリ、4は上記制御部本体の伝送ステーシ
ョンとデータの送受信を行なうための伝送回路である。
FIG. 1 is a block diagram showing the overall configuration of this embodiment. In the figure, 1 is a CPU that controls the operation of each part, and 2 is a ROM that stores fixed data such as program data.
and a RAM for storing temporary data; 3;
Reference numeral 4 denotes a transmission memory for storing received data from the main body of the control unit such as a PC or computer, and 4 is a transmission circuit for transmitting and receiving data to and from a transmission station of the main body of the control unit.

また、5はフリップフロップ回路6に対して信号を出力
する出力ボート、7は入出力装置への出力データを強制
的に“0”に固定値化するか否かを判断する出力データ
固定化判断回路、8は上記入出力装置に対するデータの
送受信を制御するI/Oインタフェースである。このI
/Oインタフェース8は人出力装置ヘアドレスを供給す
るアドレスゲート8 a s入出力装置からのデータを
入力する入力データゲート8b1人出力装置へデータを
出力する出力データゲート8cから゜構成される。
Further, 5 is an output port that outputs a signal to the flip-flop circuit 6, and 7 is an output data fixing judgment that determines whether or not to forcibly fix the output data to "0" to the input/output device. The circuit 8 is an I/O interface that controls the transmission and reception of data to and from the input/output device. This I
The /O interface 8 is composed of an address gate 8a for supplying an address to the human output device, an input data gate 8b for inputting data from the input/output device, and an output data gate 8c for outputting data to the human output device.

そして、前記CPUIは、メモリ部2,伝送用メモリ3
.伝送回路4,出力ボート5,出力データ固定化判断回
路7およびI/Oインタフェース8をアドレスバス,デ
ータパス,制御バスのバスライン9を介してそれぞれ接
続している。
The CPUI includes a memory section 2, a transmission memory 3,
.. The transmission circuit 4, output port 5, output data fixation determination circuit 7, and I/O interface 8 are connected via bus lines 9 of an address bus, a data path, and a control bus, respectively.

前記伝送用メモリ3は、第2図に示すように、固定長の
ブロック単位で複数(n)ブロックに区分されており、
制御部本体からの受信データが各ブロックに1フレーム
毎に割付けられるようになっている。
As shown in FIG. 2, the transmission memory 3 is divided into a plurality of (n) blocks each having a fixed length.
The data received from the main body of the control unit is allocated to each block on a frame-by-frame basis.

一方、メモリ部2のRAMには、第3図に示すように、
上記伝送用メモリ3の各ブロックに対応して受信フラグ
を設定した受信テーブル21が作成されている。この受
信テーブル21の受信フラグは、一定周期内に該当する
ブロックの内容が制御部本体からのフレームデータ受信
によって更新されたとき“1″にセットされ、更新され
なかったとき″01にリセットされる。
On the other hand, in the RAM of the memory unit 2, as shown in FIG.
A reception table 21 is created in which a reception flag is set corresponding to each block of the transmission memory 3. The reception flag of this reception table 21 is set to "1" when the contents of the corresponding block are updated by receiving frame data from the control unit main body within a certain period, and is reset to "01" when the contents are not updated. .

またメモリ部2のROMには、第4図に示す出力指定プ
ログラムが設定されている。すなわち、伝送用メモリ3
に対するデータの出力指定はブロック単位で行なわれる
。モして1ブロックを指定するのに際して当該ブロック
内のフレームデータがワード単位で区分され、先頭ワー
ドから順に最終ワードまで指定されて1ブロックのデー
タ送信完了となる。
Further, an output designation program shown in FIG. 4 is set in the ROM of the memory section 2. That is, the transmission memory 3
The data output specification for is performed in block units. When specifying one block, the frame data in the block is divided into words, and data is specified sequentially from the first word to the last word, completing the data transmission of one block.

ここで、フレームデータの1ワードを指定するための情
報は、第5図に示すように、格納先であるところの伝送
用メモリ3のアドレスA1と、出力先であるところの入
出力装置のアドレスA2とからなる。そして、I/Oア
ドレスA2の再上位とットkを該当フレームデータの未
受信時に出力データを強制的に全て“0“とするか否か
を指示する情報Bとして使用し、残りの0〜(k−1)
ビットを実際のI/Oアドレスとして使用する。
Here, as shown in FIG. 5, the information for specifying one word of frame data is the address A1 of the transmission memory 3 which is the storage destination, and the address of the input/output device which is the output destination. It consists of A2. Then, the high-order bit k of I/O address A2 is used as information B that instructs whether or not to forcibly set all output data to "0" when the corresponding frame data is not received, and the remaining 0 to (k-1)
Use bits as actual I/O addresses.

しかして、CPUIは第4図に示す出力指定プログラム
により伝送用メモリ3内のデータの入出力装置に対する
送信処理を周期的に実行する。ただし、CPUIは任意
のブロックに対する先頭ワードの出力指定前には、受信
テーブル21の当該ブロックに対応する受信フラグの状
態を調べる。
The CPU then periodically executes the process of transmitting the data in the transmission memory 3 to the input/output device using the output designation program shown in FIG. However, before specifying the output of the first word for an arbitrary block, the CPU checks the state of the reception flag corresponding to the block in the reception table 21.

そして、この受信フラグが″02にリセットされている
場合に限り出力ボート5から信号を出力してフリップ7
ロップ回路6をセット状態とする。
Then, only when this reception flag is reset to "02", a signal is output from the output port 5 and the flip 7
The loop circuit 6 is set.

以後、CPUIは上記出力指定プログラムにしたがって
当該ブロック内のデータをワード単位で順次指定し、該
当する伝送メモリ3内のデータを読出して出力ゲート8
Cを介して入出力装置へ送信する。ただし、ワード指定
情報におけるI/Oアドレスの最上位ビット情報Bがデ
ータ未受信時の固定化指定に設定されており、かつフリ
ツブフロップ6がセットされている場合には、出力デー
タ固定化判断回路7の作用によって出力データの固定化
が指令され、この指令に応じて出力ゲート8cからは入
出力装置に出カデータ“0”が送信される。以上の動作
を流れ図で示すと第6図に示すようになる。
Thereafter, the CPUI sequentially specifies the data in the block in word units according to the output specification program, reads out the data in the corresponding transmission memory 3, and outputs the data to the output gate 8.
C to the input/output device. However, if the most significant bit information B of the I/O address in the word specification information is set to specify fixation when data is not received, and the flip-flop 6 is set, output data fixation judgment The action of the circuit 7 issues a command to fix the output data, and in response to this command, output data "0" is transmitted from the output gate 8c to the input/output device. The above operation is shown in a flowchart as shown in FIG.

このように本実施例においては、cPU1により入出力
装置に対するデータの送受信をソフト的に制御している
。したがって、構成が簡単でコンパクト化が可能である
上、複雑な異常時処理も容易に対処でき、柔軟性に富ん
だものである。
In this manner, in this embodiment, the cPU 1 controls the transmission and reception of data to and from the input/output device using software. Therefore, the configuration is simple and can be made compact, and complex abnormality processing can be easily handled and is highly flexible.

しかも、制御部本体の伝送ステーションの異常等によっ
て当該制御部本体がら一定時間以上データが送られてこ
ない場合には、伝送用メモリ3の該当するブロックが一
定時間以上更新されな《なり、これにより、該当ブロッ
クに対応する受信テーブル21上の受信フラグがリセッ
ト状態となる。
Moreover, if data is not sent from the control unit for a certain period of time due to an abnormality in the transmission station of the control unit, the corresponding block in the transmission memory 3 will not be updated for a certain period of time, and as a result, , the reception flag on the reception table 21 corresponding to the corresponding block is reset.

そして、CPU1は任意のブロックのデータを送信する
場合に、先ず当該ブロックに対応する受信フラグを調べ
、リセット状態のときにはフリップフロップ回路6をセ
ットする。しかる後、当該ブロック内のデータをワード
単位で指定して入出力装置へ送信するが、フリップフロ
ツブ回路6がセットされている状態でワード指定情報に
データ未受信時の出力データ固定化が設定されている場
合には、自動的に出力データが“0゜に固定化される。
When transmitting data of an arbitrary block, the CPU 1 first checks the reception flag corresponding to the block, and sets the flip-flop circuit 6 when it is in the reset state. After that, the data in the block is specified in units of words and sent to the input/output device, but with the flip-flop circuit 6 set, the word specification information is set to fix output data when no data is received. If so, the output data is automatically fixed at "0°".

したがって、CPUIは1ワード毎にデータ未受信か否
かの判断処理を行なう必要がなく、ブロック単位で出力
ボート5を制御してフリップフロップ回路6のセット/
リセットを行なうだけでデータ未受信の異常時処理が可
能となる。よって、転送サイクルは短縮化され、高速性
を確保できる。
Therefore, the CPU does not need to judge whether data has not been received for each word, and controls the output port 5 on a block-by-block basis to set/set the flip-flop circuit 6.
Just by resetting it, it becomes possible to handle abnormal situations where data is not received. Therefore, the transfer cycle is shortened and high speed can be ensured.

なお、前記実施例ではデータ未受信時の出力データを′
0″に固定化する場合を示したがこれに限定されるもの
ではなく、固定パターンであれば他の出力パターンであ
ってもよい。また、指定ビットの数を増加させることに
よって複数種の固定パターンを送信することも可能であ
る。このほか、本発明の要旨を逸脱しない範囲で種々変
形実施可能であるのは勿論である。
Note that in the above embodiment, the output data when no data is received is
Although the case of fixing to 0'' is shown, the output pattern is not limited to this, and other fixed patterns may be used.Also, by increasing the number of specified bits, multiple types of fixed bits can be output. It is also possible to transmit a pattern.It goes without saying that various modifications can be made without departing from the gist of the present invention.

[発明の効果] 以上詳述したように、本発明によれば、簡単かつ安価な
構成で異常時処理の柔軟性にも富み、また1ワード単位
で異常時処理を行なってもデータ転送の高速性を確保で
きるリモートI/Oステーションを提供できる。
[Effects of the Invention] As detailed above, according to the present invention, the structure is simple and inexpensive, the abnormality processing is highly flexible, and even when abnormality processing is performed in units of one word, data transfer can be performed at high speed. It is possible to provide a remote I/O station that can ensure security.

【図面の簡単な説明】 図は本発叫の一実施例を示す図であって、第1図は全体
の構成を示すブロック図、第2図は伝送用メモリの構成
図、第3図はメモリ部に形成されるテーブルを示す図、
第4図はメモリ部に設定される出力指定プログラムを示
す流れ図、第5図は1ワード指定情報のフォーマットを
示す図、第6図は本実施例の動作を説明するための流れ
図である。 1・・・CPU,2・・・メモリ部、3・・・伝送用メ
モリ、4・・・伝送回路、5・・・出力ボート、6・・
・フリップフロップ回路、7・・・出力データ固定化判
断回路、8・・・I/Oインタフェース、21・・・受
信テーブル。 出願人代理人 弁理士 鈴江武彦 第 図 第 図 第 図
[BRIEF DESCRIPTION OF THE DRAWINGS] The figures are diagrams showing one embodiment of this emitting system, in which FIG. 1 is a block diagram showing the overall configuration, FIG. 2 is a configuration diagram of the transmission memory, and FIG. 3 is a block diagram showing the overall configuration. A diagram showing a table formed in a memory section,
FIG. 4 is a flowchart showing the output designation program set in the memory section, FIG. 5 is a diagram showing the format of 1-word designation information, and FIG. 6 is a flowchart for explaining the operation of this embodiment. DESCRIPTION OF SYMBOLS 1... CPU, 2... Memory part, 3... Memory for transmission, 4... Transmission circuit, 5... Output board, 6...
- Flip-flop circuit, 7... Output data fixation judgment circuit, 8... I/O interface, 21... Reception table. Applicant's agent Patent attorney Takehiko Suzue

Claims (1)

【特許請求の範囲】[Claims] 制御部本体と被制御対象としての入出力装置(I/O)
とに電気的に結合され、前記制御部本体と前記入出力装
置との間のデータ送受信を司るリモートI/Oステーシ
ョンにおいて、前記制御部本体からの受信データを格納
する伝送用メモリと、この伝送用メモリ内のデータを周
期的に1ワード単位で前記入出力装置へ送信するデータ
送信制御手段と、この送信制御手段による先頭ワードの
データ送信前に前記制御部本体から一定時間以上データ
の受信が途絶えているか否かを判断する判断手段と、こ
の判断手段が一定時間以上受信データ無しを判断すると
出力データを強制的に固定値とする出力データ固定値化
手段とを具備したことを特徴とするリモートI/Oステ
ーション。
Control unit main body and input/output device (I/O) as controlled object
in a remote I/O station that is electrically coupled to a remote I/O station that controls data transmission and reception between the control unit main body and the input/output device, a transmission memory that stores received data from the control unit main body; data transmission control means for periodically transmitting data in the memory to the input/output device word by word; The present invention is characterized by comprising a determining means for determining whether or not the data has been interrupted, and an output data fixing means for forcibly setting the output data to a fixed value when the determining means determines that no data has been received for a certain period of time or more. Remote I/O station.
JP1059291A 1989-03-10 1989-03-10 Remote i/o station Pending JPH02236757A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1059291A JPH02236757A (en) 1989-03-10 1989-03-10 Remote i/o station

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1059291A JPH02236757A (en) 1989-03-10 1989-03-10 Remote i/o station

Publications (1)

Publication Number Publication Date
JPH02236757A true JPH02236757A (en) 1990-09-19

Family

ID=13109135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1059291A Pending JPH02236757A (en) 1989-03-10 1989-03-10 Remote i/o station

Country Status (1)

Country Link
JP (1) JPH02236757A (en)

Similar Documents

Publication Publication Date Title
US5063494A (en) Programmable data communications controller
US4916692A (en) TDM bus controller
US4720784A (en) Multicomputer network
US5283869A (en) Interrupt structure for network interface circuit
JPH03175560A (en) Method of communication between plural programmable logic controllers
JPS63316538A (en) Local area network system
JP2013235300A (en) Safety signal processing system
JPH0218742B2 (en)
JPH02236757A (en) Remote i/o station
JPH03100806A (en) Data processing method and input/output device
EP0344999A3 (en) Data transmission system
JPS6232748A (en) Data transfer equipment
JPH10136050A (en) Electric communication equipment
JPS62254545A (en) Cyclic transmission equipment
KR100253790B1 (en) Method of interface for controller board in medium and large computer
JP2000172307A (en) Method for updating process data collection device
JP2635635B2 (en) Memory information updating device between distributed nodes
JPS6243408Y2 (en)
JPS5944191A (en) Information transmitter
Patnaik et al. Experimental networking of microcomputers and a minicomputer
JPS6262643A (en) Data transmission system
JPS61211757A (en) Common bus monitor circuit
JPS5872238A (en) Input-output control equipment for process controller
CS220231B1 (en) Data transfer control unit circuitry
JPS6378257A (en) Input-output controller