JPH02236674A - Data processing method - Google Patents
Data processing methodInfo
- Publication number
- JPH02236674A JPH02236674A JP1058525A JP5852589A JPH02236674A JP H02236674 A JPH02236674 A JP H02236674A JP 1058525 A JP1058525 A JP 1058525A JP 5852589 A JP5852589 A JP 5852589A JP H02236674 A JPH02236674 A JP H02236674A
- Authority
- JP
- Japan
- Prior art keywords
- data
- parasitic element
- simulation input
- input data
- layout pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 title claims description 10
- 230000003071 parasitic effect Effects 0.000 claims abstract description 28
- 238000004088 simulation Methods 0.000 claims abstract description 19
- 238000011156 evaluation Methods 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、レイアウトパターンがらシミュレーション入
力データを生成するデータ処理方法に関し、特に回路設
計のためのデータ処理方法に関するものである.
〔従来の技術〕
第2図は従来のデータ処理工程を示す説明図である.
従来のデータ処理方法は、レイアウトパターン設計完了
後のレイアウトパターンデータ1より、図形演算を行な
って各素子を認識し(処理12)、接続データ13を生
成する.次に、接続データ13よりネットリストを生成
し(処理19)、生成されたネットリストデータ20及
び予め用意されているモデルパラメータデータ21を用
いてシミュレーシッン入力データ23を生成していたく
処理22》.
〔発明が解決しようとする課題〕
従来のデータ処理方法は上記のように構成されていたの
で、レイアウトされた本来の駆動素子に関しては精度の
良いシミュレーション入力データを抽出することができ
るが、この駆動素子に伴って形成される寄生素子に関し
ては素子値によって精度の良いシミエレーション入力デ
ータを得ることができないという欠点があった。また、
仮にこのデータが得られたとしても、意味のないデータ
が抽出されるなどの欠点があった。DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a data processing method for generating simulation input data from layout patterns, and particularly to a data processing method for circuit design. [Prior Art] Figure 2 is an explanatory diagram showing a conventional data processing process. The conventional data processing method performs graphical operations on layout pattern data 1 after completion of layout pattern design to recognize each element (process 12), and generates connection data 13. Next, a process 22 generates a netlist from the connection data 13 (process 19), and generates simulation input data 23 using the generated netlist data 20 and model parameter data 21 prepared in advance. 》. [Problem to be Solved by the Invention] Since the conventional data processing method is configured as described above, it is possible to extract highly accurate simulation input data regarding the original drive elements that have been laid out. Regarding the parasitic elements formed along with the elements, there is a drawback that accurate simulation input data cannot be obtained depending on the element values. Also,
Even if this data were obtained, there were drawbacks such as meaningless data being extracted.
本発明は上記のような欠点を解消するためになされたも
ので、意味のないデータを含まない精度の良いシミュレ
ーション入力データが生成できると共に、素子の品質向
上に役立つデータ処理方法を得ることを目的とする.
〔課題を解決するための手段〕
本発明に係るデータ処理方法は、レイアウトパターンデ
ータからレイアウトされた駆動素子と寄生素子との関係
を評価し、この評価の情報から寄生素子の出力フォーマ
ントを決定し、このフォーマントの情報からレイアウト
パターンのシミュレーション入力データを生成している
。The present invention was made to eliminate the above-mentioned drawbacks, and aims to provide a data processing method that can generate highly accurate simulation input data that does not include meaningless data, and is useful for improving the quality of devices. Suppose that [Means for Solving the Problems] The data processing method according to the present invention evaluates the relationship between the laid out drive element and the parasitic element from layout pattern data, and determines the output formant of the parasitic element from the information of this evaluation. Then, layout pattern simulation input data is generated from this formant information.
駆動素子と寄生素子との関係を評価することにより、寄
生素子の出力フォーマットを決定し、寄生素子のシミエ
レーシシン入力データを生成する.〔実施例〕
次に、本発明について図面を参照して説明する.第1図
は本発明の一実施例を示すデータ処理工程の説明図であ
る.以下、この図に従って説明する。By evaluating the relationship between the driving element and the parasitic element, the output format of the parasitic element is determined, and the simulation input data of the parasitic element is generated. [Example] Next, the present invention will be explained with reference to the drawings. FIG. 1 is an explanatory diagram of a data processing process showing an embodiment of the present invention. The explanation will be given below according to this figure.
まず、レイアウトパターン設計完了後のレイアウトパタ
ーンデータ11より、図形演算を行なってレイアウトさ
れた各素子を認識し(処理12)、接続データ13を生
成する.次に、生成された接続データ13から各素子の
接続関係のテーブルを生成する(処理14).そして、
この接続関係テーブル15の中から寄生素子を抽出し、
寄生素子とそれを駆動する素子との関係を評価する(処
理16).次に、予め内部に内蔵されている寄生素子出
力フォーマット関係テーブルと比較して寄生素子の出力
フォーマントを決定する(処理17).そして、寄生素
子の素子値(サイズ)を評価し(処理18)、ネットリ
ストデータとして出力するかどうかを決定する.次に、
上記より決定された内容に従ってネットリストデータを
生成し(処理19)、その生成されたネットリストデー
タ20及び予め用意されているモデルパラメータデータ
21を用いてシミュレーション入力データ23を生成す
る(処理22).
このように本実施例におけるデータ処理装置は、寄生素
子と駆動素子との関係評価及び寄生素子出力フォーマン
ト決定、さらには寄生素子サイズ評価の各処理部を追加
し、実レイアウトパターンデータに即した精度のよいシ
ミュレーション入力データの生成ができるようにしたの
で、例えばマスク製作前に回路設計品質(動作シミュレ
ーシッン等)の確認ができ、設計品質の向上を図ること
ができる.
〔発明の効果〕
以上説明したように本発明は、駆動素子と寄生素子との
関係を評価することにより、寄生素子の出力フォーマン
トを決定し、寄生素子のシミュレーション入力データを
生成するようにしたので、寄生素子の精度のよいシミュ
レーション入力データを得ることができる.
また、このようなデータ処理方法を用いることにより、
例えば素子のマスク製作前に回路設計品質の確認ができ
、設計品質の向上が図れるなど優れた効果を有する.First, from the layout pattern data 11 after completion of layout pattern design, graphical operations are performed to recognize each laid out element (process 12), and connection data 13 is generated. Next, a table of connection relationships of each element is generated from the generated connection data 13 (processing 14). and,
Extract the parasitic elements from this connection relationship table 15,
The relationship between the parasitic element and the element that drives it is evaluated (process 16). Next, the output format of the parasitic element is determined by comparing it with a parasitic element output format relationship table built in in advance (processing 17). Then, the element value (size) of the parasitic element is evaluated (process 18), and it is determined whether to output it as netlist data. next,
Netlist data is generated according to the content determined above (processing 19), and simulation input data 23 is generated using the generated netlist data 20 and model parameter data 21 prepared in advance (processing 22). .. In this way, the data processing device in this embodiment has added processing units for evaluating the relationship between parasitic elements and drive elements, determining the parasitic element output formant, and evaluating the parasitic element size, and is capable of processing based on actual layout pattern data. Since highly accurate simulation input data can be generated, for example, circuit design quality (operation simulation, etc.) can be checked before mask production, and design quality can be improved. [Effects of the Invention] As explained above, the present invention determines the output formant of the parasitic element by evaluating the relationship between the driving element and the parasitic element, and generates the simulation input data of the parasitic element. Therefore, highly accurate simulation input data for parasitic elements can be obtained. In addition, by using such a data processing method,
For example, it has excellent effects such as being able to check the circuit design quality before manufacturing the element mask, and improving the design quality.
第1図は本発明の一実施例を示すデータ処理工程の説明
図、第2図は従来のデータ処理工程を示す説明図である
.
11・・・レイアウトパターンデータ、13・・・接続
データ、15・・・接続関係テーブル、20・・・ネッ
トリストデータ、21・・・モデルパラメータ、23・
・・シミュレーション入力データ.FIG. 1 is an explanatory diagram of a data processing process showing an embodiment of the present invention, and FIG. 2 is an explanatory diagram showing a conventional data processing process. 11... Layout pattern data, 13... Connection data, 15... Connection relationship table, 20... Netlist data, 21... Model parameters, 23.
...Simulation input data.
Claims (1)
ーンデータを抽出して設計された素子の動作シミュレー
ションを行なうデータ処理方法において、 前記レイアウトパターンデータからレイアウトされた駆
動素子と寄生素子との関係を評価し、この評価の情報か
ら前記寄生素子の出力フォーマットを決定し、このフォ
ーマットの情報からレイアウトパターンのシミュレーシ
ョン入力データを生成することを特徴とするデータ処理
方法。[Scope of Claims] A data processing method for simulating the operation of the designed element by extracting layout pattern data after completing the layout pattern design of the element, comprising: A data processing method comprising: evaluating a relationship, determining an output format of the parasitic element from information on this evaluation, and generating simulation input data for a layout pattern from information on this format.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1058525A JPH02236674A (en) | 1989-03-10 | 1989-03-10 | Data processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1058525A JPH02236674A (en) | 1989-03-10 | 1989-03-10 | Data processing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02236674A true JPH02236674A (en) | 1990-09-19 |
Family
ID=13086844
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1058525A Pending JPH02236674A (en) | 1989-03-10 | 1989-03-10 | Data processing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02236674A (en) |
-
1989
- 1989-03-10 JP JP1058525A patent/JPH02236674A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2004015595A3 (en) | Methodology of creating an object database from a gerber file | |
JPH02236674A (en) | Data processing method | |
JPS63295163A (en) | Determining method for product cast-in sequence | |
JP2621506B2 (en) | Trim data generation method | |
JPS63181348A (en) | Layout design equipment for lsi | |
JPH06332972A (en) | Expected value data input device and work station | |
JPS6126243A (en) | Output device for circuit connection check of lsi artwork data | |
JPS6295473A (en) | Display device for logic circuit diagram | |
JPH09259170A (en) | Waveform information library preparing device for integrated circuit cell | |
JPH01130279A (en) | Calculating method for wiring capacity of mask pattern | |
JPH03116275A (en) | Test pattern production method and its processing system | |
JPH0512368A (en) | Logic simulation system | |
JP2940124B2 (en) | Substrate CAD system | |
JPH02294843A (en) | Logical verification device | |
JPH0612468A (en) | Automatic circuit synthesizing method | |
JPH0512370A (en) | Logic circuit simulation testing device | |
JPH0944559A (en) | Layout verification method and circuit simulation method | |
JPH0370081A (en) | Logical simulation device | |
JPH04116721A (en) | System definition directive analysis system | |
JPH02294840A (en) | Logically verifying system | |
JPH04359376A (en) | Logic verification method | |
JPH04141777A (en) | Logic simulation system | |
JPS61872A (en) | Data processor | |
JPH0434658A (en) | Data processor | |
JPH09245083A (en) | Layout parameter extraction device |