JPH02235427A - Oscillating circuit - Google Patents
Oscillating circuitInfo
- Publication number
- JPH02235427A JPH02235427A JP1055920A JP5592089A JPH02235427A JP H02235427 A JPH02235427 A JP H02235427A JP 1055920 A JP1055920 A JP 1055920A JP 5592089 A JP5592089 A JP 5592089A JP H02235427 A JPH02235427 A JP H02235427A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- resistor
- output
- capacitor
- mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 31
- 230000010355 oscillation Effects 0.000 claims abstract description 26
- 238000007599 discharging Methods 0.000 claims description 13
- 239000013256 coordination polymer Substances 0.000 abstract description 14
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 101000879840 Homo sapiens Serglycin Proteins 0.000 description 7
- 102100037344 Serglycin Human genes 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 101100351213 Chromobacterium violaceum (strain ATCC 12472 / DSM 30191 / JCM 1249 / NBRC 12614 / NCIMB 9131 / NCTC 9757) pcp gene Proteins 0.000 description 3
- 101100126615 Mus musculus Itpr1 gene Proteins 0.000 description 3
- 101150075058 pcp1 gene Proteins 0.000 description 3
- 101100135798 Caenorhabditis elegans pcp-1 gene Proteins 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 101150033318 pcm2 gene Proteins 0.000 description 2
- 101000999079 Homo sapiens Radiation-inducible immediate-early gene IEX-1 Proteins 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Abstract
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は発振回路に関する。[Detailed description of the invention] [Industrial application field] The present invention relates to an oscillation circuit.
［従来の技術］
第３図は、従来のＣＲ発振回路を示した電気回路図であ
る。[Prior Art] FIG. 3 is an electrical circuit diagram showing a conventional CR oscillation circuit.
この発振回路は、基本素子を集積回路内に形成し、集積
回路の外部接続端子に発振周波数調整用の抵抗を接続す
る、いわゆる一端子型の発振回路に対して広く用いられ
ている。This oscillation circuit is widely used as a so-called one-terminal type oscillation circuit in which a basic element is formed within an integrated circuit and a resistor for adjusting the oscillation frequency is connected to an external connection terminal of the integrated circuit.
第３図において、破線で囲まれた部分は集積回路内に形
成されており、集積回路の外部接続端子ＰＴＭに発振周
波数調整用の充電抵抗ＰＲＧが接続されている。In FIG. 3, a portion surrounded by a broken line is formed within the integrated circuit, and a charging resistor PRG for adjusting the oscillation frequency is connected to an external connection terminal PTM of the integrated circuit.
つぎに、第４図を参考にして回路動作の説明を行う。Next, the circuit operation will be explained with reference to FIG.
ＲＳｕのフリップフロツブＰＦＦの出力が“０“のとき
は、第４図に示す充電動作が行われる。フリップフロッ
プＰＦＦの出力が“０”のときには、トランジスタＰＴ
Ｒはオフ状態となる。そのため、キャパシタＰＣＰ １
は、充電抵抗ＰＲＧを通した充電電流により充電される
。キャパシタＰＣＰ １の端子電圧ｖｂは、第４図に示
すようにしだいに増大する。端子電圧ｖｂが予め設定さ
れた電圧Ｖ１よりも大きくなると、コンパレータＰＣＭ
Ｉの出力は゜１”から“０゜になる。その結果、フリッ
プフロップＰＦＦがセットされ、出力が“０”から１１
°になる。When the output of the flip-flop PFF of RSu is "0", the charging operation shown in FIG. 4 is performed. When the output of flip-flop PFF is “0”, transistor PT
R is turned off. Therefore, capacitor PCP 1
is charged by the charging current passing through the charging resistor PRG. The terminal voltage vb of the capacitor PCP1 gradually increases as shown in FIG. When the terminal voltage vb becomes larger than the preset voltage V1, the comparator PCM
The output of I changes from ゜1'' to ``0゜. As a result, the flip-flop PFF is set and the output changes from “0” to 11.
It becomes °.
ＲＳ型のフリップフロツブＰＦＦの出力が゜１”になる
と、第４図に示す放電動作が行われる。フリップフロツ
ブＰＦＦの出力が“１゜のときには、トランジスタＰＴ
Ｒはオン状態となる。そのため、キャパシタＰＣＰ １
に蓄えられていた電荷は、放電抵抗ＰＲＧＩを通して放
電される。キャパシタＰＣＰ １の端子電圧ｖｂは、第
４図に示すようにしだいに減少する。端子電圧ｖ．ｂが
予吟設定された電圧■２よりも小さくなると、コンバレ
ータＰＣＭ２の出力は“１”から“Ｏｍになる。その結
果、フリップフロップＰＦＦがリセットされ、出力が“
１゜から“Ｏｍになる。When the output of the RS type flip-flop PFF becomes 1°, the discharging operation shown in Fig. 4 is performed.When the output of the flip-flop PFF is 1°, the transistor PT
R is turned on. Therefore, capacitor PCP 1
The electric charge stored in is discharged through the discharge resistor PRGI. The terminal voltage vb of the capacitor PCP1 gradually decreases as shown in FIG. Terminal voltage v. When b becomes smaller than the preset voltage ■2, the output of the converter PCM2 changes from "1" to "Om. As a result, the flip-flop PFF is reset and the output becomes "
It becomes “Om” from 1°.
以上述べた動作が繰り返され、フリップフロップＰＦＦ
の出力は、第４図に示す充放電に従って反転し、発振出
力が得られる。The operations described above are repeated, and the flip-flop PFF
The output of is reversed according to the charging and discharging shown in FIG. 4, and an oscillation output is obtained.
［解決しようとする課題］
上記従来の発振回路では、放電動作が行われるときに、
キャパシタＰＣＰ １には、放電抵抗ＰＲＧ１を通して
放電電流が流れるとともに、充電抵抗ＰＲＧを通した充
電電流も流れる。そのため、充電抵抗ＰＲＧの値を放電
抵抗ＰＲＧＩの値に対してある程度大きくしないと、充
電電流の影響で十分な放電動作ができない。また、充電
抵抗ＰＲＧの値を小さくしようとして、放電抵抗ＰＲＣ
Ｉの値を必要以上に小さくすると、放電時間が短くなり
、コンバレータＰＣＭＩ、ＰＣＭ２およびフリップフロ
ツプＰＦＦでの動作遅延に基くアンダーシュートが生じ
、発振特性に悪影響をもたらす。[Problem to be solved] In the conventional oscillation circuit described above, when a discharge operation is performed,
A discharging current flows through the capacitor PCP1 through the discharging resistor PRG1, and a charging current also flows through the charging resistor PRG. Therefore, unless the value of the charging resistor PRG is made larger than the value of the discharging resistor PRGI to some extent, a sufficient discharging operation cannot be performed due to the influence of the charging current. In addition, in an attempt to reduce the value of the charging resistor PRG, the discharging resistor PRC
If the value of I is made smaller than necessary, the discharge time will be shortened and undershoot will occur due to operation delays in the comparators PCMI, PCM2 and flip-flop PFF, which will have an adverse effect on the oscillation characteristics.
従ウて、充電抵抗ＰＲＧの値をあまり小さくすることが
できず、そのために充電時の時定数が大きくなり、高い
周波数で発振させることができなかった。Therefore, the value of the charging resistor PRG cannot be made very small, and as a result, the time constant during charging becomes large, making it impossible to oscillate at a high frequency.
また、第３図において破線で囲まれた部分を集積回路内
に形成した場合、以下に示すような問題があった。Furthermore, when the portion surrounded by the broken line in FIG. 3 is formed within an integrated circuit, there are problems as shown below.
（１）放電抵抗ＰＲ０ １には半導体の拡散抵抗を用い
、るため、放電抵抗ＰＲ０ １の温度変化が大きくなり
、そのため安定した発振特性を得ることができない。(1) Since a semiconductor diffused resistor is used for the discharge resistor PR0 1, the temperature change of the discharge resistor PR0 1 increases, making it impossible to obtain stable oscillation characteristics.
（２）放電抵抗ＰＲ０ １の抵抗値のバラツキを少なく
するため、放電抵抗ＰＲ０ １の形成面積を大きくする
必要がある。そのため、集積回路のチップ面積が増大す
る。(2) In order to reduce variations in the resistance value of the discharge resistor PR01, it is necessary to increase the area in which the discharge resistor PR01 is formed. Therefore, the chip area of the integrated circuit increases.
本発明の第１の目的は、高い周波数で発振させることの
できる発振回路を得ることである。A first object of the present invention is to obtain an oscillation circuit that can oscillate at a high frequency.
本発明の第２の目的は、基本素子を集積回路内に形成し
たときに、温度特性にすぐれ、しかも集積回路のチップ
面積を小さくできる発振回路を得ることである。A second object of the present invention is to obtain an oscillation circuit which has excellent temperature characteristics when the basic elements are formed in an integrated circuit and can reduce the chip area of the integrated circuit.
［課題を解決するための手段］
本発明における発振回路は、キャパシタの両端の電圧に
応（て充電モードまたは放電モードを選択する選択回路
を設け、
充電モードが選択されているときには、第１のスイッチ
ング回路により抵抗と上記キャパシタとに流れる充電電
流の経路を形成し、この充電電流により上記キャパシタ
に電荷を充電し、放電モードが選択されているときには
、第２のスイッチング回路によりカレントミラー回路の
基準トランジスタと上記抵抗とに流れる基準電流の経路
を形成し、第３のスイッチング回路によりカレントミラ
ー回路のミラートランジスタと上記キャパシタとに流れ
るミラー電流の経路を形成し、このミラー電流により上
記キャパシタの電荷を放電し、
上記キャパシタにおける充放電に対応して発振出力を得
るものである。[Means for Solving the Problems] The oscillation circuit of the present invention includes a selection circuit that selects a charging mode or a discharging mode depending on the voltage across the capacitor, and when the charging mode is selected, the first A switching circuit forms a path for a charging current to flow between the resistor and the capacitor, the charging current charges the capacitor, and when the discharge mode is selected, a second switching circuit sets the reference of the current mirror circuit. A path for a reference current flowing through the transistor and the above-mentioned resistor is formed, and a path for a mirror current flowing between the mirror transistor of the current mirror circuit and the above-mentioned capacitor is formed by a third switching circuit, and the electric charge in the capacitor is reduced by this mirror current. The capacitor is discharged, and an oscillation output is obtained in response to the charging and discharging of the capacitor.
［実施例］ 以下、図面に基いて本発明の一実施例の説明を行う。[Example] An embodiment of the present invention will be described below based on the drawings.
本実施例は、基本素子を集積回路内に形成し、集積回路
の外部接続端子に発振周波数調整用の抵抗を接続する、
いわゆる一端子型の発振回路に対するものである。In this embodiment, basic elements are formed in an integrated circuit, and a resistor for adjusting the oscillation frequency is connected to an external connection terminal of the integrated circuit.
This is for a so-called one-terminal type oscillation circuit.
第１図において、破線で囲まれた部分は集積回路内に形
成されており、集積回路の外部接続端子ＴＭに発振周波
数調整用の低抗ＲＧが接続されている。In FIG. 1, a portion surrounded by a broken line is formed within an integrated circuit, and a low resistor RG for adjusting the oscillation frequency is connected to an external connection terminal TM of the integrated circuit.
ＳＬは選択回路であり、入力電圧に応じて充電モードま
たは放電モードを選択するものである。SL is a selection circuit that selects charging mode or discharging mode depending on the input voltage.
この選択回路ＳＬは、人力電圧を予め設定された電圧ｖ
１およびｖ２と比較するコンパレータＣＭ１およびＣＭ
２と、コンパレータＣ Ｍ １およびＣＭ２の出力に応
じてセットまたはリセットされるＲＳ型のフリップフロ
ップＦＦからなる。This selection circuit SL sets the human power voltage to a preset voltage v
Comparators CM1 and CM compared with 1 and v2
2, and an RS type flip-flop FF that is set or reset according to the outputs of the comparators CM1 and CM2.
ＭＲはカレントミラ−回路であり、上記選択回路ＳＬに
より放電モードが選択されているときに、基準電流が流
れる基準トランジスタＴＲＩと、ミラー電流が流れるミ
ラートランジスタＴＲ２とからなる。MR is a current mirror circuit, which includes a reference transistor TRI through which a reference current flows and a mirror transistor TR2 through which a mirror current flows when the discharge mode is selected by the selection circuit SL.
ＲＧは抵抗であり、上記選択回路ＳＬにより、充電モー
ドが選択されているときに充電電流が流れ、放電モード
が選択されているときに基準電流が流れる。RG is a resistor, and a charging current flows when the charging mode is selected by the selection circuit SL, and a reference current flows when the discharging mode is selected.
ＣＰはキャパシタであり、上記選択回路ＳＬにより、充
電モードが選択されているときに充電電流が流れ、放電
モードが選択されているときにミラー電流が流れる。こ
のキャパシタＣＰの両端の電圧は、上記コンバレータＣ
Ｍ１およびＣＭ２のの入力電圧となっている。CP is a capacitor, and a charging current flows when the charging mode is selected by the selection circuit SL, and a mirror current flows when the discharging mode is selected. The voltage across this capacitor CP is the voltage across the converter C
This is the input voltage of M1 and CM2.
ＳＷ１は第１のスイッチング回路であり、上記選択回路
ＳＬにより充電モードが選択されているときに、上記抵
抗ＲＧと上記キャパシタＣＰとに流れる充電電流の経路
を形成するものである。この第１のスイッチング回路Ｓ
ＷＩと、後述の第２のスイッチング回路ＳＷ２および第
３のスイッチング回路ＳＷ３は、例えばトランスミッシ
ョンゲートにより構成されている。SW1 is a first switching circuit, which forms a path for charging current to flow between the resistor RG and the capacitor CP when the charging mode is selected by the selection circuit SL. This first switching circuit S
WI, a second switching circuit SW2, and a third switching circuit SW3, which will be described later, are configured by, for example, a transmission gate.
ＳＷ２は第２のスイッチング回路であり、上記選択回路
ＳＬにより放電モードが選択されているときに、−上記
基準トランジスタＴＲＩと上記抵抗ＲＧとに流れる基準
電流の経路を形成するものである。SW2 is a second switching circuit, which forms a path for the reference current flowing through the reference transistor TRI and the resistor RG when the discharge mode is selected by the selection circuit SL.
ＳＷ３は第３のスイッチング回路であり、上記選択回路
ＳＬにより放電モードが選択されているときに、上記ミ
ラートランジスタＴＲ２と上記キャパシタＣＰとに流れ
るミラー電流の経路を形成するものである。SW3 is a third switching circuit, which forms a path for mirror current flowing through the mirror transistor TR2 and the capacitor CP when the discharge mode is selected by the selection circuit SL.
つぎに、第２図を参考にして本実施例の動作の説明を行
う。Next, the operation of this embodiment will be explained with reference to FIG.
ＲＳ型のフリップフロップＦＦの出力Ｑが１０１でｌが
“１゜ときには、充電モードとなり、第２図に示す充電
動作が行われる。フリップフ口ツブＦＦの出力により、
第１のスイッチング回路ＳＷ１はオン状態に、第２のス
イッチング回路ＳＷ２および第３のスイッチング回路Ｓ
Ｗ３はオフ状態になる。キャパシタＣＰには、抵抗ＲＧ
および第１のスイッチング回路ＳＷＩを通して充ｉｔｔ
ｉ流のみが流れる。充電によりキャパシタＣＰの端子電
圧ｖａは、第２図に示すようにしだいに増大する。When the output Q of the RS type flip-flop FF is 101 and l is 1°, the charging mode is entered and the charging operation shown in Fig. 2 is performed.The output of the flip-flop FF is as follows.
The first switching circuit SW1 is turned on, and the second switching circuit SW2 and the third switching circuit S
W3 is turned off. A resistor RG is connected to the capacitor CP.
and through the first switching circuit SWI.
Only i-stream flows. Due to charging, the terminal voltage va of the capacitor CP gradually increases as shown in FIG.
端子電圧Ｖａが予め設定された電圧ｖ１よりも大きくな
ると、コンパレータＣＭＩの出力は“１゜から“０゜に
なる。．その結果、フリップフロツブＦＦがセットされ
、出力Ｑは“０゜から“１′に、出力Ｃは“１”から“
０”になる。When the terminal voltage Va becomes larger than a preset voltage v1, the output of the comparator CMI changes from "1°" to "0°." ．． As a result, the flip-flop FF is set, the output Q changes from "0° to "1', and the output C changes from "1" to "1".
becomes 0”.
ＲＳ型のフリップフロップＦＦの出力Ｑが′１″に、Ｑ
が“０゜になり、放電モードになると、第２図に示す放
電動作が行われる。フリップフロップＰＦＦの出力によ
り、第１のスイッチング回路ＳＷＩはオフ状態に、第２
のスイッチング回路ＳＷ２および第３のスイッチング回
路ＳＷ３はオン状態になる。その結果、カレントミラー
回路ＭＲの基準トランジスタＴＲＩには、抵抗ＲＧおよ
び第２のスイッチング回路ＳＷ２を通して、基準電流が
流れる。カレントミラ−回路ＭＲのミラートランジスタ
ＴＲ２には、基準トランジスタＴＲＩに流れる基準電流
とほぼ大きさの等しいミラー電流が流れる。本実施例の
ように、カレントミラ−回路ＭＲが集積回路内に形成さ
れている場合には、基準トランジスタＴＲＩとミラート
ランジスタＴＲ２の特性が極めて類似しているため、基
準電流とミラー電流の大きさは− 致しているとみなす
ことができる。ミラー電流は、第３のスイッチング回路
ＳＷ３を通してキャパシタＣＰから流れ、キャパシタＣ
Ｐの電荷は放電される。第２のスイッチング回路ＳＷ２
はオフ状態であるため、キャパシタＣＰにはミラー電流
（一基準電流）のみが放電電流として流れる。放電によ
りキャパシタＣＰの端子電圧ｖａは、第２図に示すよう
にしだいに減少する。端子電圧ｖａが予め設定された電
圧Ｖ２よりも小さくなると、コンパレータＣ Ｍ ２の
出力は″１“から“θ″になる。その結果、フリツブフ
ロツブＦＦがリセットされ、出力Ｑは“１“から“Ｏ”
に、出力Ｑは“０゜から“１”になる。The output Q of the RS type flip-flop FF is '1'', and Q
becomes "0°" and enters the discharge mode, the discharge operation shown in FIG.
The switching circuit SW2 and the third switching circuit SW3 are turned on. As a result, a reference current flows through the reference transistor TRI of the current mirror circuit MR through the resistor RG and the second switching circuit SW2. A mirror current having substantially the same magnitude as the reference current flowing through the reference transistor TRI flows through the mirror transistor TR2 of the current mirror circuit MR. When the current mirror circuit MR is formed in an integrated circuit as in this embodiment, the characteristics of the reference transistor TRI and the mirror transistor TR2 are extremely similar, so that the magnitude of the reference current and the mirror current is can be considered to be in agreement. The mirror current flows from the capacitor CP through the third switching circuit SW3, and the mirror current flows from the capacitor CP through the third switching circuit SW3.
The charge on P is discharged. Second switching circuit SW2
is in an off state, so only a mirror current (one reference current) flows through capacitor CP as a discharge current. Due to the discharge, the terminal voltage va of the capacitor CP gradually decreases as shown in FIG. When the terminal voltage va becomes smaller than the preset voltage V2, the output of the comparator C M 2 changes from "1" to "θ". As a result, the flipflop FF is reset and the output Q changes from “1” to “O”.
Then, the output Q changes from "0°" to "1".
以上述べた動作が繰り返され、フリップフロップＦＦの
出力は、第２図に示す充放電に従って反転し、発振出力
が得られる。The above-described operation is repeated, and the output of the flip-flop FF is inverted according to the charge/discharge shown in FIG. 2, and an oscillation output is obtained.
以上のように、カレントミラー回路ＭＲを設けたことに
より、放電時にキャパシタＣＰに流れる放電電流は、抵
抗ＲＧの値で決まる定電流となる。As described above, by providing the current mirror circuit MR, the discharge current flowing through the capacitor CP during discharge becomes a constant current determined by the value of the resistor RG.
そのため、第３図で示した従来例のように、放電抵抗を
設ける必要がない。Therefore, unlike the conventional example shown in FIG. 3, there is no need to provide a discharge resistor.
従って、抵抗ＲＧの値を小さくでき、高い周波数での発
振が可能となる。また、集積回路内に放電抵抗等を設け
るが必要ないため、温度特性にすぐれた発振回路が得ら
れるとともに、集積回路のチップ面積を小さくできる。Therefore, the value of the resistor RG can be made small, and oscillation at a high frequency becomes possible. Further, since it is not necessary to provide a discharge resistor or the like within the integrated circuit, an oscillation circuit with excellent temperature characteristics can be obtained, and the chip area of the integrated circuit can be reduced.
［効果］
本発明によれば、カレントミラ−回路を設けたことによ
り、放電時にキャパシタに流れる放電電流は、発振周波
数調整用の抵抗の値で決まる定電流となるため、放電抵
抗を設ける必要がない。[Effect] According to the present invention, by providing a current mirror circuit, the discharge current flowing through the capacitor during discharge becomes a constant current determined by the value of the resistor for adjusting the oscillation frequency, so it is not necessary to provide a discharge resistor. do not have.
従って、
（１）発振周波数調整用の抵抗の値を小さくでき、高い
周波数での発振が可能となる。Therefore, (1) The value of the resistance for adjusting the oscillation frequency can be made small, and oscillation at a high frequency becomes possible.
（２）基本素子を集積回路内に形成したときに、集積回
路内に放電抵抗等を設けるが必要ないため、温度特性に
すぐれた発振回路が得られるとともに、集積回路のチッ
プ面積を小さくできる。(2) When the basic elements are formed in an integrated circuit, it is not necessary to provide a discharge resistor or the like in the integrated circuit, so an oscillation circuit with excellent temperature characteristics can be obtained, and the chip area of the integrated circuit can be reduced.
第１図は本発明の一実施例を示した電気回路図、第２図
は第１図の動作を説明するための説明図、第３図は従来
例を示した電気回路図、第４図は第３図の動作を説明す
るための説明図である。
ＳＬ・・・・・・選択回路
ＭＲ・・・・・・カレントミラ−回路
ＲＧ・・・・・・抵抗
ＣＰ・・・・・・キャパシタ
ＳＷＩ・・・第１のスイッチング回路
ＳＷ２・・・第２のスイッチング回路
ＳＷ３・・・第３のスイッチング回路
第１図
第２図
以上Fig. 1 is an electric circuit diagram showing one embodiment of the present invention, Fig. 2 is an explanatory diagram for explaining the operation of Fig. 1, Fig. 3 is an electric circuit diagram showing a conventional example, and Fig. 4 3 is an explanatory diagram for explaining the operation of FIG. 3. FIG. SL... Selection circuit MR... Current mirror circuit RG... Resistor CP... Capacitor SWI... First switching circuit SW2... First 2 switching circuit SW3...Third switching circuit Figure 1 Figure 2 and above
Claims (1)
る選択回路と、 放電モードが選択されているときに、基準電流が流れる
基準トランジスタとミラー電流が流れるミラートランジ
スタとからなるカレントミラー回路と、 充電モードが選択されているときに充電電流が流れ、放
電モードが選択されているときに基準電流が流れる抵抗
と、 充電モードが選択されているときに充電電流が流れ、放
電モードが選択されているときにミラー電流が流れ、そ
の両端の電圧が上記選択回路の入力電圧に対応するキャ
パシタと、 充電モードが選択されているときに、上記抵抗と上記キ
ャパシタとに流れる充電電流の経路を形成する第１のス
イッチング回路と、 放電モードが選択されているときに、上記基準トランジ
スタと上記抵抗とに流れる基準電流の経路を形成する第
２のスイッチング回路と、 放電モードが選択されているときに、上記ミラートラン
ジスタと上記キャパシタとに流れるミラー電流の経路を
形成する第３のスイッチング回路と からなる発振回路。[Claims] A selection circuit that selects a charging mode or a discharging mode depending on an input voltage; and a current transistor comprising a reference transistor through which a reference current flows and a mirror transistor through which a mirror current flows when the discharge mode is selected. A mirror circuit, a resistor through which charging current flows when charge mode is selected and a reference current flows when discharge mode is selected, and a resistor through which charging current flows when charge mode is selected and discharge mode is selected. When the mirror current is selected, a mirror current flows through the capacitor, the voltage across which corresponds to the input voltage of the selection circuit, and when the charging mode is selected, the charging current flows through the resistor and the capacitor. a first switching circuit that forms a path for a reference current flowing through the reference transistor and the resistor when a discharge mode is selected; a second switching circuit that forms a path for a reference current flowing through the reference transistor and the resistor when a discharge mode is selected; an oscillation circuit comprising a third switching circuit that forms a path for a mirror current flowing through the mirror transistor and the capacitor when the mirror transistor is in use;
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1055920A JPH0652860B2 (en) | 1989-03-08 | 1989-03-08 | Oscillator circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1055920A JPH0652860B2 (en) | 1989-03-08 | 1989-03-08 | Oscillator circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02235427A true JPH02235427A (en) | 1990-09-18 |
| JPH0652860B2 JPH0652860B2 (en) | 1994-07-06 |
Family
ID=13012545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1055920A Expired - Fee Related JPH0652860B2 (en) | 1989-03-08 | 1989-03-08 | Oscillator circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0652860B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002100968A (en) * | 2000-09-26 | 2002-04-05 | Toshiba Lighting & Technology Corp | Voltage-to-frequency conversion circuit and lighting device for discharge lamp |
| JP2010233067A (en) * | 2009-03-27 | 2010-10-14 | Denso Corp | Waveform generation circuit |
-
1989
- 1989-03-08 JP JP1055920A patent/JPH0652860B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002100968A (en) * | 2000-09-26 | 2002-04-05 | Toshiba Lighting & Technology Corp | Voltage-to-frequency conversion circuit and lighting device for discharge lamp |
| JP4655347B2 (en) * | 2000-09-26 | 2011-03-23 | 東芝ライテック株式会社 | Voltage frequency conversion circuit and lighting device |
| JP2010233067A (en) * | 2009-03-27 | 2010-10-14 | Denso Corp | Waveform generation circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0652860B2 (en) | 1994-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6894543B2 (en) | Series terminated CMOS output driver with impedance calibration | |
| US5747978A (en) | Circuit for generating a reference voltage and detecting an under voltage of a supply and corresponding method | |
| US5670915A (en) | Accurate RC oscillator having peak - to - peak voltage control | |
| US6583607B1 (en) | Linear regulator with a selectable output voltage | |
| JP2006109689A (en) | Method and device for sensing positive and negative peak inductor currents without losses in high-side switch | |
| JP2002199702A (en) | Power converter with freely adjustable output voltage | |
| US20010017567A1 (en) | Internal voltage generation circuit | |
| TW201828601A (en) | Output circuit and method for providing an output current | |
| JP2004140144A (en) | Semiconductor device having resistive element | |
| JPH10271680A (en) | Power supply circuit | |
| JPH02235427A (en) | Oscillating circuit | |
| JPH10126223A (en) | Monolithic mos-sc circuit | |
| JPH10225106A (en) | Stabilized power supply circuit | |
| JP2000165214A (en) | Clocked comparator | |
| JPS63251820A (en) | Constant current source circuit | |
| JP3343833B2 (en) | Power amplifier | |
| JPH04261340A (en) | Constant current charging circuit | |
| JP3743125B2 (en) | Clamp circuit | |
| JPH0360514A (en) | Voltage controlled oscillator circuit | |
| JP2002191168A (en) | Dc-dc converter of charge pump type | |
| KR950003138B1 (en) | Device for determining circuit character | |
| JPS62130013A (en) | Delay device | |
| JPH06216722A (en) | Triangular wave oscillating circuit | |
| JPH0287211A (en) | Constant voltage circuit | |
| JPH0414311A (en) | Comparator circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |