JPH02235119A - Power supply circuit - Google Patents

Power supply circuit

Info

Publication number
JPH02235119A
JPH02235119A JP5728989A JP5728989A JPH02235119A JP H02235119 A JPH02235119 A JP H02235119A JP 5728989 A JP5728989 A JP 5728989A JP 5728989 A JP5728989 A JP 5728989A JP H02235119 A JPH02235119 A JP H02235119A
Authority
JP
Japan
Prior art keywords
circuit
output line
differential amplifier
current mirror
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5728989A
Other languages
Japanese (ja)
Inventor
Hisao Nagao
長尾 久夫
Kiyoshi Kumada
清 熊田
Kenji Suzuki
賢司 鈴木
Hironobu Izumi
出水 啓修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP5728989A priority Critical patent/JPH02235119A/en
Publication of JPH02235119A publication Critical patent/JPH02235119A/en
Pending legal-status Critical Current

Links

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

PURPOSE:To prevent the generation of abnormal voltage rise at the time of no load and high temperature by separating a Darlington circuit to be a differential amplifier from a differential amplifier circuit through plural current mirror circuits. CONSTITUTION:When a temperature is increased at the time of no load, voltage between the base and emitter of a control transistor(TR) is dropped and the base potential of an npn TR Tr6 of the Darlington circuit 9 to be a differential amplifier is dropped. On the other hand, the base of the TR Tr6 is separated from the collector of a TR Tr3 for inputting the feedback voltage of the differential amplifier circuit 7 through the 2nd and 3rd current mirror circuits 13, 14 and the base potential of the TR Tr6 in the circuit 9 is earthed through at least two TRs TR6, Tr7, a sufficient margin for the potential of the 3rd current mirror circuit 14 earthed through the 1st TR Tr6 is secured, so that the generation of abnormal rise of an output voltage due to the positive feedback of feedback control based upon the differential amplifier at the time of no load and high temperature can be prevented.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、pnp }ランジスタを直列制御素子として
用いた直列制御型の電源回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a series control type power supply circuit using a pnp transistor as a series control element.

〔従来の技術〕[Conventional technology]

pnp }ランジスタによる直列制御型の電源回路の一
例を第2図に示す。
FIG. 2 shows an example of a series control type power supply circuit using transistors.

この電源回路は、直流電源lと負荷2との間にpnp 
}ランジスタからなる制御用トランジスタTr,のエミ
ッターコレクタ間を直列に接続した定電圧回路であり、
以下に説明するように、この制御用トランジスタTr+
のベースに流れるドライブ電流を制御することにより負
荷2に一定の出力電圧を供給するようになっている。
This power supply circuit has a pnp connection between the DC power supply 1 and the load 2.
}It is a constant voltage circuit in which the emitter and collector of a control transistor Tr, consisting of a transistor, are connected in series,
As explained below, this control transistor Tr+
A constant output voltage is supplied to the load 2 by controlling the drive current flowing to the base of the load 2.

制御用トランジスタTr+の出力側には、抵抗R.と抵
抗R2からなる分圧抵抗回路3が負荷2に並列に接続さ
れている。そして、この分圧抵抗回路3における抵抗R
1と抵抗R2との接続点は、差動アンプ4における帰還
電圧入力Bに接続されている。また、差動アンプ4にお
ける基準電圧入力Aには、基準電圧源5が接続されてい
る。従って、この差動アンプ4は、基準電圧入力Aに基
準電圧源5の基準電圧が入力されると共に、帰還電圧入
力Bに電源回路の出力電圧を分圧抵抗回路3で分圧した
帰還電圧が入力され、これら基準電圧と帰還電圧との差
を増幅して差動増幅出力C−Dから出力することになる
. 上記差動アンプ4の差動増幅出力C−Dは、前記制御用
トランジスタTr,のベースと保護回路6との間に介し
て接続され、この制御用トランジスタTrtのドライブ
電流を制御するようになっている。従って、この電源回
路は、制御用トランジスタTr+に電源回路の出力電圧
を負帰還し、前記のように負荷2に供給される出力電圧
が常に一定に保たれるようにフィードバック制御を行う
ことになる。
A resistor R. is connected to the output side of the control transistor Tr+. A voltage dividing resistor circuit 3 consisting of a resistor R2 and a resistor R2 is connected in parallel to the load 2. Then, the resistance R in this voltage dividing resistor circuit 3
1 and resistor R2 is connected to feedback voltage input B in differential amplifier 4. Further, a reference voltage source 5 is connected to a reference voltage input A in the differential amplifier 4. Therefore, in this differential amplifier 4, the reference voltage of the reference voltage source 5 is input to the reference voltage input A, and the feedback voltage obtained by dividing the output voltage of the power supply circuit by the voltage dividing resistor circuit 3 is input to the feedback voltage input B. The difference between the reference voltage and the feedback voltage is amplified and output from the differential amplification output CD. The differential amplification output C-D of the differential amplifier 4 is connected between the base of the control transistor Tr and the protection circuit 6 to control the drive current of the control transistor Trt. ing. Therefore, this power supply circuit negatively feeds back the output voltage of the power supply circuit to the control transistor Tr+, and performs feedback control so that the output voltage supplied to the load 2 is always kept constant as described above. .

なお、上記保護回路6は、過電流保護回路、短絡保護回
路、過熱保護回路及び過電圧保護回路等からなり、この
電源回路や負荷2を保護するための回路である。
The protection circuit 6 includes an overcurrent protection circuit, a short circuit protection circuit, an overheat protection circuit, an overvoltage protection circuit, and the like, and is a circuit for protecting the power supply circuit and the load 2.

上記電源回路における従来の差動アンプ4を第3図に基
づいて説明する。
The conventional differential amplifier 4 in the above power supply circuit will be explained based on FIG. 3.

第2図で示した基準電圧入力Aと帰還電圧入力Bは、そ
れぞれ差動増幅回路7におけるnpn }ランジスタT
r2・Tr3のベースに接続されている。
The reference voltage input A and feedback voltage input B shown in FIG.
Connected to the bases of r2 and Tr3.

このnpn トランジスタTr.・Tr3は、ほぼ等し
い特性を有するトランジスタであり、エミックが共通の
エミッタ抵抗R3を介して接地電源GNDに接続される
と共に、各コレクタがそれぞれ第1出力線10及び第2
出力111に接続されている。また、これらの出力線1
0・11は、pnp }ランシスタT r a・Trs
からなるカレントミラー回路8を介し、さらにそれぞれ
抵抗R4 ・R5を介して電源VCCに接続されている
.この結果、差動増幅回路7は、基準電圧入力Aと帰還
電圧入力Bに入力された基準電圧と帰還電圧との差を出
力線10・11間に出力することになり、差動アンプ4
の入力段を構成する。
This npn transistor Tr. - Tr3 is a transistor having almost the same characteristics, and its emick is connected to the ground power supply GND via a common emitter resistor R3, and each collector is connected to the first output line 10 and the second output line, respectively.
Connected to output 111. Also, these output lines 1
0.11 is pnp } Runsistor T r a Trs
are connected to the power supply VCC through a current mirror circuit 8 consisting of the following resistors R4 and R5, respectively. As a result, the differential amplifier circuit 7 outputs the difference between the reference voltage input to the reference voltage input A and the feedback voltage input B and the feedback voltage between the output lines 10 and 11, and the differential amplifier 4
constitutes the input stage of

上記差動増幅回路7におけるnpn トランジスタTr
.のコレクタに接続する第2出力線11は、ダーリント
ン回路9におけるnpn }ランジスタTr.のベース
にも接続されている。このダーリントン回路9は、2個
のロpn}ランジスタTra・Tr−rを複合接続した
回路であり、差動アンプ4の出力段を構成することにな
る.そして、このダーリントン回路9におけるnpn 
トランジスタTr,のコレクタとエミッタがそれぞれ前
記差動増幅出力C−Dとなる。なお、差動増幅回路7に
おけるnpn }ランジスタTr3のコレクターヘース
間に接続されたコンデンサCは、発振防止用コンデンサ
である。
npn transistor Tr in the differential amplifier circuit 7
.. The second output line 11 connected to the collector of the transistor Tr. It is also connected to the base of. This Darlington circuit 9 is a circuit in which two transistors Tra and Tr-r are connected together, and constitutes the output stage of the differential amplifier 4. Then, npn in this Darlington circuit 9
The collector and emitter of the transistor Tr serve as the differential amplification output C-D, respectively. Note that the capacitor C connected between the collector haze of the npn transistor Tr3 in the differential amplifier circuit 7 is an oscillation prevention capacitor.

上記従来の差動アンプ4の動作を説明する。The operation of the conventional differential amplifier 4 will be explained.

第2図に示す負荷2の変動等により電源回路の出力電圧
が所定電圧より低下した場合、分圧抵抗回路3で分圧さ
れた帰還電圧も基準電圧源5の基準電圧より低下するこ
とになる。すると、差動アンプ4は、帰還電圧入力Bに
入力された帰還電圧が基準電圧入力Aに入力された基準
電圧よりも低くなるので、差動増幅回路7におけるnp
n }ランジスタTr3のコレクターエミッタ間に流れ
る電流が減少し、ダーリントン回路9におけるnpn 
}ランジスタTr=のコレ久ターエミッタ間を流れる電
流を増加させる。従って、制御用トランジスタTrlの
ドライブ電流が増加するので、出力電圧も上昇すること
になる。
If the output voltage of the power supply circuit drops below a predetermined voltage due to fluctuations in the load 2 shown in FIG. 2, the feedback voltage divided by the voltage dividing resistor circuit 3 will also fall below the reference voltage of the reference voltage source 5. . Then, in the differential amplifier 4, since the feedback voltage input to the feedback voltage input B becomes lower than the reference voltage input to the reference voltage input A, the np voltage in the differential amplifier circuit 7
n }The current flowing between the collector and emitter of the transistor Tr3 decreases, and the npn in the Darlington circuit 9 decreases.
}Increase the current flowing between the collector and emitter of transistor Tr=. Therefore, since the drive current of the control transistor Trl increases, the output voltage also increases.

また、第2図に示す負荷2の変動等により電源回路の出
力電圧が所定電圧よりも高くなった場合には、上記帰還
電圧も基準電圧より上昇することになる。すると、差動
アンプ4は、差動増幅回路?におけるnpn }ランジ
スタTr.のコレクターエミッタ間に流れる電流が増加
され、ダーリントン回路9におけるnpn }ランジス
タTryのコレクターエミッタ間を流れる電流を減少さ
せる。従って、第2図における制御用トランジスタTr
.のドライブ電流が減少するので、出力電圧も低下する
ことになる. この結果、差動アンプ4は、電源回路の出力電圧が常に
一定に保たれるように制御用トランジスタTr.に負帰
還を加えることができる。
Furthermore, if the output voltage of the power supply circuit becomes higher than a predetermined voltage due to a change in the load 2 shown in FIG. 2, etc., the feedback voltage will also rise above the reference voltage. Then, is the differential amplifier 4 a differential amplifier circuit? npn } transistor Tr. The current flowing between the collector and emitter of the npn transistor Try in the Darlington circuit 9 is increased, and the current flowing between the collector and emitter of the transistor Try in the Darlington circuit 9 is decreased. Therefore, the control transistor Tr in FIG.
.. Since the drive current of the motor decreases, the output voltage also decreases. As a result, the differential amplifier 4 uses the control transistor Tr so that the output voltage of the power supply circuit is always kept constant. You can add negative feedback to us.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

ところが、上記第3図に示す差動アンプ4を用いたので
は、温度上昇によるトランジスタのベースーエミッタ間
電圧VStの低下により、無負荷高温時に電源回路の出
力電圧が異常に上昇するという問題点が発生していた。
However, when using the differential amplifier 4 shown in FIG. 3 above, there is a problem in that the output voltage of the power supply circuit abnormally increases at no-load high temperature due to a decrease in the base-emitter voltage VSt of the transistor due to temperature rise. was occurring.

即ち、トランジスタのベースーエミツタ間電圧v1■は
、負の温度特性を有し、温度の上昇に伴って電圧が低下
することになる。そこで、無負荷時に温度が上昇すると
、この電圧v0の低下により、ダーリントン回路9にお
けるnpロトランジスタTr.のベース電位が低《なる
.ところが、帰還電圧入力Bに入力される帰還電圧は、
温度にかかわらず一定となる基準電圧源5の基準電圧と
同電位に保たれるために、温度上昇が大きくなると、こ
のnpn }ランジスタTr.のベース電位よりも相対
的に高くなる。このため、差動増幅回路7におけるnp
n }ランジスタTr,がベースーコレクタ間に順方向
のバイアスを加えられて飽和するので、帰還電圧に基づ
く差動アンプ4によるフィードバック制御が働かなくな
る。
That is, the base-emitter voltage v1■ of the transistor has a negative temperature characteristic, and the voltage decreases as the temperature rises. Therefore, when the temperature rises during no-load, this voltage v0 decreases, causing the npro transistor Tr in the Darlington circuit 9 to rise. The base potential of becomes low. However, the feedback voltage input to feedback voltage input B is
Since the potential is maintained at the same potential as the reference voltage of the reference voltage source 5, which is constant regardless of the temperature, when the temperature rise becomes large, this npn} transistor Tr. becomes relatively higher than the base potential of Therefore, the np in the differential amplifier circuit 7
n } transistor Tr, is saturated by applying a forward bias between its base and collector, so that the feedback control by the differential amplifier 4 based on the feedback voltage no longer works.

また、上記のようにダーリントン回路9におけるnpn
トランジスタTr.のベース電位が低下すると、カレン
トミラー回路8におけるpnpトランジスタTr5から
の流入電流が増加し、制御用トランジスタTr.のドラ
イブ電流も増加することになる。すると、電源回路の出
力電圧が上昇し、それに伴って、帰還電圧も上昇するの
で、上記npn }ランジスタTr3におけるベースー
コレクタ間の順方向バイアス電圧がさらに高くなる。そ
して、このように順方向バイアス電圧がさらに高《なる
と、npn }ランジスタTr.のベースーコレクタ間
を介して帰還電圧入力Bからもダーリントン回路9に電
流が流れ込むようになる. この結果、無負荷高温時には、差動アンプ4による制御
用トランジスタT r 1のフィードバック制御が正帰
還ループを構成することになり、電源回路の出力電圧が
直流電源lの電圧からWII御用トラ.ンジスタTr.
の飽和電圧を差し引いた値まで急上昇するという異常を
発生することになる。
Also, as mentioned above, npn in the Darlington circuit 9
Transistor Tr. When the base potential of Tr. The drive current will also increase. Then, the output voltage of the power supply circuit increases, and the feedback voltage also increases accordingly, so that the base-collector forward bias voltage of the npn transistor Tr3 further increases. When the forward bias voltage becomes higher in this way, the npn transistor Tr. Current also flows into the Darlington circuit 9 from the feedback voltage input B via the base-collector of the circuit. As a result, when there is no load at high temperature, the feedback control of the control transistor T r 1 by the differential amplifier 4 forms a positive feedback loop, and the output voltage of the power supply circuit changes from the voltage of the DC power supply l to the WII standard transistor. Njista Tr.
This results in an abnormality in which the voltage suddenly rises to the value obtained by subtracting the saturation voltage.

〔課題を解決するための手段〕[Means to solve the problem]

本発明に係る電源回路は、上記課題を解決するために、
2個のトランジスタの各ベースの入力電圧の差をそれぞ
れ一端が抵抗を介して電源に接続され他端が各コレクタ
に接続された第1出力線と第2出力線との間に出力する
差動増幅回路と、この差動増幅回路の差動出力を複合接
続された2個のトランジスタによって増幅するダーリン
トン回路とからなる差動アンプを有し、この差動アンプ
における差動増幅回路の2入力にそれぞれ出力電圧に随
伴して変化する帰還電圧と所定の基準電圧とを入力し、
ダーリントン回路の出力によってpnp}ランジスタか
らなる直列制御素子を制御することにより上記出力電圧
を基準電圧に応じた一定電圧に保つ電源回路において、
それぞれ一端が抵抗を介して電源に接続され、他端が接
地された第3出力線と第4出力線とが設けられると共に
、差動増幅回路における第1出力線が第1カレントミラ
ー回路を介して第4出力線に接続され、第2出力線が第
2カレントミラー回路を介して第3出力線に接続され、
この第3出力線の第2カレントミラー回路と接地間が第
3カレントミラー回路を介して第4出力線の第1カレン
トミラー回路と接地間に接続され、かつ、この第4出力
線における第1カレントミラー回路と第3カレントミラ
ー回路との間にダーリントン回路における初段のトラン
ジスタのベースが接続された差動アンプを有することを
特徴としている. 〔作 用〕 差動アンプにおける差動増幅回路の一方のトランジスタ
のベースに入力される基準電圧と他方のトランジスタの
ベースに入力される帰還電圧とが一致する場合には、こ
の2個のトランジスタの動作状態が等しくなり第1出力
線と第2出力線との間に差動出力が現れない. しかしながら、帰還電圧が基準電圧よりも高くなると、
この帰還電圧を入力するトランジスタを通じて第2出力
線に流れる電流が増加する。すると、第2カレントミラ
ー回路を介して第3出力線に流れる電流が増加し、さら
に第3カレントミラー回路を介して第4出力線に流れる
電流も増加することになる。ところが、第1出力線に流
れる電流は相対的に減少するので、第1カレントミラー
回路を介して第4出力線に流れる電流も減少することに
なる。従って、第4出力線におけるこれらカレントミラ
ー回路の間に接続されたダーリントン回路では、第1カ
レントミラー回路側からの電流の流入が制限されると共
に、第3カレントミラー回路側に電流を引き抜かれるこ
とになり、差動アンプの出力が低下する。
In order to solve the above problems, the power supply circuit according to the present invention has the following features:
A differential circuit that outputs the difference between the input voltages of the bases of two transistors between a first output line and a second output line, each of which has one end connected to the power supply via a resistor and the other end connected to each collector. It has a differential amplifier consisting of an amplifier circuit and a Darlington circuit that amplifies the differential output of the differential amplifier circuit using two compositely connected transistors. Input a feedback voltage and a predetermined reference voltage that each change in accordance with the output voltage,
In a power supply circuit that maintains the output voltage at a constant voltage according to a reference voltage by controlling a series control element consisting of a pnp} transistor by the output of the Darlington circuit,
A third output line and a fourth output line are provided, each having one end connected to the power supply via a resistor and the other end grounded, and a first output line in the differential amplifier circuit is connected to the power supply via a first current mirror circuit. the second output line is connected to the third output line via the second current mirror circuit;
The second current mirror circuit of the third output line and the ground are connected via the third current mirror circuit to the first current mirror circuit of the fourth output line and the ground. It is characterized by having a differential amplifier in which the base of the first stage transistor in the Darlington circuit is connected between the current mirror circuit and the third current mirror circuit. [Function] When the reference voltage input to the base of one transistor of the differential amplifier circuit in the differential amplifier matches the feedback voltage input to the base of the other transistor, the voltage of these two transistors The operating states are equal and no differential output appears between the first and second output lines. However, when the feedback voltage becomes higher than the reference voltage,
The current flowing to the second output line increases through the transistor that inputs this feedback voltage. Then, the current flowing to the third output line via the second current mirror circuit increases, and the current flowing to the fourth output line via the third current mirror circuit also increases. However, since the current flowing through the first output line is relatively reduced, the current flowing through the first current mirror circuit into the fourth output line is also reduced. Therefore, in the Darlington circuit connected between these current mirror circuits in the fourth output line, the inflow of current from the first current mirror circuit side is restricted, and the current is drawn out to the third current mirror circuit side. , and the output of the differential amplifier decreases.

また、帰還電圧が基準電圧よりも低くなると、この帰還
電圧を入力するトランジスタを通じて第2出力線に流れ
る電流が減少する。すると、第2カレントミラー回路を
介して第3出力線に流れる電流が減少し、さらに第3カ
レントミラー回路を介して第4出力線に流れる電流も減
少することになる。ところが、第1出力線に流れる電流
は相対的に増加するので、第1カレントミラー回路を介
して第4出力線に流れる電流も増加することになる。従
って、第4出力線においては第1カレントミラー回路側
からの電流が第3カレントミラー回路で制限されるので
、これらカレントミラー回路の間に接続されたダーリン
トン回路に流れ込む電流が増加し、差動アンプの出力が
向上する。
Furthermore, when the feedback voltage becomes lower than the reference voltage, the current flowing to the second output line through the transistor that inputs this feedback voltage decreases. Then, the current flowing to the third output line via the second current mirror circuit decreases, and the current flowing to the fourth output line via the third current mirror circuit also decreases. However, since the current flowing in the first output line relatively increases, the current flowing in the fourth output line via the first current mirror circuit also increases. Therefore, in the fourth output line, the current from the first current mirror circuit side is limited by the third current mirror circuit, so the current flowing into the Darlington circuit connected between these current mirror circuits increases, and the differential Improves amplifier output.

この結果、電源回路の直列制御素子には、この差動アン
プを介して出力電圧が負帰還されるので、この出力電圧
を基準電圧に応じた一定電圧に保つことができる。
As a result, the output voltage is negatively fed back to the series control element of the power supply circuit via this differential amplifier, so that the output voltage can be maintained at a constant voltage according to the reference voltage.

ここで、無負荷時に温度が上昇すると、トランジスタの
ベースーエミッタ間電圧VIIEの低下により、ダーリ
ントン回路における初段のトランジスタのベース電位が
低くなる。ところが、このダーリントン回路における初
段のトランジスタのベースと差動増幅回路における帰還
電圧を入力する他方のトランジスタのコレクタとは、第
2カレントミラー回路と第3カレントミラー回路とを介
して分離されている。また、ダーリントン回路における
初段のトランジスタのベース電位は、少なくとも2段の
トランジスタを介して接地されるので、最低でも電圧■
.の2倍以上の電位を有する。これに対して、第3カレ
ントミラー回路における第4出力線側は、1段のトラン
ジスタを介して接地されるので、電圧V0以上の電位を
有する。このため、無負荷高温時にダーリントン回路に
おける初段のトランジスタのベース電位が低くなったと
しても、このダーリントン回路に電流が流入するという
おそれがなくなる. 従って、無負荷高温時に差動アンプによるフィードバッ
ク制御が正帰還となって出力電圧が異常に上昇するとい
うことがなくなる。
Here, when the temperature rises under no load, the base potential of the first stage transistor in the Darlington circuit decreases due to a decrease in the base-emitter voltage VIIE of the transistor. However, the base of the first-stage transistor in this Darlington circuit and the collector of the other transistor that inputs the feedback voltage in the differential amplifier circuit are separated via a second current mirror circuit and a third current mirror circuit. In addition, the base potential of the first stage transistor in the Darlington circuit is grounded through at least two stage transistors, so at least the voltage
.. It has a potential more than twice that of . On the other hand, the fourth output line side of the third current mirror circuit is grounded through one stage of transistors, and therefore has a potential higher than the voltage V0. Therefore, even if the base potential of the first-stage transistor in the Darlington circuit becomes low at high temperature with no load, there is no fear that current will flow into the Darlington circuit. Therefore, the feedback control by the differential amplifier does not become positive feedback at high temperature with no load, and the output voltage does not rise abnormally.

また、上記のように第3カレントミラー回路の動作点が
低下しダイナミックレンジが拡大するので、リップル除
去率の向上を図ることができるようになる。
Further, as described above, the operating point of the third current mirror circuit is lowered and the dynamic range is expanded, so that the ripple removal rate can be improved.

〔実施例〕〔Example〕

本発明の一実施例を第1図に基づいて説明すれば、以下
の通りである。
An embodiment of the present invention will be described below based on FIG.

本実施例では、前記第2図で例示した直列制御型の電源
回路と同じ構成のものを示す。この電源回路は、直流電
−tA1と負荷2との間にpnp }ランジスタからな
る制御用トランジスタTr+のエミソターコレクタ間を
直列に接続した定電圧回路であり、分圧抵抗回路3で分
圧した帰還電圧と基準電圧源5の基準電圧との差を差動
アンプ4で増幅して上記制御用トランジスタTrlのベ
ースに流れるドライブ電流を制御することにより、負荷
2に一定の出力電圧を供給するようになっている。
This embodiment shows the same configuration as the series control type power supply circuit illustrated in FIG. 2 above. This power supply circuit is a constant voltage circuit in which the emitter collector of a control transistor Tr+ consisting of a pnp transistor is connected in series between the DC current -tA1 and the load 2, and the feedback voltage is divided by a voltage dividing resistor circuit 3. A constant output voltage is supplied to the load 2 by amplifying the difference between the voltage and the reference voltage of the reference voltage source 5 by the differential amplifier 4 and controlling the drive current flowing to the base of the control transistor Trl. It has become.

本実施例の電源回路における差動アンプ4の構成を第1
図に基づいて説明する。なお、説明の便宜上、前記第3
図に示した従来例と同一の機能を有する構成部材には、
同じ符号を付記する。
The configuration of the differential amplifier 4 in the power supply circuit of this embodiment is as follows.
This will be explained based on the diagram. For convenience of explanation, the third
Components that have the same functions as the conventional example shown in the figure include:
The same symbols are added.

第2図で示した基準電圧入力Aと帰還電圧入力Bは、そ
れぞれ差動増幅回路7におけるnpn }ランジスタT
 r t・Tr,1のベースに接続されている。
The reference voltage input A and feedback voltage input B shown in FIG.
It is connected to the base of r t·Tr,1.

このnpn }ランジスタTrz・Tr,は、ほぼ等し
い特性を有するトランジスタであり、エミッタが共通の
エミッタ抵抗R,を介して接地電源GNDに接続されて
いる。二〇差動増幅回路7におけるnpnトランジスタ
Trzのコレクタは、一端が抵抗Rl+を介して電源V
CCに接続された第1出力線lOの他端に接続されてい
る。また、npn }ランジスタTr.のコレクタは、
一端が抵抗RI2を介して電源VCCに接続された第2
出力線11の他端に接続されている。従って、この差動
増幅回路7は、基準電圧入力Aと帰還電圧入力Bに入力
された基準電圧と帰還電圧との差を第1出力線10と第
2出力線11との間に出力することになり、差動アンプ
4の入力段を構成する。なお、この差動増幅回路7は、
エミッタ抵抗R,に代えて定電流回路を接続することも
できる。
The npn } transistors Trz·Tr, are transistors having substantially the same characteristics, and their emitters are connected to the ground power supply GND via a common emitter resistor R,. 20 The collector of the npn transistor Trz in the differential amplifier circuit 7 has one end connected to the power supply V via the resistor Rl+.
It is connected to the other end of the first output line IO connected to CC. In addition, npn } transistor Tr. The collector of
A second terminal whose one end is connected to the power supply VCC via a resistor RI2.
It is connected to the other end of the output line 11. Therefore, this differential amplifier circuit 7 outputs the difference between the reference voltage input to the reference voltage input A and the feedback voltage input B and the feedback voltage between the first output line 10 and the second output line 11. This constitutes the input stage of the differential amplifier 4. Note that this differential amplifier circuit 7 is
A constant current circuit can also be connected in place of the emitter resistor R.

?記差動増輻回路7におけるnpn }ランジスタTr
zのコレクタに接続する第1出力線10は、第1カレン
トミラー回路12を介して第4出力線16に接続されて
いる。また、npn トランジスタTr3のコレクタに
接続する第2出,力線11は、第2カレントミラー回路
13を介して第3出力線15に接続されている。この第
3出力線15は、一端が抵抗Rlffを介して電源VC
Cに接続されると共に、他端が接地電源GNDに接続さ
れた回路である。
? npn} transistor Tr in the differential amplifier circuit 7
A first output line 10 connected to the collector of z is connected to a fourth output line 16 via a first current mirror circuit 12. Further, a second output line 11 connected to the collector of the npn transistor Tr3 is connected to a third output line 15 via a second current mirror circuit 13. This third output line 15 has one end connected to the power supply VC through a resistor Rlff.
This circuit is connected to C and has the other end connected to a ground power supply GND.

また、第4出力線16は、一端が抵抗Rl4を介して電
源VCCに接続されると共に、他端が接地電源GNDに
接続された回路である。そして、これら第3出力線l5
と第4出力線16とは、それぞれ第2カレントミラー回
路13より接地電源GND側と第1カレントミラー回路
12より接地電源GNDとが第3カレントミラー回路1
4を介して接続されている。
Further, the fourth output line 16 is a circuit in which one end is connected to the power supply VCC via a resistor Rl4, and the other end is connected to the ground power supply GND. And these third output lines l5
and the fourth output line 16 are connected to the ground power supply GND from the second current mirror circuit 13 and from the first current mirror circuit 12 to the ground power supply GND from the third current mirror circuit 1, respectively.
Connected via 4.

第1カレントミラー回路12は、互いにベース同士が接
続された2個のpnp トランジスタTr.・Tr+■
によって構成され、pnp }ランジスタTrll の
コレクターエミッタ間が第1出力線10上に介入される
と共に、pnpトランジスタTr+zのコレクターエミ
ッタ間が第4出力線I6上に介入されている。また、こ
のpnp }ランジスタTr,,は、コレクターベース
間が接続されている。従って、第4出力線16には、こ
の第1カレントミラー回路12によって第1出力線10
と等しい電流が流れ込む。
The first current mirror circuit 12 includes two pnp transistors Tr. whose bases are connected to each other.・Tr+■
The collector-emitter of the pnp transistor Trll is connected to the first output line 10, and the collector-emitter of the pnp transistor Tr+z is connected to the fourth output line I6. Further, the collector bases of the pnp } transistors Tr, , are connected to each other. Therefore, the fourth output line 16 is connected to the first output line 10 by this first current mirror circuit 12.
A current equal to flows in.

第2カレントミラー回路13は、互いにベース同士が接
続された2個のpnp トランジスタTr口・Tr,.
によって構成され、pnp }ランジスタTrl3のコ
レクターエミッタ間が第2出力線11上に介入されると
共に、pnp }ランジスタTrzのコレクターエミッ
タ間が第3出力線15上に介入されている。また、この
pnp }ランジスタTrHは、コレクターベース間が
接続されている。従って、第3出力i15には、この第
2カレントミラー回路13によって第2出力線1lと等
しい電流が流れ込む。
The second current mirror circuit 13 includes two pnp transistors Tr, .
The collector-emitter of the pnp} transistor Trl3 is connected to the second output line 11, and the collector-emitter of the pnp} transistor Trz is connected to the third output line 15. In addition, the collector bases of this pnp transistor TrH are connected. Therefore, the second current mirror circuit 13 causes a current equal to that of the second output line 1l to flow into the third output i15.

第3カレントミラー回路14は、抵抗RIS及び抵抗R
l&を介して互いにベース同士が接続された2個のnp
n }ランジスタTrH  ・Tr..によって構成さ
れ、npn トランジスタTr.,のコレクターエミッ
タ間が第3出力線15上の第2カレントミラー回路13
より接地電源GND側に介入されると共に、npnトラ
ンジスタT r r hのコレクターエミンタ間が第4
出力線16上の第1カレントミラー回路.1 2より接
地電源GND側に介入されている。
The third current mirror circuit 14 includes a resistor RIS and a resistor R.
Two np bases connected to each other via l&
n }Transistor TrH ・Tr. .. and an npn transistor Tr. , the second current mirror circuit 13 on the third output line 15 is connected between the collector and emitter of
In addition, the collector-emitter of the npn transistor T r r h is connected to the fourth
First current mirror circuit on output line 16. 1 2 is interposed on the ground power supply GND side.

また、このnpn }ランジスタTr.5のコルクタは
、抵抗R+5と抵抗Rl6との接続点に接続されている
。従って、第4出力線l6には、この第3カレントミラ
ー回路14によって第3出力線I5と等しい電流が流れ
る。なお、第3カレントミラー回路14におけるnpn
 }ランジスタT r r hのコレクターベース間に
接続されたコンデンサCは、発振防止用コンデンサであ
る。
In addition, this npn} transistor Tr. Corctor 5 is connected to the connection point between resistor R+5 and resistor Rl6. Therefore, the third current mirror circuit 14 causes a current equal to that of the third output line I5 to flow through the fourth output line l6. Note that npn in the third current mirror circuit 14
}The capacitor C connected between the collector base of the transistor T r r h is an oscillation prevention capacitor.

上記第4出力線16における第1カレントミラー回路1
2と第3カレントミラー回路14との間には、ダーリン
トン回路9におけるnpn }ランジスタTr,のベー
スが接続されている。このダーリントン回路9は、2個
のnpn }ランジスタTr6・Tryを複合接続した
回路であり、、差動アンプ4の出力段を構成することに
なる。そして、このダーリントン回路9におけるnpn
 }ランジスタTr7のコレクタとエミッタがそれぞれ
差動アンプ4の差動増幅出力C−Dとなる.なお、この
ダーリントン回路9におけるnpn }ランジスタTr
.のエミッタとnpn }ランジスタTr,のエミッタ
との間に接続された抵抗Rl?は、ブリーダ抵抗である
The first current mirror circuit 1 in the fourth output line 16
2 and the third current mirror circuit 14, the base of the npn} transistor Tr in the Darlington circuit 9 is connected. This Darlington circuit 9 is a circuit in which two npn transistors Tr6 and Tr6 are connected in a composite manner, and constitutes the output stage of the differential amplifier 4. Then, npn in this Darlington circuit 9
}The collector and emitter of the transistor Tr7 serve as the differential amplification output C-D of the differential amplifier 4, respectively. Note that the npn} transistor Tr in this Darlington circuit 9
.. A resistor Rl? is connected between the emitter of the transistor Tr and the emitter of the transistor Tr? is the bleeder resistance.

上記のように差動アンプ4が構成された電源回路の動作
を説明する. 第2図に示す負荷2の変動等により電源回路の出力電圧
が所定電圧よりも高くなると、分圧抵抗回路3で分圧さ
れた帰還電圧も基準電圧源5の基準電圧より上昇するこ
とになる。
The operation of the power supply circuit configured with the differential amplifier 4 as described above will be explained. When the output voltage of the power supply circuit becomes higher than a predetermined voltage due to fluctuations in the load 2 shown in FIG. .

すると、差動アンプ4では、帰還電圧入力Bに入力され
た帰還電圧が基準電圧入力Aに入力された基準電圧より
も高くなるので、差動増幅回路7におけるnpn }ラ
ンジスタTr.のコレクターエミッタ間に流れる電流が
増加し、第2出力線1工に流れる電流も増加する。この
ため、第2カレントミラー回路l3により第3出力線1
5に流れ込む電流が増加し、さらに第3カレントミラー
回路14により第4出力線16に流れる電流も増加する
.ところが、差動増幅回路7におけるnpn }ランジ
スタTrzのコレクターエミッタ間を通じて第1出力線
10に流れる電流が相対的に減少するので、第1カレン
トミラー回路l2により第4出力線16に流れ込む電流
も減少することになる。従って、第4出力線16におけ
るこれらカレントミラー回路12・14との間に接続さ
れたダーリントン回路9は、第1カレントミラー回路1
2側からの電流の流入が制限されると共に、第3カレン
トミラー回路工4側に電流を引き抜かれることになり、
差動アンプ4における差動増幅出力C−Dに流れるドラ
イブ電流を減少させる。
Then, in the differential amplifier 4, the feedback voltage input to the feedback voltage input B becomes higher than the reference voltage input to the reference voltage input A, so that the npn} transistor Tr. The current flowing between collector and emitter increases, and the current flowing through the second output line 1 also increases. Therefore, the third output line 1 is
5 increases, and the current flowing to the fourth output line 16 due to the third current mirror circuit 14 also increases. However, since the current flowing into the first output line 10 through the collector-emitter of the npn transistor Trz in the differential amplifier circuit 7 is relatively reduced, the current flowing into the fourth output line 16 by the first current mirror circuit l2 is also reduced. I will do it. Therefore, the Darlington circuit 9 connected between these current mirror circuits 12 and 14 on the fourth output line 16 is connected to the first current mirror circuit 1.
The inflow of current from the 2nd side is restricted, and the current is drawn to the 3rd current mirror circuit 4 side,
The drive current flowing to the differential amplification output C-D in the differential amplifier 4 is reduced.

また、第2図に示す負荷2の変動等により電源回路の出
力電圧が所定電圧よりも低くなると、分圧抵抗回路3で
分圧された帰還電圧も基準電圧源5の基準電圧より低下
することになる。
Furthermore, when the output voltage of the power supply circuit becomes lower than a predetermined voltage due to fluctuations in the load 2 shown in FIG. become.

すると、差動アンプ4では、帰還電圧入力Bに入力され
た帰還電圧が基準電圧入力Aに入力された基準電圧より
も低くなるので、差動増幅回路7におけるnpn }ラ
ンジスタTrsのコレクターエミッタ間に流れる電流が
減少し、第2出力41111に流れる電流も減少する.
このため、第2カレントミラー回路13により第3出力
線l5に流れ込む電流が減少し、さらに第3カレントミ
ラー回路14により第4出力線16に流れる電流も減少
する.ところが、差動増幅回路7におけるnpn }ラ
ンジスタTr.のコレクターエミッタ間を通じて第1出
力線10に流れる電流が相対的に増加するので、第1カ
レントミラー回路l2により第4出力線16に流れ込む
電流も増加することになる。従って、第4出力線16に
おいては第1カレントミラー回路l2での電流増加が第
3カレントミラー回路14で制限されるので、これらカ
レントミラー回路12・14との間に接続されたダーリ
ントン回路9に流れ込む電流が増加し、差動アンプ4に
おける差動増幅出力C−Dに流れるドライブ電流を増加
させる。
Then, in the differential amplifier 4, the feedback voltage input to the feedback voltage input B becomes lower than the reference voltage input to the reference voltage input A. The current that flows decreases, and the current that flows to the second output 41111 also decreases.
Therefore, the second current mirror circuit 13 reduces the current flowing into the third output line 15, and the third current mirror circuit 14 also reduces the current flowing into the fourth output line 16. However, in the differential amplifier circuit 7, the npn} transistor Tr. Since the current flowing into the first output line 10 through the collector-emitter of the first current mirror circuit 12 increases relatively, the current flowing into the fourth output line 16 by the first current mirror circuit l2 also increases. Therefore, in the fourth output line 16, since the increase in current in the first current mirror circuit l2 is limited by the third current mirror circuit 14, the Darlington circuit 9 connected between these current mirror circuits 12 and 14 is The current flowing in increases, and the drive current flowing into the differential amplification output CD in the differential amplifier 4 increases.

この結果、差動アンプ4は、従来と同様に電源回路の出
力電圧が常に一定に保たれるように、第2図に示す制御
用トランジスタTr.に負帰還のフィードバック制御を
加えることができる。
As a result, the differential amplifier 4 uses the control transistor Tr shown in FIG. 2 so that the output voltage of the power supply circuit is always kept constant as in the conventional case. It is possible to add negative feedback control to the

ここで、無負荷時に温度が上昇すると、トランジスタの
ベースーエミッタ間電圧VIIEの低下により、ダーリ
ントン回路9におけるnpn トランジスタTr.のベ
ース電位が低《なる。ところが、このロpnトランジス
タTr6のベースと差動増幅回路7において帰還電圧を
入力するnpn トランジスタTr3のコレクタとは、
第2カレントミラー回路13と第3カレントミラー回路
14を介して分離されている。また、ダーリントン回路
9におけるnpnトランジスタTrhのベース電位は、
少なくとも2段のnpn トランジスタTra・Trv
を介して接地されるので、最低でも電圧V.Eの2倍以
上の電位を有する。これに対して、第3カレントミラー
回路14におけるnpn }ランジスタTr..のコレ
クタは、1段のnpn トランジスタTr,.を介して
接地されるので、電圧■.以上の電位を有する。このた
め、温度上昇によりダーリントン回路9におけるnpn
 }ランジスタTrhのベース電位が低くなったとして
も、このダーリントン回路9に差動増幅回路7における
npn }ランジスタTr.や第3カレントミラー回路
14側から電流が流入することがない。
Here, when the temperature rises under no load, the base-emitter voltage VIIE of the transistor decreases, causing the npn transistor Tr. The base potential of becomes low. However, the base of this NPN transistor Tr6 and the collector of the NPN transistor Tr3, which inputs the feedback voltage in the differential amplifier circuit 7, are as follows.
They are separated via a second current mirror circuit 13 and a third current mirror circuit 14. Furthermore, the base potential of the npn transistor Trh in the Darlington circuit 9 is
At least two stages of npn transistors Tra and Trv
Since it is grounded via V. It has a potential more than twice that of E. On the other hand, in the third current mirror circuit 14, the npn} transistor Tr. .. The collectors of the NPN transistors Tr, . Since it is grounded through the voltage ■. It has the above potential. Therefore, due to temperature rise, npn in Darlington circuit 9
}Even if the base potential of transistor Tr. Also, no current flows from the third current mirror circuit 14 side.

従って、無負荷高温時に差動アンプ4によるフィードバ
ック制御が正帰還となって出力電圧が異常に上昇すると
いうことがなくなる。
Therefore, there is no possibility that the feedback control by the differential amplifier 4 becomes positive feedback and the output voltage abnormally increases at high temperature with no load.

また、上記のように第3カレントミラー回路14の動作
点が低下しダイナミックレンジが拡大するので、リップ
ル除去率の向上を図ることができるようになる。
Further, as described above, the operating point of the third current mirror circuit 14 is lowered and the dynamic range is expanded, so that the ripple removal rate can be improved.

〔発明の効果〕〔Effect of the invention〕

本発明に係る電源回路は、以上のように、2個のトラン
ジスタの各ベースの入力電圧の差をそれぞれ一端が抵抗
を介して電源に接続され他端が各コレクタに接続された
第1出力線と第2出力線との間に出力する差動増幅回路
と、この差動増幅回路の差動出力を複合接続された2個
のトランジスタによって増幅するダーリントン回路とか
らなる差動アンプを有し、この差動アンプにおける差動
増幅回路の2入力にそれぞれ出力電圧に随伴して変化す
る帰還電圧と所定の基準電圧とを入力し、ダーリントン
回路の出力によってpnp トランジスタからなる直列
制御素子を制御することにより上記出力電圧を基準電圧
に応じた一定電圧に保つ電源回路において、それぞれ一
端が抵抗を介して電源に接続され、他端が接地された第
3出力線と第4出力線とが設けられると共に、差動増幅
回路における第1出力線が第1カレントミラー回路を介
して第4出力線に接続され、第2出力線が第2カレント
ミラー回路を介して第3出力線に接続され、この第3出
力線の第2カレントミラー回路と接地間が第3カレント
ミラー回路を介して第4出力線の第1カレントミラー回
路と接地間に接続され、かつ、この第4出力線における
第1カレントミラー回路と第3カレントミラー回路との
間にダーリントン回路における初段のトランジスタのべ
一スが接続された差動アンプを有する構成をなしている
As described above, the power supply circuit according to the present invention converts the difference between the input voltages of the bases of the two transistors into the first output line, which has one end connected to the power supply via the resistor and the other end connected to each collector. and a second output line, and a Darlington circuit that amplifies the differential output of the differential amplifier circuit with two compositely connected transistors, In this differential amplifier, a feedback voltage that changes in accordance with the output voltage and a predetermined reference voltage are input to two inputs of the differential amplifier circuit, respectively, and a series control element consisting of a pnp transistor is controlled by the output of the Darlington circuit. In the power supply circuit that maintains the output voltage at a constant voltage according to the reference voltage, a third output line and a fourth output line are provided, each of which has one end connected to the power supply via a resistor and the other end grounded. , the first output line in the differential amplifier circuit is connected to the fourth output line via the first current mirror circuit, the second output line is connected to the third output line via the second current mirror circuit, and the second output line is connected to the third output line via the second current mirror circuit. The second current mirror circuit of the third output line and the ground are connected between the first current mirror circuit of the fourth output line and the ground via the third current mirror circuit, and the first current mirror circuit of the fourth output line is connected between the second current mirror circuit of the third output line and the ground. The configuration includes a differential amplifier in which the base of the first stage transistor in the Darlington circuit is connected between the circuit and the third current mirror circuit.

これにより、ダーリントン回路と差動増幅回路とが2段
のカレントミラー回路を介して分離されると共に、ダー
リントン回路の入力の電位が第4出力線に接続する第3
カレントミラー回路の電位に対して十分な余裕を持つ・
ことになる。このため、無負荷高温時に差動アンプによ
るフィードバック制御が正帰還となって出力電圧が異常
に上昇するということがなくなる。また、第3カレント
ミラー回路の動作点が低下しダイナミックレンジが拡大
する。
As a result, the Darlington circuit and the differential amplifier circuit are separated through the two-stage current mirror circuit, and the potential of the input of the Darlington circuit is connected to the third output line connected to the fourth output line.
Have sufficient margin for the potential of the current mirror circuit.
It turns out. This prevents the feedback control by the differential amplifier from becoming positive feedback and causing the output voltage to abnormally increase at high temperatures with no load. Furthermore, the operating point of the third current mirror circuit is lowered and the dynamic range is expanded.

従って、本発明の電源回路は、無負荷高温時の異常な電
圧上昇を防止することができるという効果を奏する。ま
た、ダイナミックレンジの拡大により、リップル除去率
の向上を図ることができるという効果も併せて奏する。
Therefore, the power supply circuit of the present invention has the effect of being able to prevent an abnormal voltage rise at high temperature with no load. Furthermore, by expanding the dynamic range, it is also possible to improve the ripple removal rate.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示すものであって、電源回
路における差動アンプの回路図である。 第2図は電源回路の回路図である。第3図は従来例を示
すものであって、電源回路における差動アンプの回路図
である。 4は差動アンプ、7は差動増幅回路、9はダーリントン
回路、10は第1出力線、11は第2出力線、12は第
1カレントミラー回路、13は第2カレントミラー回路
、14は第3カレントミラー回路、15は第3出力線、
16は第4出力線、Tr,は制御用トランジスタ(直列
制御.素子)、Tr2はnpロトランジスタ(差動増幅
回路のトランジスタ)、Tr..はnpn }ランジス
タ(差動増幅回路のトランジスタ)、Tr=はnpn 
}ランジスタ(ダーリントン回ハの初段のトランジスタ
)、Tr7はnpnトランジスタ(ダーリントン回路の
トランジスタ)、RIIは抵抗(第1出力線に接続され
た抵抗)、Rl!は抵抗(第2出力線に接続された抵抗
)、R+aは抵抗(第3出力線に接続された抵抗)、R
14は抵抗(第4出力線に接続された抵抗)、■.は電
源、GNDは接地電源(接地)である。
FIG. 1 shows one embodiment of the present invention, and is a circuit diagram of a differential amplifier in a power supply circuit. FIG. 2 is a circuit diagram of the power supply circuit. FIG. 3 shows a conventional example, and is a circuit diagram of a differential amplifier in a power supply circuit. 4 is a differential amplifier, 7 is a differential amplifier circuit, 9 is a Darlington circuit, 10 is a first output line, 11 is a second output line, 12 is a first current mirror circuit, 13 is a second current mirror circuit, 14 is a 3rd current mirror circuit, 15 is the 3rd output line,
16 is a fourth output line, Tr is a control transistor (series control element), Tr2 is an npro transistor (transistor of a differential amplifier circuit), Tr. .. is npn } transistor (transistor of differential amplifier circuit), Tr= is npn
} transistor (first stage transistor of Darlington circuit C), Tr7 is an npn transistor (transistor of Darlington circuit), RII is a resistor (resistance connected to the first output line), Rl! is the resistance (the resistance connected to the second output line), R+a is the resistance (the resistance connected to the third output line), R
14 is a resistor (resistance connected to the fourth output line), ■. is a power supply, and GND is a ground power supply (ground).

Claims (1)

【特許請求の範囲】[Claims] 1、2個のトランジスタの各ベースの入力電圧の差をそ
れぞれ一端が抵抗を介して電源に接続され他端が各コレ
クタに接続された第1出力線と第2出力線との間に出力
する差動増幅回路と、この差動増幅回路の差動出力を複
合接続された2個のトランジスタによって増幅するダー
リントン回路とからなる差動アンプを有し、この差動ア
ンプにおける差動増幅回路の2入力にそれぞれ出力電圧
に随伴して変化する帰還電圧と所定の基準電圧とを入力
し、ダーリントン回路の出力によってpnpトランジス
タからなる直列制御素子を制御することにより上記出力
電圧を基準電圧に応じた一定電圧に保つ電源回路におい
て、それぞれ一端が抵抗を介して電源に接続され、他端
が接地された第3出力線と第4出力線とが設けられると
共に、差動増幅回路における第1出力線が第1カレント
ミラー回路を介して第4出力線に接続され、第2出力線
が第2カレントミラー回路を介して第3出力線に接続さ
れ、この第3出力線の第2カレントミラー回路と接地間
が第3カレントミラー回路を介して第4出力線の第1カ
レントミラー回路と接地間に接続され、かつ、この第4
出力線における第1カレントミラー回路と第3カレント
ミラー回路との間にダーリントン回路における初段のト
ランジスタのベースが接続された差動アンプを有するこ
とを特徴とする電源回路。
The difference between the input voltages of the bases of one or two transistors is output between a first output line and a second output line, each of which has one end connected to the power supply via a resistor and the other end connected to each collector. It has a differential amplifier consisting of a differential amplifier circuit and a Darlington circuit that amplifies the differential output of the differential amplifier circuit using two transistors connected in a complex manner. By inputting a feedback voltage and a predetermined reference voltage that change in accordance with the output voltage, and controlling a series control element consisting of a pnp transistor by the output of the Darlington circuit, the output voltage is kept constant according to the reference voltage. In the power supply circuit that maintains the voltage, a third output line and a fourth output line are provided, each having one end connected to the power supply via a resistor and the other end being grounded, and a first output line in the differential amplifier circuit is provided. The second output line is connected to the third output line via the second current mirror circuit, and the third output line is connected to the second current mirror circuit and grounded. is connected between the first current mirror circuit of the fourth output line and the ground via the third current mirror circuit, and the fourth
A power supply circuit comprising a differential amplifier in which a base of a first stage transistor in a Darlington circuit is connected between a first current mirror circuit and a third current mirror circuit in an output line.
JP5728989A 1989-03-09 1989-03-09 Power supply circuit Pending JPH02235119A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5728989A JPH02235119A (en) 1989-03-09 1989-03-09 Power supply circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5728989A JPH02235119A (en) 1989-03-09 1989-03-09 Power supply circuit

Publications (1)

Publication Number Publication Date
JPH02235119A true JPH02235119A (en) 1990-09-18

Family

ID=13051393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5728989A Pending JPH02235119A (en) 1989-03-09 1989-03-09 Power supply circuit

Country Status (1)

Country Link
JP (1) JPH02235119A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006099500A (en) * 2004-09-30 2006-04-13 Mitsumi Electric Co Ltd Regulator circuit
US7675725B2 (en) 2006-11-13 2010-03-09 Sharp Kabushiki Kaisha Constant voltage output circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5342141B2 (en) * 1974-08-20 1978-11-09
JPS59182757A (en) * 1983-04-01 1984-10-17 Fuji Xerox Co Ltd Power source device for thermal printing head

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5342141B2 (en) * 1974-08-20 1978-11-09
JPS59182757A (en) * 1983-04-01 1984-10-17 Fuji Xerox Co Ltd Power source device for thermal printing head

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006099500A (en) * 2004-09-30 2006-04-13 Mitsumi Electric Co Ltd Regulator circuit
US7675725B2 (en) 2006-11-13 2010-03-09 Sharp Kabushiki Kaisha Constant voltage output circuit

Similar Documents

Publication Publication Date Title
US4788508A (en) Pop noise suppression circuit for audio amplifier
GB2117203A (en) Level shifting circuit
JPS6126730B2 (en)
JPH02235119A (en) Power supply circuit
JP2533201B2 (en) AM detection circuit
US3434066A (en) Low-distortion bias-controlled transistor amplifier
JPS6019166B2 (en) push pull power amplifier
JP2001284969A (en) Power amplifier
EP0508711B1 (en) Transistor direct-coupled amplifier
JP2623954B2 (en) Variable gain amplifier
US20030201828A1 (en) Operational amplifier
JP2845065B2 (en) Operational amplifier
JPS5915124Y2 (en) power amplifier circuit
JP3150002B2 (en) Output circuit
JPS5926098B2 (en) Proximity switch
JPS6029223Y2 (en) Overvoltage protection circuit
JPS6214725Y2 (en)
JP3349334B2 (en) Differential amplifier
JP3338274B2 (en) Power amplifier circuit
JP2914145B2 (en) Pulse output circuit
JPH0119284B2 (en)
JPH04223706A (en) Input terminal circuit
JPH0258911A (en) Power amplifier circuit
JPS6325769Y2 (en)
JPH02235121A (en) Short circuit protective circuit for power supply circuit