JPH02228044A - Charge transfer device - Google Patents

Charge transfer device

Info

Publication number
JPH02228044A
JPH02228044A JP4659589A JP4659589A JPH02228044A JP H02228044 A JPH02228044 A JP H02228044A JP 4659589 A JP4659589 A JP 4659589A JP 4659589 A JP4659589 A JP 4659589A JP H02228044 A JPH02228044 A JP H02228044A
Authority
JP
Japan
Prior art keywords
layer
polysilicon layer
contact hole
polysilicon
transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4659589A
Other languages
Japanese (ja)
Other versions
JP2830016B2 (en
Inventor
Hideo Kanbe
秀夫 神戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP1046595A priority Critical patent/JP2830016B2/en
Publication of JPH02228044A publication Critical patent/JPH02228044A/en
Application granted granted Critical
Publication of JP2830016B2 publication Critical patent/JP2830016B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

PURPOSE:To lower the resistance of wiring and prevent the fluctuation of potential in a transfer region by connecting the first semiconductor layer acting as a transfer electrode to the second semiconductor layer through a contact hole and connecting the second semiconductor layer to a metal wiring layer in a region other than the contact hole. CONSTITUTION:There is the first polysilicon layer 14 acting as a transfer electrode on a transfer region 12 and the first polysilicon layer 14 is connected to the second polysilicon layer 17 by a contact hole 16 located on the above layer 14. Then the second polysilicon layer 17 is connected to a metal wiring layer 19 on the second polysilicon layer except a part on the contact hole. Then the position of the contact hole 16 which is formed between the first and second polysilicon layers 14 and 17 and the position where the metal wiring layer 19 on the second polysilicon layer is connected to the second polysilicon layer 17 hold different positions in terms of a plane layout. Then the lower part of a region at which the metal wiring layer 19 is connected to the polysilicon layer 17 allows the first polysilicon layer 14 to be positioned in such a manner that the first polysilicon layer 14 does not have an effect on potential. In this way, lowering of the resistance of wiring is performed and the fluctuation of work functions is thus prevented.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は転送領域上に形成された転送電極により電荷が
転送される電荷転送装置に関し、特に、金属配線層を半
導体層に接続させる構造の電荷転送装置に関する。
Detailed Description of the Invention [Field of Industrial Application] The present invention relates to a charge transfer device in which charges are transferred by a transfer electrode formed on a transfer region, and particularly to a charge transfer device having a structure in which a metal wiring layer is connected to a semiconductor layer. The present invention relates to a charge transfer device.

〔発明の概要〕[Summary of the invention]

本発明は、転送領域上に形成された転送電極により電荷
が転送される電荷転送装置において、転送電極となる第
1の半導体層をコンタクトホール介して第2の半導体層
に接続させ、その第2の半導体層を上記コンタクトホー
ル以外の領域で金属配線層と接続させることにより、配
線の低抵抗化と転送領域のポテンシャルの変動を防止す
るものである。
The present invention provides a charge transfer device in which charges are transferred by a transfer electrode formed on a transfer region, in which a first semiconductor layer serving as a transfer electrode is connected to a second semiconductor layer via a contact hole, and the second semiconductor layer is connected to the second semiconductor layer through a contact hole. By connecting the semiconductor layer with the metal wiring layer in a region other than the contact hole, the resistance of the wiring can be reduced and the potential of the transfer region can be prevented from changing.

〔従来の技術〕[Conventional technology]

COD等の電荷転送装置においては、高速な転送を行う
ためや、配線層の微細化のために、転送電極のシート抵
抗の低減が求められている。そして、このような転送電
極の低抵抗化を図る技術としては、特開昭56−873
79号公報のように、転送電極の一部に接続するように
アルミニウム配線層等の金属薄膜を設け、その金属薄膜
を介して転送電極に転送りロックパルスを印加する技術
が知られまた、転送電極の低抵抗化を図るために、高融
点金属層を形成したり、シリサイド層を形成する技術も
知られる。また、アルミニウム配線層を転送電極上に形
成するものでは、アルミニウム配線層の下層に金属との
反応を防止するためのモリブデンやチタン等のバリヤメ
タル層を形成する技術がある。
In a charge transfer device such as a COD, it is required to reduce the sheet resistance of a transfer electrode in order to perform high-speed transfer or to miniaturize a wiring layer. As a technique for reducing the resistance of such transfer electrodes, Japanese Patent Application Laid-Open No. 56-873
As disclosed in Japanese Patent No. 79, a technique is known in which a metal thin film such as an aluminum wiring layer is provided to be connected to a part of the transfer electrode, and a transfer lock pulse is applied to the transfer electrode via the metal thin film. In order to reduce the resistance of the electrode, techniques for forming a high melting point metal layer or a silicide layer are also known. Further, in the case where an aluminum wiring layer is formed on a transfer electrode, there is a technique of forming a barrier metal layer of molybdenum, titanium, or the like under the aluminum wiring layer to prevent reaction with metal.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

ところが、シリサイド層の形成や、高融点金属層の形成
を行う構造の電荷転送装置においては、酸化膜等の絶縁
膜を良好に形成することが困難なため、低抵抗化を実現
しながら転送電極同士をオーバーラツプさせて形成する
ことが難しい。
However, in charge transfer devices that have a structure in which a silicide layer or a high-melting point metal layer is formed, it is difficult to form an insulating film such as an oxide film well, so it is difficult to form a good insulating film such as an oxide film. It is difficult to form them by overlapping them.

また、転送電極に金属薄膜を接続し、その金属薄膜を介
して転送りロックパルスを供給する電荷転送装置では、
転送電極上に直接金属薄膜を形成した場合に、その金属
薄膜の下部の仕事関数の変動からポテンシャルウェルの
深さが変わり、設計値通りの電荷の転送が行えない。
In addition, in a charge transfer device in which a metal thin film is connected to a transfer electrode and a transfer lock pulse is supplied via the metal thin film,
When a thin metal film is formed directly on the transfer electrode, the depth of the potential well changes due to variations in the work function below the metal thin film, making it impossible to transfer charge as designed.

また、バリヤメタル層を形成するものでは、下地の絶縁
膜(酸化膜)との選択比がとれない等の問題が生じる。
Further, in the case of forming a barrier metal layer, there arise problems such as an inability to maintain a selectivity with respect to the underlying insulating film (oxide film).

そこで、本発明は上述の技術的な課題に鑑み、低抵抗化
を実現すると共に、バリヤメタル層の問題を解決し、さ
らに転送領域のポテンシャルの変動を防止するような電
荷転送装置の捉供を目的とする。
Therefore, in view of the above-mentioned technical problems, the present invention aims to provide a charge transfer device that achieves low resistance, solves the problem of the barrier metal layer, and further prevents fluctuations in the potential of the transfer region. shall be.

〔課題を解決するための手段〕[Means to solve the problem]

上述の目的を達成するために、本発明の電荷転送装置は
、電荷を転送するための転送領域と、その転送領域上に
形成され転送電極として機能する第1の半導体層と、そ
の第1の半導体層を覆う絶縁膜と、上記第1の半導体層
上の上記絶縁膜に形成されたコンタクトホールと、その
コンタクトホールにより上記第1の半導体層に接続する
第2の半導体層と、上記コンタクトホール上以外の上記
第2の半導体層上で該第2の半導体層と接続する金属配
線層とを有していることを特徴としている。
In order to achieve the above object, the charge transfer device of the present invention includes a transfer region for transferring charges, a first semiconductor layer formed on the transfer region and functioning as a transfer electrode, and a first semiconductor layer formed on the transfer region and functioning as a transfer electrode. an insulating film covering a semiconductor layer, a contact hole formed in the insulating film on the first semiconductor layer, a second semiconductor layer connected to the first semiconductor layer through the contact hole, and the contact hole. It is characterized by having a metal wiring layer connected to the second semiconductor layer on the second semiconductor layer other than the top.

本発明において第1の半導体層及び第2の半導体層は、
例えばポリシリコン層等の材料からなる。
In the present invention, the first semiconductor layer and the second semiconductor layer are
For example, it is made of a material such as a polysilicon layer.

第1の半導体層が単層でも良く、複数層からなる構造で
も良い。また、第2の半導体層は、第1の半導体層の最
上層よりも上部に形成される半導体層であり、第1の半
導体層との間に絶縁膜を介する。第2の半導体層の一部
が転送電極として機能しても良い、この第2の半導体層
も単層、複数層を問わない。また、電荷転送装置はエリ
ア状或いはライン状に配列された受光部を有する固体撮
像装置であっても良い。金属配線層の一例としてはアル
ミニウム配線層が挙げられるが、他の高融点金属、シリ
サイド層等であっても良い。
The first semiconductor layer may be a single layer or may have a structure consisting of multiple layers. Further, the second semiconductor layer is a semiconductor layer formed above the uppermost layer of the first semiconductor layer, and an insulating film is interposed between the second semiconductor layer and the first semiconductor layer. A part of the second semiconductor layer may function as a transfer electrode, and this second semiconductor layer does not matter whether it is a single layer or multiple layers. Furthermore, the charge transfer device may be a solid-state imaging device having light receiving sections arranged in an area or in a line. An example of the metal wiring layer is an aluminum wiring layer, but other high melting point metals, silicide layers, etc. may also be used.

〔作用〕[Effect]

本発明の電荷転送装置では、第1の半導体層と第2の半
導体層の間に形成されるコンタクトホールの位置と、第
2の半導体層上に形成される金属層&AltlNが該第
2の半導体層に接続する位置が平面レイアウトからみて
異なる位置にされる。このため、金属配線層が第2の半
導体層に接続する領域の下部には、第1の半導体層がポ
テンシャルに影響する形で位置することがなくなり、低
抵抗化が行われると共に仕事関数の変動の問題が解決さ
れ、そのバリアメタルは不要となる。
In the charge transfer device of the present invention, the position of the contact hole formed between the first semiconductor layer and the second semiconductor layer and the metal layer &AltIN formed on the second semiconductor layer are The positions connected to the layers are different from the planar layout. Therefore, the first semiconductor layer is not located below the region where the metal wiring layer connects to the second semiconductor layer in a manner that affects the potential, resulting in lower resistance and fluctuations in the work function. This problem is solved and the barrier metal becomes unnecessary.

〔実施例〕〔Example〕

本発明の好適な実施例を図面を参照しながら説明する。 Preferred embodiments of the present invention will be described with reference to the drawings.

第1の実施例 本実施例は、金属配線層をアルミニウム配線層とし、そ
のアルミニウム配線層の下層であって第1層目のポリシ
リコン層のコンタクトホール上に緩衝層が形成される例
である。
First Example This example is an example in which the metal wiring layer is an aluminum wiring layer, and a buffer layer is formed over the contact hole of the first layer of polysilicon layer, which is a layer below the aluminum wiring layer. .

その構造は、第1図に示すように、シリコン基板11の
表面に電荷を転送するための転送領域12が形成される
。この転送領域12には、トランスファ一部或いはスト
レージ部を形成するように所要の不純物が導入される。
In its structure, as shown in FIG. 1, a transfer region 12 for transferring charges is formed on the surface of a silicon substrate 11. Required impurities are introduced into this transfer region 12 so as to form a transfer part or a storage part.

転送領域12上には、絶縁膜13を介して転送電極とな
る第1のポリシリコン層14が形成される。この第1の
ポリシリコン層14は、図示を省略しているが、断面に
垂直な方向で他のポリシリコン層に絶縁膜を介して隣接
する。その第1のポリシリコン層14は、第1層目或い
は第2層目のポリシリコン層である。
A first polysilicon layer 14 serving as a transfer electrode is formed on the transfer region 12 with an insulating film 13 interposed therebetween. Although not shown, this first polysilicon layer 14 is adjacent to another polysilicon layer via an insulating film in a direction perpendicular to the cross section. The first polysilicon layer 14 is a first or second polysilicon layer.

第1のポリシリコン層14は層間絶縁膜15に被覆され
る。この眉間絶縁膜15には、コンタクトホール16が
形成され、コンタクトホール16の底部には第1のポリ
シリコン層14が臨む。
First polysilicon layer 14 is covered with interlayer insulating film 15 . A contact hole 16 is formed in this glabellar insulating film 15, and the first polysilicon layer 14 faces the bottom of the contact hole 16.

第2の半導体層である第2のポリシリコン層17は、そ
のコンタクトホール16を介して第1のポリシリコン層
14に接続する。すなわち、第2のポリシリコン層17
は、コンタクトホール16の領域で第1のポリシリコン
層14に接続し、その領域の周囲では眉間絶縁膜15上
にまで及んで形成され、第2のポリシリコンN17の端
部は、その眉間絶縁膜15上に設けられている。なお、
第2のポリシリコンJii17は、例えば第3層目のポ
リシリコン層である。
A second polysilicon layer 17, which is a second semiconductor layer, is connected to the first polysilicon layer 14 through its contact hole 16. That is, the second polysilicon layer 17
is connected to the first polysilicon layer 14 in the area of the contact hole 16, and is formed to extend over the glabellar insulating film 15 around that area, and the end of the second polysilicon layer N17 is connected to the glabellar insulating film 15. It is provided on the membrane 15. In addition,
The second polysilicon Jii17 is, for example, a third polysilicon layer.

そして、第2のポリシリコン層17のコンタクトホール
16の領域上には、緩衝N18が形成される。この緩衝
層18は、次のアルミニウム配線層19と第2のポリシ
リコン層17の相互の拡散を防止するための層であり、
例えばシリコン酸化層やシリコン窒化層を用いて形成さ
れる。この緩衝層1日が形成される領域は、コンタクト
ホール16上の領域であり、コンタクトホール16にか
かる領域の第2のポリシリコン層17は緩衝層18によ
って覆われる。
A buffer N18 is then formed over the contact hole 16 region of the second polysilicon layer 17. This buffer layer 18 is a layer for preventing mutual diffusion between the next aluminum wiring layer 19 and the second polysilicon layer 17,
For example, it is formed using a silicon oxide layer or a silicon nitride layer. The region where this buffer layer 1 is formed is the region above the contact hole 16, and the second polysilicon layer 17 in the region over the contact hole 16 is covered with the buffer layer 18.

コンタクトホール16の領域で緩衝層18に覆われた第
2のポリシリコン層17は、緩衝層18から外側の領域
すなわちコンタクトホール16の領域以外の領域でアル
ミニウム配線層19と接続する。アルミニウム配線層1
9を配線層とすることでポリシリコン層に比べてシート
抵抗を低減できる。そして、緩衝層18がコンタクトホ
ール16の領域に存在することから、アルミニウム配線
層19によって転送領域12のポテンシャルが変動する
ような弊害が抑制される。
The second polysilicon layer 17 covered with the buffer layer 18 in the area of the contact hole 16 is connected to the aluminum wiring layer 19 in the area outside the buffer layer 18, that is, in the area other than the area of the contact hole 16. Aluminum wiring layer 1
By using 9 as a wiring layer, sheet resistance can be reduced compared to a polysilicon layer. Furthermore, since the buffer layer 18 exists in the region of the contact hole 16, adverse effects such as fluctuations in the potential of the transfer region 12 due to the aluminum wiring layer 19 are suppressed.

このように本実施例の電荷転送装置では、アルミニウム
配線層19が第2のポリシリコン層17を介して第1の
ポリシリコン層14に接続するが、第1のポリシリコン
層14と第2のポリシリコン[17の間のコンタクトホ
ール16上には緩衝層18が形成され、この緩衝層18
によって、アルミニウム配線層19とポリシリコン層1
4の相互の拡散を防止できる。このため第1のポリシリ
コン層14の下部の転送領域12のポテンシャルの変動
を防止することができ、バリアメタルのエツチングの問
題も生じない、勿論、アルミニウム配線層19により配
線層の低抵抗化を図ることが可能である。
In this way, in the charge transfer device of this embodiment, the aluminum wiring layer 19 is connected to the first polysilicon layer 14 via the second polysilicon layer 17, but the first polysilicon layer 14 and the second A buffer layer 18 is formed on the contact hole 16 between the polysilicon [17], and this buffer layer 18
The aluminum wiring layer 19 and the polysilicon layer 1 are
It is possible to prevent mutual diffusion of 4. Therefore, it is possible to prevent fluctuations in the potential of the transfer region 12 under the first polysilicon layer 14, and there is no problem of barrier metal etching.Of course, the aluminum wiring layer 19 can reduce the resistance of the wiring layer. It is possible to achieve this goal.

なお、上述の実施例においては、シリコン基板11の表
面に転送領域12のみ形成しているが、受光部、その他
の領域を有する構造であっても良い、アルミニウム配v
Aii19は光遮蔽用を兼用するものでも良い。
In the above-described embodiment, only the transfer region 12 is formed on the surface of the silicon substrate 11, but the aluminum distribution may have a structure having a light receiving section and other regions.
Aii19 may also be used for light shielding.

第2の実施例 本実施例は、第2のポリシリコン層が延在されてアルミ
ニウム配線層が接続される例であり、第2図に示す構造
を有する。
Second Embodiment This embodiment is an example in which the second polysilicon layer is extended and connected to an aluminum wiring layer, and has the structure shown in FIG.

第2図に示すように、その構造は、シリコン基板21の
表面に電荷を転送するための転送領域22が形成される
。この転送類、域22には、トランスファ一部或いはス
トレージ部を形成するように所要の不純物が導入される
。転送領域22上には、絶縁膜23を介して転送電極と
なる第1のポリシリコン層24が形成され、断面に垂直
な方向で他のポリシリコン層に絶縁膜を介して隣接する
。その第1のポリシリコン層24は、第1層目或いは第
2層目のポリシリコン層とされ、眉間絶縁膜25に被覆
される。この層間絶縁膜25には、コンタクトホール2
6が第1のポリシリコン層24を露出させるように形成
される。
As shown in FIG. 2, in the structure, a transfer region 22 for transferring charges is formed on the surface of a silicon substrate 21. Required impurities are introduced into this transfer area 22 so as to form a transfer part or a storage part. A first polysilicon layer 24 serving as a transfer electrode is formed on the transfer region 22 with an insulating film 23 interposed therebetween, and is adjacent to another polysilicon layer with the insulating film interposed in a direction perpendicular to the cross section. The first polysilicon layer 24 is the first or second polysilicon layer, and is covered with the glabella insulating film 25. This interlayer insulating film 25 has a contact hole 2
6 is formed to expose the first polysilicon layer 24.

第2の半導体層である第2のポリシリコン層27は、そ
のコンタクトホール26を介して第1のポリシリコン層
24に接続し、そこからさらに眉間絶縁膜25上に延在
される形状にパターニングされている、このように延在
された第2のポリシリコン層27には、眉間絶縁膜2日
が被覆され、その眉間絶縁膜28を開口してアルミニウ
ム配線層30との接続を図るためのコンタクトホール2
9が形成される。そして、そのコンタクトホール29に
配線のシート抵抗を低減するためのアルミニウム配線層
30が形成される。ここで、コンタクトホール29の位
置は、第1のポリシリコン層24上のコンタクトホール
26の領域上の位置ではなく、コンタクトホール26の
領域以外の位置であって、眉間絶縁膜25上に延在され
た第2のポリシリコン層27の部分に形成される。この
ように2つのコンタクトホール26,29の位置がずれ
るために、アルミニウム配線層30による仕事関数の変
動が抑えられ、転送領域22のポテンシャルの変動を抑
制することができる。
The second polysilicon layer 27, which is a second semiconductor layer, is connected to the first polysilicon layer 24 through the contact hole 26, and is patterned to extend further onto the glabella insulating film 25. The second polysilicon layer 27 extended in this manner is covered with a glabellar insulating film 28, and the glabellar insulating film 28 is opened to connect with the aluminum wiring layer 30. contact hole 2
9 is formed. Then, an aluminum wiring layer 30 is formed in the contact hole 29 to reduce the sheet resistance of the wiring. Here, the position of the contact hole 29 is not a position on the area of the contact hole 26 on the first polysilicon layer 24, but a position other than the area of the contact hole 26, and extends on the glabella insulating film 25. It is formed in the portion of the second polysilicon layer 27 that has been removed. Since the positions of the two contact holes 26 and 29 are shifted in this manner, fluctuations in the work function due to the aluminum wiring layer 30 can be suppressed, and fluctuations in the potential of the transfer region 22 can be suppressed.

上述したように本実施例の電荷転送装置では、2つコン
タクトホール26,29の位置が異なるために、転送領
域22のポテンシャルの変動が抑えられ、さらにアルミ
ニュームのスパイク等の問題も防止される。
As described above, in the charge transfer device of this embodiment, since the two contact holes 26 and 29 are located at different positions, fluctuations in the potential of the transfer region 22 are suppressed, and problems such as aluminum spikes are also prevented. .

なお、本実施例においては、シリコン基板11の表面に
転送領域12のみ形成しているが、受光部1その他の領
域を有する構造であっても良い。
In this embodiment, only the transfer region 12 is formed on the surface of the silicon substrate 11, but a structure having the light receiving section 1 and other regions may be used.

第3の実施例 本実施例は、第2のポリシリコン層が転送電極の一部と
して機能する例である。
Third Embodiment This embodiment is an example in which the second polysilicon layer functions as a part of the transfer electrode.

その構造は、第3図に示すように、シリコン基板31の
表面に電荷を転送するための転送領域32が形成される
。転送領域32上には、絶縁膜33を介して第1の半導
体層である第1のポリシリコン層34が形成され、転送
電極として機能する。
In its structure, as shown in FIG. 3, a transfer region 32 for transferring charges is formed on the surface of a silicon substrate 31. A first polysilicon layer 34, which is a first semiconductor layer, is formed on the transfer region 32 with an insulating film 33 interposed therebetween, and functions as a transfer electrode.

この第1のポリシリコン層34は第1層目のポリシリコ
ン層である。この第1のポリシリコン層34は絶縁膜3
5に被覆され、その絶縁膜35にはコンタクトホール3
6が形成される。そして、このコンタクトホール36を
介して第2層目のポリシリコン層からなる第2のポリシ
リコン層37が接続する。第2のポリシリコン層37は
第1のポリシリコン層34上から絶縁膜33上まで延在
される。従って、第1のポリシリコンN34と第2のポ
リシリコン層37が転送電極として機能し、転送領域2
2のそれぞれ対応する領域が不純物の打ち分は等により
ストレージ部とトランスファー部として機能する。
This first polysilicon layer 34 is the first polysilicon layer. This first polysilicon layer 34 is the insulating film 3
5, and a contact hole 3 is formed in the insulating film 35.
6 is formed. A second polysilicon layer 37 made of a second polysilicon layer is connected through this contact hole 36. Second polysilicon layer 37 extends from above first polysilicon layer 34 to above insulating film 33 . Therefore, the first polysilicon layer 34 and the second polysilicon layer 37 function as transfer electrodes, and the transfer region 2
The corresponding regions of 2 function as a storage section and a transfer section depending on the impurity concentration, etc.

そして、第2のポリシリコン層37には、絶縁膜38が
被覆し、この絶縁膜38には第2のポリシリコン層37
とアルミニウム配線層40を接続させるためのコンタク
トホール39が形成される。
The second polysilicon layer 37 is covered with an insulating film 38, and the second polysilicon layer 37 is covered with the insulating film 38.
A contact hole 39 is formed for connecting the aluminum wiring layer 40 to the aluminum interconnection layer 40 .

そして、そのコンタクトホール39上にアルミニウム配
線層40が所要のパターンで形成され、このアルミニウ
ム配線層40を介して各ポリシリコン層37.34に転
送りロック信号が供給される。
Then, an aluminum wiring layer 40 is formed in a desired pattern on the contact hole 39, and a transfer lock signal is supplied to each polysilicon layer 37, 34 through this aluminum wiring layer 40.

ここで、コンタクトホール39の位置は、コンタクトホ
ール36上以外の位置とされる。このために、アルミニ
ウム配線層40による仕事関数の変動が抑えられ、転送
領域32のポテンシャルの変動を抑制することができる
。また、バリャメクルを必要とせずに、アロイスパイク
を防止できることになる。
Here, the contact hole 39 is located at a position other than above the contact hole 36. Therefore, fluctuations in the work function due to the aluminum wiring layer 40 can be suppressed, and fluctuations in the potential of the transfer region 32 can be suppressed. In addition, alloy spikes can be prevented without the need for variamecle.

第4の実施例 本実施例は、3層のポリシリコン層を有する構造で、ア
ルミニウム配線層の悪影響を防止する例である。
Fourth Embodiment This embodiment has a structure having three polysilicon layers and is an example of preventing the adverse effects of an aluminum wiring layer.

その構造は、第4図に示すように、シリコン基板41上
に絶縁膜43が形成される。この絶縁膜43の下部のシ
リコン基板41の表面には、所要の領域に不純物が導入
されて、転送領域等が形成される(図示せず。)。この
絶縁膜43上には、転送電極として機能する第1のポリ
シリコン層44がバターニングされて形成される。第1
のポリシリコン層44は第1層目のポリシリコン層であ
る。この第1のポリシリコン層44は絶縁膜45に被覆
される。その絶縁膜45には第1のポリシリコン層44
上でコンタクトホール46が形成される。
In its structure, as shown in FIG. 4, an insulating film 43 is formed on a silicon substrate 41. On the surface of the silicon substrate 41 under the insulating film 43, impurities are introduced into required regions to form transfer regions and the like (not shown). A first polysilicon layer 44 functioning as a transfer electrode is formed on this insulating film 43 by patterning. 1st
The polysilicon layer 44 is the first polysilicon layer. This first polysilicon layer 44 is covered with an insulating film 45. The insulating film 45 includes a first polysilicon layer 44.
A contact hole 46 is formed above.

次に、第2層目のポリシリコン層を用いて、第2の半導
体層である第2のポリシリコン層47゜48が形成され
る。第2のポリシリコン層47は、コンタクトホール4
6を介して第1のポリシリコン層44に接続され、その
コンタクトホール46から第1のポリシリコン層44上
の絶縁膜45上に沿って延在する。また、第2のポリシ
リコン層48は、第1のポリシリコン層44に絶縁膜4
5を介して隣接し、一端が第1のポリシリコン層44上
に重なると共に、他端側が絶縁膜43を介してシリコン
基板41に臨む。従って、第2のポリシリコン層48は
、そのシリコン基板41の表面のポテンシャルの制御に
用いられる。さらに、第2のポリシリコン層48上には
、絶縁膜49を介して第3層目のポリシリコン層50が
形成される。
Next, a second polysilicon layer 47 and 48, which is a second semiconductor layer, is formed using the second polysilicon layer. The second polysilicon layer 47 has contact holes 4
6 to the first polysilicon layer 44 , and extends from the contact hole 46 along the insulating film 45 on the first polysilicon layer 44 . Further, the second polysilicon layer 48 has an insulating film 4 on the first polysilicon layer 44.
5, one end overlaps the first polysilicon layer 44, and the other end faces the silicon substrate 41 via the insulating film 43. Therefore, the second polysilicon layer 48 is used to control the potential of the surface of the silicon substrate 41. Furthermore, a third polysilicon layer 50 is formed on the second polysilicon layer 48 with an insulating film 49 interposed therebetween.

この第3層目のポリシリコン層50も第2のポリシリコ
ン層4日と同様の断面形状を有し、一端が第2のポリシ
リコン層48上に重なると共に、他端側か絶縁膜43を
介してシリコン基板41に臨んで形成される。この第3
層目のポリシリコン層50も第2のポリシリコン層48
と同様に、シリコン基板41の表面のポテンシャルの制
御に用いられる。
This third polysilicon layer 50 also has the same cross-sectional shape as the second polysilicon layer 4, with one end overlapping the second polysilicon layer 48 and the other end overlapping the insulating film 43. It is formed facing the silicon substrate 41 through it. This third
The second polysilicon layer 50 is also the second polysilicon layer 48
Similarly, it is used to control the potential on the surface of the silicon substrate 41.

これら第2のポリシリコン層47.48.第3層目のポ
リシリコン層50は、それぞれ層間絶縁膜51に被覆さ
れる。そして、それぞれ各ポリシリコン層47,48.
50には、その眉間絶縁膜51を開口してコンタクトホ
ール52,53.54が形成される。ここで、コンタク
トホール52の位置は、コンタクトホール46の位置と
は平面上ずれたものとされる。また、コンタクトホール
53.54の下部の第2のポリシリコン層48゜第3N
目のポリシリコン層50は、それぞれ他のポリシリコン
層44.48に対して上側に重ね合わされており、その
重なって上側になった端部側でそれぞれコンタクトホー
ル53,54が形成されている。そして、これらコンタ
クトホール52゜53.54を介して各アルミニウム配
線層55が各ポリシリコン層47,48.50に接続し
ている。
These second polysilicon layers 47, 48 . The third polysilicon layer 50 is covered with an interlayer insulating film 51, respectively. Then, each polysilicon layer 47, 48 .
50, contact holes 52, 53, and 54 are formed by opening the glabellar insulating film 51. Here, the position of the contact hole 52 is shifted from the position of the contact hole 46 in a plane. Further, the second polysilicon layer 48° 3N at the bottom of the contact holes 53 and 54
The eye polysilicon layers 50 are overlaid on the other polysilicon layers 44 and 48, respectively, and contact holes 53 and 54 are formed at the overlapping ends thereof, respectively. Each aluminum wiring layer 55 is connected to each polysilicon layer 47, 48, 50 via these contact holes 52, 53, 54.

このような構造の電荷転送装置においては、コンタクト
ホール52,53.54の下部に、その下部の領域で直
接絶縁M2S上に存在するようなポリシリコン層が形成
されていない、従って、アルミニウム配jfiJ!55
のアルミニウムの拡散によって、仕事関数が変動するよ
うな弊害が防止されることになる。また、バリヤメタル
を不要として、アロイスパイク等を防止でき、アルミニ
ウム配線層55により配線層の低シート抵抗化も可能と
なる。
In a charge transfer device having such a structure, a polysilicon layer such as that which exists directly on the insulating M2S in the region below the contact holes 52, 53, and 54 is not formed. ! 55
The diffusion of aluminum prevents adverse effects such as fluctuations in the work function. Furthermore, alloy spikes and the like can be prevented without the need for a barrier metal, and the aluminum wiring layer 55 can also reduce the sheet resistance of the wiring layer.

なお、第1のポリシリコン層44は転送電極であるが、
第2のポリシリコン層48や第3N目のポリシリコン層
50は、それぞれ転送電極でも良く、或いはCOD等の
固体撮像素子における読み出しゲート、オーバーフロー
コントロールケート等の制御電極でも良い。
Note that the first polysilicon layer 44 is a transfer electrode,
The second polysilicon layer 48 and the third N-th polysilicon layer 50 may each be a transfer electrode, or may be a control electrode such as a read gate or an overflow control gate in a solid-state imaging device such as a COD.

〔発明の効果〕〔Effect of the invention〕

本発明の電荷転送装置は、上述のように、第1の半導体
層と第2の半導体層を接続するコンタクトホール以外の
領域で第2の半導体層が金属配線層と接続される。この
ため、金属配線層が第2の半導体層に接続する領域の下
部には、第1の半導体層がポテンシャルに影響させる形
で位置することがなくなり、イ戊抵抗化が行われると共
にそのバリアメタルは不要となる。
In the charge transfer device of the present invention, as described above, the second semiconductor layer is connected to the metal wiring layer in a region other than the contact hole connecting the first semiconductor layer and the second semiconductor layer. Therefore, the first semiconductor layer is no longer located under the region where the metal wiring layer connects to the second semiconductor layer in a manner that affects the potential, and the barrier metal becomes unnecessary.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の電荷転送装置の一例の模式的な要部断
面図、第2図は本発明の電荷転送装置の他の一例の模式
的な要部断面図、第3図は本発明の電荷転送装置の更に
他の一例の模式的な要部断面図、第4図は本発明の電荷
転送装置のまた更に他の一例の模式的な要部断面図であ
る。 11、 21. 3 12、 22. 3 13、 23. 3 14、 24. 3 15、 25. 3 16、 26. 3 17、 27. 3 1.41・・・シリコン基板 2・・・転送領域 3.43・・・絶縁膜 4.44・・・第1のポリシリコン層 5.45・・・絶縁膜 6.46・・・コンタクトホール 7.47・・・第2のポリシリコン層 l8・・・緩衝層 19゜ 30゜ 55・・・アルミニウム配線層
FIG. 1 is a schematic cross-sectional view of essential parts of an example of a charge transfer device of the present invention, FIG. 2 is a schematic cross-sectional view of main parts of another example of a charge transfer device of the present invention, and FIG. 3 is a schematic cross-sectional view of main parts of an example of a charge transfer device of the present invention. FIG. 4 is a schematic cross-sectional view of still another example of the charge transfer device of the present invention. 11, 21. 3 12, 22. 3 13, 23. 3 14, 24. 3 15, 25. 3 16, 26. 3 17, 27. 3 1.41...Silicon substrate 2...Transfer region 3.43...Insulating film 4.44...First polysilicon layer 5.45...Insulating film 6.46...Contact Hole 7.47...Second polysilicon layer l8...Buffer layer 19°30°55...Aluminum wiring layer

Claims (1)

【特許請求の範囲】[Claims] 転送領域上に転送電極とされる第1の半導体層を有し、
その第1の半導体層上のコンタクトホールにより該第1
の半導体層は第2の半導体層と接続され、上記コンタク
トホール上以外の上記第2の半導体層上で該第2の半導
体層は金属配線層と接続される電荷転送装置。
a first semiconductor layer serving as a transfer electrode on the transfer region;
The contact hole on the first semiconductor layer
The semiconductor layer is connected to a second semiconductor layer, and the second semiconductor layer is connected to a metal wiring layer on the second semiconductor layer other than over the contact hole.
JP1046595A 1989-03-01 1989-03-01 Charge transfer device Expired - Lifetime JP2830016B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1046595A JP2830016B2 (en) 1989-03-01 1989-03-01 Charge transfer device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1046595A JP2830016B2 (en) 1989-03-01 1989-03-01 Charge transfer device

Publications (2)

Publication Number Publication Date
JPH02228044A true JPH02228044A (en) 1990-09-11
JP2830016B2 JP2830016B2 (en) 1998-12-02

Family

ID=12751653

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1046595A Expired - Lifetime JP2830016B2 (en) 1989-03-01 1989-03-01 Charge transfer device

Country Status (1)

Country Link
JP (1) JP2830016B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014053553A (en) * 2012-09-10 2014-03-20 Sharp Corp Solid state imaging device, manufacturing method of the same, and electronic information apparatus

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH025473A (en) * 1988-06-23 1990-01-10 Toshiba Corp Solid state image sensor and manufacture thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH025473A (en) * 1988-06-23 1990-01-10 Toshiba Corp Solid state image sensor and manufacture thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014053553A (en) * 2012-09-10 2014-03-20 Sharp Corp Solid state imaging device, manufacturing method of the same, and electronic information apparatus

Also Published As

Publication number Publication date
JP2830016B2 (en) 1998-12-02

Similar Documents

Publication Publication Date Title
JPH11274445A (en) Solid image pick-up element and its manufacture
KR100273070B1 (en) Semiconductor device and method of manufacturing such a semiconductor device
JPS62162362A (en) Mos integrated circuit and manufacture thereof
JP3486426B2 (en) Semiconductor device and liquid crystal display device
US5391902A (en) Semiconductor device and production method thereof
JPH02228044A (en) Charge transfer device
JPS6348182B2 (en)
JPS62128546A (en) Semiconductor integrated circuit device and manufacture thereof
JPH02228071A (en) Semiconductor device including p-channel type field effect transistor
JPS6292470A (en) Semiconductor device
JP2707582B2 (en) Semiconductor device
JPS6340347A (en) Semiconductor integrated circuit device
JP2809172B2 (en) Semiconductor device
JPS62104138A (en) Semiconductor device
JPH0212872A (en) Semiconductor device
JP2014241441A (en) Semiconductor memory device
JPS6352444A (en) Semiconductor integrated circuit device and manufacture thereof
JPS62171141A (en) Semiconductor device
JPH03184375A (en) Solid image-pickup element
JPH04348078A (en) Mos semiconductor device
JPS6324662A (en) Non-volatile semiconducotor memory
JPH11186387A (en) Semiconductor device
JPH06132508A (en) Solid-state image sensing element and manufacture thereof
JPH036058A (en) Semiconductor device
JPH02168626A (en) Semiconductor device and its manufacture

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080925

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090925

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090925

Year of fee payment: 11