JPH02224444A - デイジタル一段結合回路網 - Google Patents
デイジタル一段結合回路網Info
- Publication number
- JPH02224444A JPH02224444A JP1330941A JP33094189A JPH02224444A JP H02224444 A JPH02224444 A JP H02224444A JP 1330941 A JP1330941 A JP 1330941A JP 33094189 A JP33094189 A JP 33094189A JP H02224444 A JPH02224444 A JP H02224444A
- Authority
- JP
- Japan
- Prior art keywords
- module
- expansion
- modules
- matrix
- packets
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008878 coupling Effects 0.000 title claims description 23
- 238000010168 coupling process Methods 0.000 title claims description 23
- 238000005859 coupling reaction Methods 0.000 title claims description 23
- 239000011159 matrix material Substances 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 6
- 239000004020 conductor Substances 0.000 claims description 27
- 230000015654 memory Effects 0.000 claims description 17
- 238000012546 transfer Methods 0.000 claims description 7
- 230000002123 temporal effect Effects 0.000 claims description 6
- 238000005516 engineering process Methods 0.000 claims description 4
- 230000006386 memory function Effects 0.000 claims description 3
- 238000012545 processing Methods 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
- H04L49/105—ATM switching elements
- H04L49/106—ATM switching elements using space switching, e.g. crossbar or matrix
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
- H04L49/1553—Interconnection of ATM switching modules, e.g. ATM switching fabrics
- H04L49/1584—Full Mesh, e.g. knockout
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/45—Arrangements for providing or supporting expansion
- H04L49/455—Provisions for supporting expansion in ATM switches
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5681—Buffer or queue management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、高速のパケット交換される情報伝達のため
のＡＴＭ （非同期トランスファモード）技術によるモ
ジュラーに拡張可能なディジタルの一段の結合回路網に
関する。
のＡＴＭ （非同期トランスファモード）技術によるモ
ジュラーに拡張可能なディジタルの一段の結合回路網に
関する。
２つの形式の完全交換する結合モジュール、すなわち基
本および拡張モジュールを有し、それぞれＮ個の初入力
端、Ｎ×Ｌ個の拡張入力端、ＮまたはＮ×Ｌ個の初出力
端およびＮ個の拡張出力端を設けられており、結合モジ
ュールがマトリックス状に、マトリックスの最後の行に
は専ら基本モジュールが、またすべての先行の行には専
ら拡張モジュールが配置されているように配置されてお
り、結合モジュールの拡張出力端がそれぞれ後続の列内
の結合モジュールの初入力端と接続されており、また拡
張モジュールの初入力端がそれぞれ後続の行内の結合モ
ジュールの拡張入力端と接続されており、結合モジュー
ルがそれぞれ初入力端側に経路選択の目的で１つのヘッ
ド情報フィルタを有し、また基本モジュールがそれぞれ
１つのメモリ機能（ＦＩＦＯ−先入れ／先出し）を含ん
でいる結合回路網は提案されている。
本および拡張モジュールを有し、それぞれＮ個の初入力
端、Ｎ×Ｌ個の拡張入力端、ＮまたはＮ×Ｌ個の初出力
端およびＮ個の拡張出力端を設けられており、結合モジ
ュールがマトリックス状に、マトリックスの最後の行に
は専ら基本モジュールが、またすべての先行の行には専
ら拡張モジュールが配置されているように配置されてお
り、結合モジュールの拡張出力端がそれぞれ後続の列内
の結合モジュールの初入力端と接続されており、また拡
張モジュールの初入力端がそれぞれ後続の行内の結合モ
ジュールの拡張入力端と接続されており、結合モジュー
ルがそれぞれ初入力端側に経路選択の目的で１つのヘッ
ド情報フィルタを有し、また基本モジュールがそれぞれ
１つのメモリ機能（ＦＩＦＯ−先入れ／先出し）を含ん
でいる結合回路網は提案されている。
将来のＡＴＭ広帯域回路網の１つの中央要素は交換節点
である。交換節点の必要な大きさが増大するトラフィッ
クおよび新しい応用により変化し得るので、交換節点の
簡単な拡張可能性が要求される。
である。交換節点の必要な大きさが増大するトラフィッ
クおよび新しい応用により変化し得るので、交換節点の
簡単な拡張可能性が要求される。
１つの交換節点（″ＫＯスイッチ”）をモジュラ−に構
成するための１つの解決提案は「通信の選択された分野
のＴ ＲＥＥジャーナル（ＩＥＥＥ Ｊｏｕｒｎａｌ
ｏロ ５ｅｌｅｃｔｅｄ ａｒｅａｓ ｌｎ
ｃｏｍｍｕｎｉｃａｔｉｏｎｓ）Ｊ 、第５ＡＣ−５
巻、第８号、１９８７年１０月、第１２７４〜１２８３
頁に記載されている。この提案は以下の説明で本発明に
よるスイッチングマトリックスと比較される。
成するための１つの解決提案は「通信の選択された分野
のＴ ＲＥＥジャーナル（ＩＥＥＥ Ｊｏｕｒｎａｌ
ｏロ ５ｅｌｅｃｔｅｄ ａｒｅａｓ ｌｎ
ｃｏｍｍｕｎｉｃａｔｉｏｎｓ）Ｊ 、第５ＡＣ−５
巻、第８号、１９８７年１０月、第１２７４〜１２８３
頁に記載されている。この提案は以下の説明で本発明に
よるスイッチングマトリックスと比較される。
公知の拡張コンセプトは広帯域交換節点に対する例とし
ていわゆるＫＯスイッチに基づいている。
ていわゆるＫＯスイッチに基づいている。
その際に１つのＮＸＮ結合モジュール（第４図）は、そ
れぞれフィルタ、コンセントレータ、シフタおよびメモ
リを含んでいるＮ個のバス−インタフェース（各出力に
対して１つ）から成っている、Ｎ本の導線が接続されて
いる。追加的に、コンセントレータに通ずるＮ×Ｌ個の
拡張入力が設けられている。２Ｎの入力および出力への
拡張の際には追加的に１つの別のこのような結合モジュ
ールが必要である。さらに、バス−インタフェースがフ
ィルタおよびコンセントレータのみを含んでいる（第５
図）２つの結合モジュールが必要である。（拡張）段の
間には出力ごとにＬ本の中間導線が必要である。その際
にＬの大きさは生ずるトラフィック負荷および必要とさ
れるロス確率に関係する（たとえば９０％のトラフィッ
ク負荷および１０−’のパケット−ロス確率ではＬ−８
、前記文献中の第５図を参照）、それによって２つの結
合モジュールの間の導線の数はＮ×Ｌである（第６図）
。
れぞれフィルタ、コンセントレータ、シフタおよびメモ
リを含んでいるＮ個のバス−インタフェース（各出力に
対して１つ）から成っている、Ｎ本の導線が接続されて
いる。追加的に、コンセントレータに通ずるＮ×Ｌ個の
拡張入力が設けられている。２Ｎの入力および出力への
拡張の際には追加的に１つの別のこのような結合モジュ
ールが必要である。さらに、バス−インタフェースがフ
ィルタおよびコンセントレータのみを含んでいる（第５
図）２つの結合モジュールが必要である。（拡張）段の
間には出力ごとにＬ本の中間導線が必要である。その際
にＬの大きさは生ずるトラフィック負荷および必要とさ
れるロス確率に関係する（たとえば９０％のトラフィッ
ク負荷および１０−’のパケット−ロス確率ではＬ−８
、前記文献中の第５図を参照）、それによって２つの結
合モジュールの間の導線の数はＮ×Ｌである（第６図）
。
本発明の課題は、冒頭に記載した種類の結合回路網であ
って、拡張コンセプトを構成要素の強く減ぜられた複雑
さおよび交換すべき導線の高められた数において可能に
する結合回路網を提供することであり、その際に単一の
形式の結合モジュールしか必要としないものでなければ
ならない。
って、拡張コンセプトを構成要素の強く減ぜられた複雑
さおよび交換すべき導線の高められた数において可能に
する結合回路網を提供することであり、その際に単一の
形式の結合モジュールしか必要としないものでなければ
ならない。
この課題は、本発明によれば、高速のパケット交換され
る情報伝達のためのＡＴＭ （非同期トランスファモー
ド）技術によるモジュラーに拡張可能なディジタルの一
段の結合回路網であって、２つの形式の完全交換する結
合モジュール、すなわち基本および拡張モジュールを有
し、それぞれＮ個の初入力端、Ｎ×Ｌ個の拡張入力端、
ＮまたはＮ×Ｌ個の和出力端およびＮ個の拡張出力端を
設けられており、結合モジュールがマトリックス状に、
マトリックスの最後の行には専ら基本モジュールが、ま
たすべての先行の行には専ら拡張モジュールが配置され
ているように配置されており、結合モジュールの拡張出
力端がそれぞれ後続の列内の結合モジュールの初入力端
と接続されており、また拡張モジュールの初入力端がそ
れぞれ後続の行内の結合モジュールの拡張入力端と接続
されており、結合モジュールがそれぞれ初入力端側に経
路選択の目的で１つのヘッド情報フィルタを有し、また
基本モジュールがそれぞれ１つのメモリ機能（ＦＩＦＯ
−先入れ／先出し）を含んでいる結合回路網において、
完全交換する拡張モジュールの代わりに１つの予交換モ
ジュールが設けられており、予交換はマトリックス列に
関してのみ行われ、しかしマトリックス出力端に関して
は行われず、また予交換モジュールの拡張入力端の数お
よび予交換モジュールの初入力端の数は１／Ｌ１すなわ
ちＮ、拡張モジュールの数であり、このモジュールが２
Ｎのパケットを同時に読入れかつＮパケットを同時に読
出し得る単一のＦＩＦＯメモリを含んでおり、いわゆる
パケットオーバーホーリングを回避するため１つの交換
モジュールのＮ本の初入力導線の１つの到着するそれぞ
れのパケットの時間的順序が場合に応じて予交換モジュ
ールのＮ本の初入力導線の空間的配列により置換され、
ヘッド情報フィルタがヘッド情報の一部分のみを当該の
結合モジュール列へのパケットの交換のために処理し、
基本モジュールの代わりにそれぞれ１つの前交換モジュ
ールと、マトリックス出力端への最終的な交換を行う１
つの最終交換モジュールとが設けられており、この予交
換モジュールの和出力端は最終交換モジュールの当該の
入力端と接続されており、最終交換モジュールが拡張入
力端および拡張出力端を有しておらず、また最終交換モ
ジュールのヘッド情報フィルタが１つのマトリックス出
力端への最終的交換のためにヘッド情報の１つの他の部
分を処理することによって解決される。
る情報伝達のためのＡＴＭ （非同期トランスファモー
ド）技術によるモジュラーに拡張可能なディジタルの一
段の結合回路網であって、２つの形式の完全交換する結
合モジュール、すなわち基本および拡張モジュールを有
し、それぞれＮ個の初入力端、Ｎ×Ｌ個の拡張入力端、
ＮまたはＮ×Ｌ個の和出力端およびＮ個の拡張出力端を
設けられており、結合モジュールがマトリックス状に、
マトリックスの最後の行には専ら基本モジュールが、ま
たすべての先行の行には専ら拡張モジュールが配置され
ているように配置されており、結合モジュールの拡張出
力端がそれぞれ後続の列内の結合モジュールの初入力端
と接続されており、また拡張モジュールの初入力端がそ
れぞれ後続の行内の結合モジュールの拡張入力端と接続
されており、結合モジュールがそれぞれ初入力端側に経
路選択の目的で１つのヘッド情報フィルタを有し、また
基本モジュールがそれぞれ１つのメモリ機能（ＦＩＦＯ
−先入れ／先出し）を含んでいる結合回路網において、
完全交換する拡張モジュールの代わりに１つの予交換モ
ジュールが設けられており、予交換はマトリックス列に
関してのみ行われ、しかしマトリックス出力端に関して
は行われず、また予交換モジュールの拡張入力端の数お
よび予交換モジュールの初入力端の数は１／Ｌ１すなわ
ちＮ、拡張モジュールの数であり、このモジュールが２
Ｎのパケットを同時に読入れかつＮパケットを同時に読
出し得る単一のＦＩＦＯメモリを含んでおり、いわゆる
パケットオーバーホーリングを回避するため１つの交換
モジュールのＮ本の初入力導線の１つの到着するそれぞ
れのパケットの時間的順序が場合に応じて予交換モジュ
ールのＮ本の初入力導線の空間的配列により置換され、
ヘッド情報フィルタがヘッド情報の一部分のみを当該の
結合モジュール列へのパケットの交換のために処理し、
基本モジュールの代わりにそれぞれ１つの前交換モジュ
ールと、マトリックス出力端への最終的な交換を行う１
つの最終交換モジュールとが設けられており、この予交
換モジュールの和出力端は最終交換モジュールの当該の
入力端と接続されており、最終交換モジュールが拡張入
力端および拡張出力端を有しておらず、また最終交換モ
ジュールのヘッド情報フィルタが１つのマトリックス出
力端への最終的交換のためにヘッド情報の１つの他の部
分を処理することによって解決される。
本発明の有利な構成は請求項２以下にあげられている。
（実施例〕
以下、図面により本発明を一層詳細に説明する。
本発明によれば、Ｎの倍数だけの簡単な拡張可能性を許
すＡＴＭ交換節点が提藁される（ここでＮは１つのチッ
プの上に集積可能な基本要素（結合モジュール）の入力
および出力導線の数である）。
すＡＴＭ交換節点が提藁される（ここでＮは１つのチッ
プの上に集積可能な基本要素（結合モジュール）の入力
および出力導線の数である）。
節点は論理的に一段に構成されている。それによって、
多段の装置にくらべて、高価な内部経路探索が不要であ
る点で優れている。しかしながら節点の実現の費用は接
続導線の数の二乗に比例して増大する。
多段の装置にくらべて、高価な内部経路探索が不要であ
る点で優れている。しかしながら節点の実現の費用は接
続導線の数の二乗に比例して増大する。
本発明による拡張コンセプトの基本思想は、交換機能を
２つの段に分割することである。それによれば、予交換
および最終交換を行う２つの相異なる結合モジュールが
必要である。予交換モジュール（第１図）には、従来の
技術の場合のように、Ｎ本の入力導線が接続されている
。モジュールの入力端におけるフィルタは、Ｎ個の出力
端の上２に対して決定されているパケットを選択する。
２つの段に分割することである。それによれば、予交換
および最終交換を行う２つの相異なる結合モジュールが
必要である。予交換モジュール（第１図）には、従来の
技術の場合のように、Ｎ本の入力導線が接続されている
。モジュールの入力端におけるフィルタは、Ｎ個の出力
端の上２に対して決定されているパケットを選択する。
１つのコンセントレータおよび１つのシックを介してパ
ケットがすべてのＮ個の出力端に対して共通に利用され
る（共用バッファ）１つのメモリに到達する。追加的に
、コンセントレータに接続されているＮ個の拡張入力端
が設けられており、従ってコンセントレータは２Ｎ導線
の幅を有する。メモリの読出しはＮ重に並列に行われな
ければならない。この子交換モジュールのＮ個の出力端
はすぐ次の予交換モジュールの拡張入力端に通じており
、もしくは、最後の段では、最終交換モジュールの入力
端に通じている。
ケットがすべてのＮ個の出力端に対して共通に利用され
る（共用バッファ）１つのメモリに到達する。追加的に
、コンセントレータに接続されているＮ個の拡張入力端
が設けられており、従ってコンセントレータは２Ｎ導線
の幅を有する。メモリの読出しはＮ重に並列に行われな
ければならない。この子交換モジュールのＮ個の出力端
はすぐ次の予交換モジュールの拡張入力端に通じており
、もしくは、最後の段では、最終交換モジュールの入力
端に通じている。
最終交換モジュール（第２図）は、それに入力導線が直
接に接続されていない点で、前記文献中に記載されてい
るコンセプトの基本結合モジュールと異なっている。最
終交換モジュールは、Ｎ個の出力端に対して到来するパ
ケットを個々の出力端に交換するＲＢを有する。そのた
めに最終交換モジュールは公知のコンセプトのモジュー
ルと類偵に構成されている。フィルタは出力導線１ない
しＮに対するローカルアドレスを評価する。コンセント
レータ、シフタおよびメモリは公知のコンセプトにおけ
る課題と同じ課題を満たすが、費用の点で異なっている
。
接に接続されていない点で、前記文献中に記載されてい
るコンセプトの基本結合モジュールと異なっている。最
終交換モジュールは、Ｎ個の出力端に対して到来するパ
ケットを個々の出力端に交換するＲＢを有する。そのた
めに最終交換モジュールは公知のコンセプトのモジュー
ルと類偵に構成されている。フィルタは出力導線１ない
しＮに対するローカルアドレスを評価する。コンセント
レータ、シフタおよびメモリは公知のコンセプトにおけ
る課題と同じ課題を満たすが、費用の点で異なっている
。
モディファイされた構造の拡張コンセプトは第３図に示
されている。？！Ｅ本ユニットは１つの予交換モジュー
ルおよび１つの最終交換モジュールから成っている。シ
ステムはｉ＝２．３・・・に対してｌ＊Ｎの段に拡張可
能である。Ｎから２Ｎへの構成変更の際には基本ユニッ
トとならんで１つの別の基本ユニットおよびさらに各１
つの予交換モジュールが設備される。構造に起因して列
あたり１つのモジュールの追加費用が生ずる。
されている。？！Ｅ本ユニットは１つの予交換モジュー
ルおよび１つの最終交換モジュールから成っている。シ
ステムはｉ＝２．３・・・に対してｌ＊Ｎの段に拡張可
能である。Ｎから２Ｎへの構成変更の際には基本ユニッ
トとならんで１つの別の基本ユニットおよびさらに各１
つの予交換モジュールが設備される。構造に起因して列
あたり１つのモジュールの追加費用が生ずる。
詳細には、本発明によれば、完全交換する拡張モジュー
ルの代わりに１つの予交換モジュールＶＶＭが設けられ
ており、その際に予交換はマトリックス列に関してのみ
行われ、しかしマトリックス出力端に関しては行われな
い二予交換モジュール拡張入力端の数および予交換モジ
ュールの初入力端の数は１／Ｌ、すなわちＮ、拡張モジ
ュールの数であり、その際にこのモジュールが２Ｎのパ
ケットを同時に読入れかつＮパケットを同時に読出し得
る単一のＦＩＦＯメモリＳＰを含んでいる。
ルの代わりに１つの予交換モジュールＶＶＭが設けられ
ており、その際に予交換はマトリックス列に関してのみ
行われ、しかしマトリックス出力端に関しては行われな
い二予交換モジュール拡張入力端の数および予交換モジ
ュールの初入力端の数は１／Ｌ、すなわちＮ、拡張モジ
ュールの数であり、その際にこのモジュールが２Ｎのパ
ケットを同時に読入れかつＮパケットを同時に読出し得
る単一のＦＩＦＯメモリＳＰを含んでいる。
いわゆるパケットオーバーホーリングを回避するため１
つの交換モジュールのＮ本の初入力導線の１つに到着す
るそれぞれのパケットの時間的順序が場合に応じて予交
換モジュールＶ Ｖ ＭＯＮ本の初入力導線の空間的配
列により置換される。ヘッド情報フィルタＫＦがヘッド
情報の一部分のみを当該の結合モジュール列へのパケッ
トの交換のために処理する。基本モジュールの代わりＣ
それぞれ１つの前交換モジュールＶＶＭと、マトリック
ス出力端への最終的な交換を行う１つの最終交換モジュ
ールＥＶＭとが設けられており、その際にこの予交換モ
ジュールＶＶＭの初出力端は最終交換モジュールＥＶＭ
の当該の入力端と接続されている。最終交換モジュール
（ＥＶＭ）は拡張入力端および拡張出力端を有していな
い、！！に終交換モジュールＥＶＭのヘッド情報フィル
タＫＦは１つのマトリックス出力端への最終的交換のた
めにへラド情報の１つの他の部分を処理する。
つの交換モジュールのＮ本の初入力導線の１つに到着す
るそれぞれのパケットの時間的順序が場合に応じて予交
換モジュールＶ Ｖ ＭＯＮ本の初入力導線の空間的配
列により置換される。ヘッド情報フィルタＫＦがヘッド
情報の一部分のみを当該の結合モジュール列へのパケッ
トの交換のために処理する。基本モジュールの代わりＣ
それぞれ１つの前交換モジュールＶＶＭと、マトリック
ス出力端への最終的な交換を行う１つの最終交換モジュ
ールＥＶＭとが設けられており、その際にこの予交換モ
ジュールＶＶＭの初出力端は最終交換モジュールＥＶＭ
の当該の入力端と接続されている。最終交換モジュール
（ＥＶＭ）は拡張入力端および拡張出力端を有していな
い、！！に終交換モジュールＥＶＭのヘッド情報フィル
タＫＦは１つのマトリックス出力端への最終的交換のた
めにへラド情報の１つの他の部分を処理する。
パケットが単一のパケットクロック内で予交換モジュー
ルＶＶＭのメモリＳＰから読出される場合に失われるパ
ケットの時間的順序は、最初にメモリ内に読入れられる
パケットが最高の優先順位を有する初出力導線、すなわ
ち当該の結合モジュールのメモリにより結合回路網のす
ぐ次の当該の行のなかですべてのＮ個の拡張入力導線の
うちで最初のものとして処理される導線を介して読出さ
れるように、空間的配列により置換され、第２のパケッ
トが第２に高い優先順位を有する初出力導線を経て出力
され（以下同様）、それによってパケットの時間的順序
が再び得られる。
ルＶＶＭのメモリＳＰから読出される場合に失われるパ
ケットの時間的順序は、最初にメモリ内に読入れられる
パケットが最高の優先順位を有する初出力導線、すなわ
ち当該の結合モジュールのメモリにより結合回路網のす
ぐ次の当該の行のなかですべてのＮ個の拡張入力導線の
うちで最初のものとして処理される導線を介して読出さ
れるように、空間的配列により置換され、第２のパケッ
トが第２に高い優先順位を有する初出力導線を経て出力
され（以下同様）、それによってパケットの時間的順序
が再び得られる。
第１の解決提案によれば、空間的配列は、当該の結合モ
ジュール内のメモリの後に対応付けられている１つのシ
フト装置により発生される。第２の解決提案によれば、
空間的配列は１つのマイクロプロセッサにより発生され
る。第３の解決提案によれば、空間的配列は１つのＰＬ
Ａ（プログラマブル論理アレイ）により発生される。
ジュール内のメモリの後に対応付けられている１つのシ
フト装置により発生される。第２の解決提案によれば、
空間的配列は１つのマイクロプロセッサにより発生され
る。第３の解決提案によれば、空間的配列は１つのＰＬ
Ａ（プログラマブル論理アレイ）により発生される。
相異なるパケット位相で入力導線に到着するパケットは
、それらの処理の前に当該の結合モジュールのなかで１
つの共通のパケット位相位置にもたらされる。
、それらの処理の前に当該の結合モジュールのなかで１
つの共通のパケット位相位置にもたらされる。
モジュールの間の導線の数は本質的にＮ×ＬからＮへ減
ぜられる。そのために予交換モジュールのなかに特定の
数のメモリ場所を設ける必要があるが、このことは重要
ではない、なぜならば、予交換モジュールの複雑さは最
終交換モジュールに比較してはるかにわずかであるから
である。比較の結果はＮ−１６、Ｌ−１０および２５６
導線を有する構成変更段に対して下記の表に示されてい
る。フィルタの複雑さは最終交換モジュールでは係数２
だけ、また予交換モジュールでは係数３２だけ減じてい
る。コンセントレータおよびシフタの費用は最終交換モ
ジュールでは係数２．６だけ、また予交換モジュールで
は係数５だけ減じている（構成要素幅は費用に二乗で作
用する）。
ぜられる。そのために予交換モジュールのなかに特定の
数のメモリ場所を設ける必要があるが、このことは重要
ではない、なぜならば、予交換モジュールの複雑さは最
終交換モジュールに比較してはるかにわずかであるから
である。比較の結果はＮ−１６、Ｌ−１０および２５６
導線を有する構成変更段に対して下記の表に示されてい
る。フィルタの複雑さは最終交換モジュールでは係数２
だけ、また予交換モジュールでは係数３２だけ減じてい
る。コンセントレータおよびシフタの費用は最終交換モ
ジュールでは係数２．６だけ、また予交換モジュールで
は係数５だけ減じている（構成要素幅は費用に二乗で作
用する）。
ＣＭＯ３−ＶＬＳＩでの実現の観点のもとに個々のモジ
ュールを考察すると、個々のモジュールの複雑さは重要
な役割を演する。すなわち、結合フィールドの構成の大
きさをできるかぎり小さく保ち得るためには、モジュー
ルあたり交換すべき導線の数Ｎをできるかぎり大きく選
び得ること、すなわち高度に集積することが必要である
。構成の大きさは次いで、１つのチップの上に集積され
得る回路の複雑さにより決定される０本発明によれば、
個々の構成要素の複雑さを同一の機能性において有効に
減じ、またそれによってモジュールあたり交換すべき導
線の数を高めることが可箭である。
ュールを考察すると、個々のモジュールの複雑さは重要
な役割を演する。すなわち、結合フィールドの構成の大
きさをできるかぎり小さく保ち得るためには、モジュー
ルあたり交換すべき導線の数Ｎをできるかぎり大きく選
び得ること、すなわち高度に集積することが必要である
。構成の大きさは次いで、１つのチップの上に集積され
得る回路の複雑さにより決定される０本発明によれば、
個々の構成要素の複雑さを同一の機能性において有効に
減じ、またそれによってモジュールあたり交換すべき導
線の数を高めることが可箭である。
モジュールＶＶＭおよびＥＶＭのなかのそれぞれ第２の
シフト装置またはシフタ２は、それらの出力端のそれぞ
れ選択された１つを能動化するマルチプレクサとして構
成されていることは有利である。
シフト装置またはシフタ２は、それらの出力端のそれぞ
れ選択された１つを能動化するマルチプレクサとして構
成されていることは有利である。
第１図は本発明による予交換モジュールを示す図、第２
図は本発明による最終交換モジュールを示す図、第３図
は本発明による拡張コンセプトを示すブロック回路図、
第４図は従来の技術によるＮＸＮ結合モジュールを示す
図、第５図は従来の技術によるＮＸＮ拡張モジュールを
示す図、第６図は１つの公知の拡張コンセプトを示すブ
ロック回路図である。 ＫＦ・・・ヘッド情報フィルタ ＳＰ・・・ＦＩＦＯメモリ ＶＶＭ・・・予交換モジュール ＥＶＭ・・・最終交換モジュール ＩＧ ３ ＩＧ ４ ＩＧ５
図は本発明による最終交換モジュールを示す図、第３図
は本発明による拡張コンセプトを示すブロック回路図、
第４図は従来の技術によるＮＸＮ結合モジュールを示す
図、第５図は従来の技術によるＮＸＮ拡張モジュールを
示す図、第６図は１つの公知の拡張コンセプトを示すブ
ロック回路図である。 ＫＦ・・・ヘッド情報フィルタ ＳＰ・・・ＦＩＦＯメモリ ＶＶＭ・・・予交換モジュール ＥＶＭ・・・最終交換モジュール ＩＧ ３ ＩＧ ４ ＩＧ５
Claims (1)
- 【特許請求の範囲】 １）高速のパケット交換される情報伝達のためのＡＴＭ
（非同期トランスファモード）技術によるモジュラーに
拡張可能なディジタルの一段の結合回路網であって、２
つの形式の完全交換する結合モジュール、すなわち基本
および拡張モジュールを有し、それぞれＮ個の初入力端
、Ｎ×Ｌ個の拡張入力端、ＮまたはＮ×Ｌ個の初出力端
およびＮ個の拡張出力端を設けられており、結合モジュ
ールがマトリックス状に、マトリックスの最後の行には
専ら基本モジュールが、またすべての先行の行には専ら
拡張モジュールが配置されているように配置されており
、結合モジュールの拡張出力端がそれぞれ後続の列内の
結合モジュールの初入力端と接続されており、また拡張
モジュールの初入力端がそれぞれ後続の行内の結合モジ
ュールの拡張入力端と接続されており、結合モジュール
がそれぞれ初入力端側に経路選択の目的で１つのヘッド
情報フィルタを有し、また基本モジュールがそれぞれ１
つのメモリ機能（ＦＩＦＯ＝先入れ／先出し）を含んで
いる結合回路網において、 完全交換する拡張モジュールの代わりに１ つの予交換モジュール（ＶＶＭ）が設けられており、予
交換はマトリックス列に関してのみ行われ、しかしマト
リックス出力端に関しては行われず、また予交換モジュ
ールの拡張入力端の数および予交換モジュールの初入力
端の数は１／Ｌ、すなわちＮ、拡張モジュールの数であ
り、このモジュールが２Ｎのパケットを同時に読入れか
つＮパケットを同時に読出し得る単一のＦＩＦＯメモリ
（ＳＰ）を含んでおり、いわゆるパケットオーバーホー
リングを回避するため１つの交換モジュールのＮ本の初
入力導線の１つの到着するそれぞれのパケットの時間的
順序が場合に応じて予交換モジュール（ＶＶＭ）のＮ本
の初入力導線の空間的配列により置換され、ヘッド情報
フィルタ（ＫＦ）がヘッド情報の一部分のみを当該の結
合モジュール列へのパケットの交換のために処理し、基
本モジュールの代わりにそれぞれ１つの前交換モジュー
ル（ＶＶＭ）と、マトリックス出力端への最終的な交換
を行う１つの最終交換モジュール（ＥＶＭ）とが設けら
れており、この予交換モジュール（ＶＶＭ）の初出力端
は最終交換モジュール（ＢＶＭ）の当該の入力端と接続
されており、最終交換モジュール（ＥＶＭ）が拡張入力
端および拡張出力端を有しておらず、また最終交換モジ
ュール（ＥＶＭ）のヘッド情報フィルタ（ＫＦ）が１つ
のマトリックス出力端への最終的交換のためにヘッド情
報の１つの他の部分を処理することを特徴とする結合回
路網。 ２）パケットが単一のパケットクロック内で予交換モジ
ュール（ＶＶＭ）のメモリ（ＳＰ）から読出される場合
に失われるパケットの時間的順序が、最初にメモリ内に
読入れられるパケットが最高の優先順位を有する初出力
導線、すなわち当該の結合モジュールのメモリにより結
合回路網のすぐ次の当該の行のなかですべてのＮ個の拡
張入力導線のうちで最初のものとして処理される導線を
介して読出されるように、空間的配列により置換され、
第２のパケットが第２に高い優先順位を有する初出力導
線を経て出力され（以下同様）、それによってパケット
の時間的順序が再び得られることを特徴とする請求項１
記載の結合回路網。 ３）空間的配列が、当該の結合モジュール内のメモリの
後に配置されているシフト装置により発生されることを
特徴とする請求項１または２記載の結合回路網。 ４）空間的配列がマイクロプロセッサにより発生される
ことを特徴とする請求項２記載の結合回路網。 ５）空間的配列がＰＬＡ（プログラマブル論理アレイ）
により発生されることを特徴とする請求項２記載の結合
回路網。 ６）相異なるパケット位相で入力導線に到着するパケッ
トが、それらの処理の前に当該の結合モジュールのなか
で共通のパケット位相位置にもたらされることを特徴と
する請求項１記載の結合回路網。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3843724.4 | 1988-12-23 | ||
| DE3843724 | 1988-12-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02224444A true JPH02224444A (ja) | 1990-09-06 |
| JP2954245B2 JP2954245B2 (ja) | 1999-09-27 |
Family
ID=6370141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33094189A Expired - Fee Related JP2954245B2 (ja) | 1988-12-23 | 1989-12-20 | デイジタル一段結合回路網 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5016245A (ja) |
| EP (1) | EP0374578B1 (ja) |
| JP (1) | JP2954245B2 (ja) |
| AT (1) | ATE103443T1 (ja) |
| AU (1) | AU617231B2 (ja) |
| CA (1) | CA2006393C (ja) |
| DE (1) | DE58907295D1 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU630728B2 (en) * | 1989-08-09 | 1992-11-05 | Alcatel N.V. | Switching network for an atm system |
| ATE127988T1 (de) * | 1990-03-23 | 1995-09-15 | Siemens Ag | Verfahren zum einrichten von virtuellen verbindungen in nach einem asynchronen transfermodus arbeitenden vermittlungseinrichtungen. |
| NL9000780A (nl) * | 1990-04-03 | 1991-11-01 | Nederland Ptt | Werkwijze en inrichting voor het doorschakelen van dataeenheden. |
| US5124978A (en) * | 1990-11-26 | 1992-06-23 | Bell Communications Research, Inc. | Grouping network based non-buffer statistical multiplexor |
| US5197064A (en) * | 1990-11-26 | 1993-03-23 | Bell Communications Research, Inc. | Distributed modular packet switch employing recursive partitioning |
| US5166926A (en) * | 1990-12-18 | 1992-11-24 | Bell Communications Research, Inc. | Packet address look-ahead technique for use in implementing a high speed packet switch |
| US5278548A (en) * | 1991-04-11 | 1994-01-11 | The United States Of America As Represented By The Secretary Of The Navy | Buffered feedthrough crossbar switch |
| US5421030A (en) * | 1991-09-17 | 1995-05-30 | Com21, Inc. | Communications system and method for bi-directional communications between an upstream control facility and downstream user terminals |
| SE470039B (sv) * | 1992-03-17 | 1993-10-25 | Ellemtel Utvecklings Ab | Sätt att i en paketväljare åstadkomma länkgruppering |
| US5341415A (en) * | 1992-09-22 | 1994-08-23 | Paul Baran | Method and apparatus for sharing of common in-house wiring to permit multiple telephone carriers to serve the same customer |
| WO1994008414A1 (en) * | 1992-09-29 | 1994-04-14 | Com 21, Inc. | Cell based wide area network alternative access telephone and data system |
| US5425027A (en) * | 1993-01-04 | 1995-06-13 | Com21, Inc. | Wide area fiber and TV cable fast packet cell network |
| GB2296159A (en) * | 1994-12-16 | 1996-06-19 | Cray Communications Ltd | A communication switch |
| US5790539A (en) * | 1995-01-26 | 1998-08-04 | Chao; Hung-Hsiang Jonathan | ASIC chip for implementing a scaleable multicast ATM switch |
| US5499239A (en) * | 1995-04-14 | 1996-03-12 | Northern Telecom Limited | Large capacity modular ATM switch |
| US7269034B2 (en) | 1997-01-24 | 2007-09-11 | Synqor, Inc. | High efficiency power converter |
| DE19833067C2 (de) * | 1998-07-22 | 2000-06-29 | Siemens Ag | Koppelfeld eines Kommunikationsnetzes |
| US6680939B1 (en) | 2000-09-14 | 2004-01-20 | Nvision, Inc | Expandable router |
| US20070047526A1 (en) * | 2005-08-26 | 2007-03-01 | Bryan Kennedy | Systems and methods for conecting between telecommunications equipment |
| US10199950B1 (en) | 2013-07-02 | 2019-02-05 | Vlt, Inc. | Power distribution architecture with series-connected bus converter |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4635250A (en) * | 1984-04-13 | 1987-01-06 | International Business Machines Corporation | Full-duplex one-sided cross-point switch |
| US4754451A (en) * | 1986-08-06 | 1988-06-28 | American Telephone And Telegraph Company, At&T Bell Laboratories | N-by-N "knockout" switch for a high-performance packet switching system with variable length packets |
| US4760570A (en) * | 1986-08-06 | 1988-07-26 | American Telephone & Telegraph Company, At&T Bell Laboratories | N-by-N "knockout" switch for a high-performance packet switching system |
| JPH0683261B2 (ja) * | 1987-05-26 | 1994-10-19 | 富士通株式会社 | ヘッダ駆動形パケット交換機 |
| JPH01177239A (ja) * | 1988-01-06 | 1989-07-13 | Nec Corp | パケット集線装置及びパケット交換機 |
-
1989
- 1989-11-29 US US07/442,720 patent/US5016245A/en not_active Expired - Lifetime
- 1989-12-05 EP EP89122400A patent/EP0374578B1/de not_active Expired - Lifetime
- 1989-12-05 AT AT89122400T patent/ATE103443T1/de not_active IP Right Cessation
- 1989-12-05 DE DE89122400T patent/DE58907295D1/de not_active Expired - Fee Related
- 1989-12-20 JP JP33094189A patent/JP2954245B2/ja not_active Expired - Fee Related
- 1989-12-21 CA CA002006393A patent/CA2006393C/en not_active Expired - Fee Related
- 1989-12-22 AU AU47231/89A patent/AU617231B2/en not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| JP2954245B2 (ja) | 1999-09-27 |
| AU617231B2 (en) | 1991-11-21 |
| US5016245A (en) | 1991-05-14 |
| EP0374578B1 (de) | 1994-03-23 |
| CA2006393A1 (en) | 1990-06-23 |
| ATE103443T1 (de) | 1994-04-15 |
| EP0374578A2 (de) | 1990-06-27 |
| DE58907295D1 (de) | 1994-04-28 |
| CA2006393C (en) | 2000-11-14 |
| AU4723189A (en) | 1990-06-28 |
| EP0374578A3 (de) | 1991-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02224444A (ja) | デイジタル一段結合回路網 | |
| KR100211123B1 (ko) | 고속 패킷 스위칭을 위한 다단 상호 연결 망 | |
| US7095744B2 (en) | Method and system for switching variable sized packets | |
| KR920004917B1 (ko) | 자기 경로 지정 스위칭 회로망 | |
| JPH0856231A (ja) | パケット交換機およびその拡張モジュール | |
| EP0598027A1 (en) | Crossbar with return net for scalable self-routing non-blocking message switching and routing system | |
| US4905224A (en) | Sorting unit for a switching node comprising a plurality of digital switching matrix networks for fast, asynchronous packet switching networks | |
| US5043980A (en) | Switching cell for packet switching network | |
| JP2954246B2 (ja) | ディジタル一段結合回路網 | |
| EP0186595A2 (en) | Routing technique | |
| Hui et al. | An augmented chained fault-tolerant ATM switch | |
| EP0446492B1 (en) | Communication switching module | |
| KR0150622B1 (ko) | 대용량화에 적합한 비동기 전송모드 스위칭 시스템 | |
| JPH01240050A (ja) | 自己ルーチング交換方式 | |
| US5475708A (en) | Circuit arrangement with at least one input and at least one output for forwarding an input signal that can be filtered, parallelized and digitized | |
| US6804231B1 (en) | Input distribution type packet switch network and an input distribution type packet switch | |
| KR960002847B1 (ko) | 시분할과 공간분할을 혼합한 자기루팅 방식의 혼성상호접속망 | |
| KR940011280B1 (ko) | 루프 네트워크를 근간으로 한 구형 스위치 네트워크 | |
| GB2172174A (en) | Switching systems | |
| KR100226439B1 (ko) | 3차원 링 에이티엠 스위치 네트워크 구조 | |
| KR100246565B1 (ko) | 교환기의 스위칭 네트워크 | |
| JP2756604B2 (ja) | 自己ルーチングスイッチ網 | |
| Derome et al. | VLSI implementation of a copy network for a multicast ATM switch | |
| EP0336300A1 (en) | Multi-module switching network | |
| JPH06252940A (ja) | 結合網 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |