JPH022215A - Ｐｌｌ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＰＬＬ回路に関し、特にディジタル選局に用い
るＰＬＬ回路に関する。

〔従来の技術〕

従来のディジタル選局用のＰＬＬ回路の一構成例を第２
図に示す。

第２図において、位相比較器５２は基準クロック５１と
分周器出力６１の位相あるいは周波数の差を検出する位
相検波器、ＬＰＦ（ローパスフィルタ）７２はトライス
テートゲート５５から出力される誤差信号７１を積分し
て位相差の量に応じて直流の電圧当カフ３に変換する。

電圧制御発振器７４は、電圧当カフ３の電圧を変化させ
ることによって発振周波数を変えることができる発振器
である。

可変分周器６０は、外部から入力される分周値６２によ
って分局値を変えることができる。

以下第２図を用いて動作の説明をする。この構成におい
て、基準クロ、り５１と可変分周器６０の出力である分
周器出力６１との間に位相あるいは周波数の差があると
、位相比較器５２の一致信号５３は、位相が合っていな
い期間だけ、例えば１０“レベルになり、増減信号５４
には基準クロ、り５１に比べ分周器出力６１の周波数が
高いか低いかを示す信号が出力され、トライステートゲ
ート５５を介して、基準クロック５１と分周器出力６１
の位相差によってゝｌ“の期間と“Ｏ“の期間の割合が
異なる誤差信号７１が形成される。

誤差信号７１はローパスフィルタ７２を通すことにより
誤差信号７１のゝゝ１“の期間とゝＯ“の期間の割合に
よって決まる電圧値の直流信号である電圧比カフ３に変
換され、電圧比カフ３はその電圧値によって電圧制御発
振器７４の出力である発振器出力６３の周波数を変化さ
せる。

発振器出力６３は、可変分周器６０で分周され分周器出
力６１となる。この時の発振器出力６３は誤差信号７１
が小さくなるように動作するので基準クロック５１と分
周器出力６１の位相はより近づく。同様の動作を繰返し
た後、位相の差がゼロになると、一致信号５３が例えば
ゝゝ１″レベルになりトライステートゲート５５により
誤差信号７１が高インピーダンス状態となる。従って電
圧比カフ３が変化せず、これに伴って発振器出力６３も
変化しない。この状態でＰＬＬは安定する。

このような動作を行うことで、可変分周器６０に設定し
た分周値６２によって発振器出力６３の周波数を一義的
に決めることができる。

〔発明が解決しようとする課題〕

上述した従来のＰＬＬ回路は、可変分周器９位相比較器
及びドライステートゲ−）、ＬＰＦ、電圧制御発振器等
の機能を複数の部品に分けてＰＬＬ回路を構成していた
。このため部品点数の増加に伴うシステムの信頼性の低
下やコストアップ、さらにはＬＰＦによりディジタル量
からアナログ量に変換するので、変換誤差が生じやすく
、周波数変調の精度に影響を与えるという欠点がある。

本発明の目的は上述した欠点を除去し、簡素な構成で高
精度のＰＬＬ回路を提供することにある。

〔課題を解決するための手段〕

本発明のＰＬＬ回路は、抵抗素子と複数の容量素子とを
内蔵し前記複数の容量素子はその接続を切り換え開閉す
る容量切換え手段を有して前記複数の容量素子を切り換
えることにより発振周波数を可変できる発振器と、前記
発振器の出力信号を外部から入力された分周値により分
周する可変分周器と、前記可変分周器の出力信号と外部
から入力される基準クロ、りとの位相差あるいは周波数
差を検出する位相検波手段と、前記位相検波手段からの
出力信号量に応じて前記発振器の出力を計数する計数手
段と、前記位相検波手段が検出した位相差によって前記
計数手段の出力する計数値を加減演算する演算手段とを
備えて構成される。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例によるＰＬＬ回路の構成図で
ある。

第１図において、位相検波手段としての位相比較器２の
一方の出力である一致信号３がＡＮＤゲート５に入力さ
れ、その出力が計数手段としてのカウンタ６のクロック
入力となる。カウンタ６の出力が、演算手段としての演
算装置７の一方のデータ入力として接続される。

演算装置７の出力がラッチ回路８に入力され、ラッチ回
路８の出力が演算装置７の他方の入力になるとともにセ
レクタ９の入力になる。

演算装置７の演算を制御する信号として、位相比較器２
のもう一方の出力である増減信号４が供給される。

一方、発振器の要素であるインバータ１５の出力は、イ
ンバータ１７の入力と抵抗素子としての抵抗１６を通し
て接点ａである自身の入力になる。

インバータ１７の出力は発振器出力１３であるとともに
接点すでもある。接点ａと接点すには容量素子２７が接
続され、４容量素子２７はコンデンサ１９とコンデンサ
２０がそれぞれ容量切換え手段としてのトランスファケ
ート２１とトランスフアゲート２２を通してコンデンサ
１８と並列に接続される構成となっている。

トランスファゲート２１とトランスファゲート２２のゲ
ート入力には制御手段としてのセレクタ９の出力である
セレクタ信号２５とセレクタ信号２６がそれぞれ入力さ
れる。

発振器出力１３は、ＡＮＤゲート５のもう一方の入力に
なるとともに、可変分周器１０のクロック入力になる。

可変分周器１０には外部から分周値１２が入力てれ、出
力として分周器出力１１が得られ基準クロック１ととも
に位相比較器２の入力になる。

以下第１図の実施例の動作について説明する。

いま、セレクタ信号２５が、例えば“１“レベルでセレ
クタ信号２６が例えば１０″レベルであるとすると、ト
ランスファゲート２１が導通状態でトランスファゲート
２２が非導通状態となるので、コンデンサ１８とコンデ
ンサ１９が並列に接続され、一端が接点ａ、他端が接点
すに接続され、コンデンサ２０は接点ａ、接点すから切
りはなされる。これにより抵抗１６とコンデンサ１８及
びコンデンサ１９の値によって決まる周波数の信号が発
振器出力１３として得られる。発振器出力１３が可変分
周器１０で分周され分周器出力１１となり、位相比較器
により基準クロックｌとの位相あるいは周波数の差を検
出する。

このとき基準クロック１の周波数よりも分周器出力１１
の周波数の方が高ければ増減信号４が例えばＶ″Ｏ“レ
ベルになるとともに一致信号３が例えばＸ′０″レベル
となり、ＡＮＤゲート５がイネーブル状態となって発振
器出力１３がＡＮＤゲート５を通ってカウンタ６を動作
させる。換言するとカウンタ６の値は基準クロック１と
分周器出力１１の位相差と対応している。

カウンタ６の出力は、演算装置７の演算数となり、前回
の演算結果であるラッチ回路８の出力を被演算数として
増減信号４によりこの場合は減算を行う。この演算結果
をラッチ回路８によシ新たにラッチしてラッチ回路８の
出力をセレクタ９に入力するとセレクタ信号２５とセレ
クタ信号？６が共に例えば“１“レベルになりトランス
フアゲ−１２１とトランスファゲート２２が導通状態に
なる。この結果、コンデンサ１９とコンデンサ２０が並
列に接続され接点ａ、接点す間の容量値が増加すること
により発振器出力１３の周波数は次の（１）　、　（２
）式の内容から低くなり基準クロックｌの周波数により
近づく。

発振周波数を決定する基本式は次の（１）式である。

・・・・・・（１） ここで、ｆ：発振器出力１３の周波数 ｖＴ：インバータ１５のしきい値電圧 ｖＤＤ：を源電圧 Ｃ：容量素子２７の容量値 几：抵抗１６の抵抗値 ただし、−船釣にばＶＴはＶＤＤ／２近辺にあるのでＶ
Ｔ：ＶＤＤ／２とすると（１）式は次の（２）式として
表わすことができる。

ｆ二０．４５／ＣＲ・・・・・・（２）逆に基準クロッ
ク１の周波数よシも分周器出力１１の周波数の方が低く
ければ、一致信号３が例えばゝ０“レベル、増減信号４
が例えばゝゝ１“レベルになって演算装置７が加算動作
を行う。演算装置７の出力がう、チ回路８を介してセレ
クタ９に入力され、セレクタ信号２５とセレクタ信号２
６が共に例えば９０″レベルになりトランスファゲート
２１とトランスファゲート２２が遮断状態になる。その
結果、コンデンサ１９とコンデンサ２゜が接点ａ、接点
すから切りはなされ容量値が減少することにより（２）
式から明らかなように発振器出力１３の周波数が高くな
シ基準クロック１の周波数により近づく。

他方、基準クロックｌの周波数と分周器出力１１の周波
数が一致した場合、一致信号３が例えばゝゝｌ“レベル
になる。この反転信号がＡＮＤゲート５に入力されるの
でＡＮＤゲート５の出力が一方の入力によらず９ｏ“レ
ベルのままでありカウンタ６は動作しない。従ってカウ
ンタ６の出力はゼロのままである。演算装置７の演算数
がゼロなので演算装置７により加減算どちらを行っても
結果は変わらない。すなわち演算装置７の出力は変化し
ないのでラッチ８及びセレクタ９の出力も変化せず、そ
の結果発振器出力１３の周波数も変わらない。分周値１
２を変化させないかぎりこの状態で安定する。

以上、容量素子が２つの切換え可能なコンデンサを含む
例について述べたが、容量素子を３つ以上の多数の切換
え可能なコンデンサを含む構成にすることにより、より
高精度でしかも広範囲な周波数帯域まで変調できること
は明らかである。

〔発明の効果〕

以上説明したように本発明によれば、抵抗とコンデンサ
の値で発振周波数が決定される発振器のコンデンサを切
換え可能なコンデンサとし、これを並列に複数接続して
発振器の出力を可変分周期によシ分周しその位相を基準
クロ、りのそれと位相比較器により比較して位相差量に
応じて発振器の出力信号を計測し、その計測値を演算装
置により加減演算した結果に対応させて発振器のコンテ
ナを切換えることで周波数を変調でき、この構成により
ＰＬＬ回路を１つのＩＣ基板上に実現できるので部品点
数が大幅に減少し、システムの信頼性の向上及びコスト
ダウンが可能となるとともにディジタル量をアナログ量
に変換する必要もないので周波数変調の精度も署内上さ
せることができるという効果がある。

【図面の簡単な説明】 第１図は本発明の一実施例の構成図、第２図は従来ＰＬ
Ｌ回路の構成図である。 ｌ・・・・・・基準クロック、２・・・・・・位相比較
器、３・・・・・・一致信号、４・・・・・・増減信号
、５・・曲・ＡＮＤゲート、６・・・・・・カウンタ、
７・・・・・・演算装置、８・・・・・・ラッチ回路、
９・・・・・・セレクタ、ｌＯ・・・・・・可変分周器
、１１・・・・・・分周器出力、１２・・・・・・分周
値、１３・・・・・・発振器出力、１５・・・・・・イ
ンバータ、１６・・・・・・抵抗、１７・・・・・・イ
ンバータ、１８，１９．２０・・・・・・コンデンサ、
２１，２２・・・・・・トランスファゲート、２３゜２
４°°°・・・インバータ、２５．２６・・・・・・セ
レクタ信号、２７・・・・・・容量素子、５１・・・・
・・基準クロック、５２・・・・・・位相比較器、５３
・・・・・・一致信号、５４・・・・・・増減信号、５
５・・・・・・トライステートゲート、　６０・・・・
・・可変分周器、６１・・・・・・分周器出力、６２・
・・・・−分周値、６３・・・・・・発振器出力、７１
・・・・・・誤差信号、７２・・・・・・ＬＰＦ１７３
・・・・・・電圧出力、７４・旧・・電圧制御発振器。 代理人　弁理士　　内　原　　　晋

Claims (1)

【特許請求の範囲】
1. 抵抗素子と複数の容量素子とを内蔵し前記複数の容量素
   子はその接続を切り換え開閉する容量切換え手段を有し
   て前記複数の容量素子を切り換えることにより発振周波
   数を可変できる発振器と、前記発振器の出力信号を外部
   から入力された分周値により分周する可変分周器と、前
   記可変分周器の出力信号と外部から入力される基準クロ
   ックとの位相差あるいは周波数差を検出する位相検波手
   段と、前記位相検波手段からの出力信号量に応じて前記
   発振器の出力を計数する計数手段と、前記位相検波手段
   が検出した位相差によって前記計数手段の出力する計数
   値を加減演算する演算手段と、前記演算手段の演算値に
   より前記容量切換え手段を制御する制御手段とを備え、
   前記容量切換え手段を制御することにより前記発振器の
   発振周波数を可変することを特徴とするＰＬＬ回路。