JPH02217907A - 電流源ステージおよびインバータステージを含む電流源回路 - Google Patents
電流源ステージおよびインバータステージを含む電流源回路Info
- Publication number
- JPH02217907A JPH02217907A JP1327056A JP32705689A JPH02217907A JP H02217907 A JPH02217907 A JP H02217907A JP 1327056 A JP1327056 A JP 1327056A JP 32705689 A JP32705689 A JP 32705689A JP H02217907 A JPH02217907 A JP H02217907A
- Authority
- JP
- Japan
- Prior art keywords
- output
- current source
- circuit
- stage
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009966 trimming Methods 0.000 claims abstract description 14
- 239000003990 capacitor Substances 0.000 claims description 6
- 230000000295 complement effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 2
- 230000032683 aging Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007850 degeneration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は相補電流ミラーをもつ電流源回路に関する。
特に、この発明はNおよびPチャネル間O8素子を含む
回路に関する。
回路に関する。
既知のように、所与の極性をもつ基準電流I。
EFがあるとすれば、いくつかの応用(たとえばアナロ
グ−ディジタル変換)において逆の極性を持つ電流がま
た必要とされる。当然、正確度および精度の理由のため
、逆極性電流は振幅が2!′Q電流とできるだけ同じよ
うでなければならない。
グ−ディジタル変換)において逆の極性を持つ電流がま
た必要とされる。当然、正確度および精度の理由のため
、逆極性電流は振幅が2!′Q電流とできるだけ同じよ
うでなければならない。
逆の極性をもつ2つの電流を得るために、たとえば第1
図に図解されるもののような回路の使用が知られており
、前記回路はダイオード接続されtニトランジスタMl
+こより、およびトランジスタM2により形成される電
流ミラーを含む。前記回路において、電流11があると
すれば、前記7h流はトランジスタM1およびM2によ
りミラー動作された後、2つのトランジスタのオフセッ
トまたは不整合に本質的によるエラーをもって出力に供
給される。
図に図解されるもののような回路の使用が知られており
、前記回路はダイオード接続されtニトランジスタMl
+こより、およびトランジスタM2により形成される電
流ミラーを含む。前記回路において、電流11があると
すれば、前記7h流はトランジスタM1およびM2によ
りミラー動作された後、2つのトランジスタのオフセッ
トまたは不整合に本質的によるエラーをもって出力に供
給される。
同じ振幅および逆の極性をもつ2つの出力電流を得るた
めに、第2図に図解されたもののような回路の使用を考
えることがまた可能である。前記回路は電流111EF
を供給する電流源1の他にトランジスタM3、M4.お
よびM5により構成される電流源ステージを含み、その
うちのM3はダイオード接続されている。M5のドレイ
ン電極は第1の出力を構成し、それは電流101JTI
を供給し、M4のドレイン電極はインバータステージに
接続され、それは一対のトランジスタM6およびM7を
含み、それはまた電流ミラーを規定するように接続され
、同定【7た抵抗器Rおよび可変抵抗器RTはそれぞれ
前記トランジスタM6およびM7のソース電極に接続さ
れる。M7のドレイン電極は回路の第2の出力を規定し
、それは10U■1のそれとおおよそ等しい振幅および
逆の極性をaする電流Io LI T 2を供給する。
めに、第2図に図解されたもののような回路の使用を考
えることがまた可能である。前記回路は電流111EF
を供給する電流源1の他にトランジスタM3、M4.お
よびM5により構成される電流源ステージを含み、その
うちのM3はダイオード接続されている。M5のドレイ
ン電極は第1の出力を構成し、それは電流101JTI
を供給し、M4のドレイン電極はインバータステージに
接続され、それは一対のトランジスタM6およびM7を
含み、それはまた電流ミラーを規定するように接続され
、同定【7た抵抗器Rおよび可変抵抗器RTはそれぞれ
前記トランジスタM6およびM7のソース電極に接続さ
れる。M7のドレイン電極は回路の第2の出力を規定し
、それは10U■1のそれとおおよそ等しい振幅および
逆の極性をaする電流Io LI T 2を供給する。
2つの出力電流の間の振幅の相違を除去するために、こ
の回路において、トリミングの間、前記2つの出力電流
を測定し、前記2つの電流の間の相違にしたがって抵抗
器R□の値を修正することが可能である。
の回路において、トリミングの間、前記2つの出力電流
を測定し、前記2つの電流の間の相違にしたがって抵抗
器R□の値を修正することが可能である。
トリミングの間に2つの出力電流の間の相違を除去する
この種の解決はエージングに関する充分な正確度を確実
にしない。もし回路がトリミング温度と異なる温度で動
作するならば、相違がさらに出力電流間で発生するかも
しれない。最後に、第2図に図解された回路は出力電流
を1.制御すること、および可変の抵抗器の値を修正す
ることがiiJ能な外部素子または構成要素を設ける必
要のため不利である(特に、相当のバルクを必然的にけ
う高価なレーザトリミングまたはパッドトリミング方法
が必要とされる)という事実を無視するべきではない。
この種の解決はエージングに関する充分な正確度を確実
にしない。もし回路がトリミング温度と異なる温度で動
作するならば、相違がさらに出力電流間で発生するかも
しれない。最後に、第2図に図解された回路は出力電流
を1.制御すること、および可変の抵抗器の値を修正す
ることがiiJ能な外部素子または構成要素を設ける必
要のため不利である(特に、相当のバルクを必然的にけ
う高価なレーザトリミングまたはパッドトリミング方法
が必要とされる)という事実を無視するべきではない。
トリミング「1体の付加的な費用はまた無視できない。
この状況を仮定すれば、この発明の目的は充分な正確度
および精度で動作する、逆の極性および等しい振幅をも
つ2つの出力電流を供給することが可能な電流源回路を
提供することである。
および精度で動作する、逆の極性および等しい振幅をも
つ2つの出力電流を供給することが可能な電流源回路を
提供することである。
この目的の範囲内で、この発明の特別の目的はトリミン
グのための外部の構成要素を必要としないが、しかしオ
フセットを除去するためのダイナミックシステムを有す
る指示される型の回路を提供することである。
グのための外部の構成要素を必要としないが、しかしオ
フセットを除去するためのダイナミックシステムを有す
る指示される型の回路を提供することである。
この発明のもう1つの目的は減少されたバルクを有する
指示される型の回路を提供することである。
指示される型の回路を提供することである。
この発明の少なからぬ目的は確かに動作し、かつ時間の
推移において、および温度の可変の状態においてですら
、必要とされる正確度を催実にすることができる上記の
型の回路を提供することである。
推移において、および温度の可変の状態においてですら
、必要とされる正確度を催実にすることができる上記の
型の回路を提供することである。
下文に明らかとなるであろうこの目標、これらの目的、
およびそれ以外のものは、前掲の請求の範囲で規定され
るような、相補電流ミラーをもつ電流源回路により達せ
られる。
およびそれ以外のものは、前掲の請求の範囲で規定され
るような、相補電流ミラーをもつ電流源回路により達せ
られる。
この発明の特質および利点は、添付の図面において非制
限の実例としてのみ図解された、好ましいがしかし排他
的ではない実施例の説明から明らかとなるであろう。
限の実例としてのみ図解された、好ましいがしかし排他
的ではない実施例の説明から明らかとなるであろう。
第3図だけが下文に記述される。第1図および第2図に
関して上記の説明に対して参照がなされる。
関して上記の説明に対して参照がなされる。
第3図の発明に従う回路において、第2図の解明と共通
したエレメントはこの発明の要点を強調するために同じ
参照番号が与えられた。
したエレメントはこの発明の要点を強調するために同じ
参照番号が与えられた。
第2図の線図でのように、この発明に従う回路はしたが
ってMO8型トランジスタM3、M4、およびM5を含
みかつ第1の出力’4m1oLITIを発生するように
適合された電流源ステージ、およびソースステージに接
続されかつ第1のものに関して逆の極性をもつ電流1.
0UT2を供給する第2の出力を規定するインバータス
テージを含む。
ってMO8型トランジスタM3、M4、およびM5を含
みかつ第1の出力’4m1oLITIを発生するように
適合された電流源ステージ、およびソースステージに接
続されかつ第1のものに関して逆の極性をもつ電流1.
0UT2を供給する第2の出力を規定するインバータス
テージを含む。
この発明にしたがって、前記インバータステージはMO
SトランジスタM6およびM7の他に、もう1つの対の
MOS)ランジスタM8およびM9をさらに含む。詳し
くは、M8のドレインはM6のソース電極に接続され、
そのゲート電極は固定された2!*電圧”2EF+に接
続され、そのソース電極は接地に接続されるが、M9の
ドレイン電極はM7のソース電極に接続され、そのソー
スはまた接地に接続され、そのゲート電極はキャパシタ
Cへ、およびスイッチSW4および演算増幅器10を介
してトランジスタM7のドレイン電極に接続される。
SトランジスタM6およびM7の他に、もう1つの対の
MOS)ランジスタM8およびM9をさらに含む。詳し
くは、M8のドレインはM6のソース電極に接続され、
そのゲート電極は固定された2!*電圧”2EF+に接
続され、そのソース電極は接地に接続されるが、M9の
ドレイン電極はM7のソース電極に接続され、そのソー
スはまた接地に接続され、そのゲート電極はキャパシタ
Cへ、およびスイッチSW4および演算増幅器10を介
してトランジスタM7のドレイン電極に接続される。
この発明にしたがって、3つの他のスイッチがさらに設
けられ、より具体的に言うと、M5のドレイン電極と第
1の出力との間に接続されたスイッチSWI、M7のド
レイン電極と第2の出力との間に接続されたスイッチS
W2、およびM5およびM7のドレイン電極の間に接続
された第3のスイッチSW3である。演算増幅器が、そ
の非反転入力で、基準電圧V*EF+にさらに接続され
る。
けられ、より具体的に言うと、M5のドレイン電極と第
1の出力との間に接続されたスイッチSWI、M7のド
レイン電極と第2の出力との間に接続されたスイッチS
W2、およびM5およびM7のドレイン電極の間に接続
された第3のスイッチSW3である。演算増幅器が、そ
の非反転入力で、基準電圧V*EF+にさらに接続され
る。
第3図の回路の動作を明白にするために、演算増幅器1
0の存在は最初は無視され、点4はM7のドレインに直
接接続されると仮定される。
0の存在は最初は無視され、点4はM7のドレインに直
接接続されると仮定される。
図解された回路において、トランジスタM8およびM9
はそれらの3極管領域で動作し、したがってそれぞれ固
定した値および可変の値をもった2つのソース縮退抵抗
器として動き、このように固定された電流源および可変
の電流源を規定する。
はそれらの3極管領域で動作し、したがってそれぞれ固
定した値および可変の値をもった2つのソース縮退抵抗
器として動き、このように固定された電流源および可変
の電流源を規定する。
トリミングステップは最初は考えられる。このステップ
において、スイッチSWIおよびSW2は開き、かつス
イッチSW3およびSW4は閉じている。この状態にお
いて、ノード2.3、および4は相互に短絡され(もし
、述べられたように、増幅器10が無視されるならば)
、それらの電位はM5のドレイン電流がM7のドレイン
電流と等しくするようにM9により構成される抵抗器を
変調する電圧にキャパシタCを充電するように移動する
。平衡において、キャパシタCはしl二がって、それぞ
れM5により、およびM7により供給されるソースステ
ージの、およびインバータステージの出力電流が等しく
なるようにする電圧に充電される。
において、スイッチSWIおよびSW2は開き、かつス
イッチSW3およびSW4は閉じている。この状態にお
いて、ノード2.3、および4は相互に短絡され(もし
、述べられたように、増幅器10が無視されるならば)
、それらの電位はM5のドレイン電流がM7のドレイン
電流と等しくするようにM9により構成される抵抗器を
変調する電圧にキャパシタCを充電するように移動する
。平衡において、キャパシタCはしl二がって、それぞ
れM5により、およびM7により供給されるソースステ
ージの、およびインバータステージの出力電流が等しく
なるようにする電圧に充電される。
回路の通常の動作の間、出力電流が負荷に供給されると
き、スイッチSWIおよびSW2は閉じられ、スイッチ
SW3およびSW4は開かれる。
き、スイッチSWIおよびSW2は閉じられ、スイッチ
SW3およびSW4は開かれる。
このステップの間、キャパシタCはあらゆる低インピー
ダンスノードから切離され、したがって連続するトリミ
ング動作まで2つの出力電流の間のN1′6衡を保存す
るトランジスタM9の制御信号に関して情報を記憶する
。
ダンスノードから切離され、したがって連続するトリミ
ング動作まで2つの出力電流の間のN1′6衡を保存す
るトランジスタM9の制御信号に関して情報を記憶する
。
トリミングステップの間、2つの短絡された7ノード2
および3の7銭圧はオフセットを除去するような値をと
る。前シ己値はMlおよびM5のドレイン電極が実際に
動作するl’を作電圧のそれから異なるかもしれない。
および3の7銭圧はオフセットを除去するような値をと
る。前シ己値はMlおよびM5のドレイン電極が実際に
動作するl’を作電圧のそれから異なるかもしれない。
演算増幅器10の導入は、その11反転入力が操作電圧
に対応する電圧VtEFlに接続された状態で、改良さ
れた精度を可能にし、なぜならそれは実際の操作型「と
トリミング電圧との間の相違のための電流の起こりiワ
る変調を避けるが、しかし動作モードおよびオフセット
除去のモードを修正し、ない。
に対応する電圧VtEFlに接続された状態で、改良さ
れた精度を可能にし、なぜならそれは実際の操作型「と
トリミング電圧との間の相違のための電流の起こりiワ
る変調を避けるが、しかし動作モードおよびオフセット
除去のモードを修正し、ない。
上記から理解され得るように、この発明は提案された目
的および目標を充分に達する。どんな外部の構成要素ま
たは複雑なトリミング動作も必要とすることなく逆の極
性および等しい値をもつ2つの出力電流を供給すること
が61能な電流源回路が実際に提供された。記述された
解決はCMOS技術をもつスイッチを実施する可能性お
よび容易さのおかげで完全にモノリシックの形式でさら
に提示されることができる。方法はその上自己較正し、
それは実時間でダイナミックであるので、それはオフセ
ットを除去し1−ジング問題および温度ドリフトを克服
する。
的および目標を充分に達する。どんな外部の構成要素ま
たは複雑なトリミング動作も必要とすることなく逆の極
性および等しい値をもつ2つの出力電流を供給すること
が61能な電流源回路が実際に提供された。記述された
解決はCMOS技術をもつスイッチを実施する可能性お
よび容易さのおかげで完全にモノリシックの形式でさら
に提示されることができる。方法はその上自己較正し、
それは実時間でダイナミックであるので、それはオフセ
ットを除去し1−ジング問題および温度ドリフトを克服
する。
このように考えられる発明は多数の修正および変化を許
し、それの全てはこの発明の概念の範囲内にある。特に
、演算増幅器をもつ完全な線図が第3図で図解されたが
、もしそのようなlT−′確な精度が必要とされないの
であれば、前記増幅器は省略されてもよいという事実が
強調される。
し、それの全てはこの発明の概念の範囲内にある。特に
、演算増幅器をもつ完全な線図が第3図で図解されたが
、もしそのようなlT−′確な精度が必要とされないの
であれば、前記増幅器は省略されてもよいという事実が
強調される。
全ての詳細は他の技術的に均等なエレメントとさらに置
換されてもよい。
換されてもよい。
第1図は既知の電tE源回路の簡易化された図である。
第2図はロエ能な解決の回路図である。
第3図はこの発明に従う電流源回路の簡易化された電気
図である。 図においてMlはダイオード接続されたトランジスタで
あり、M3、M4、M5、M6、Ml、M8、およびM
9はMOSトランジスタであり、VREF は固定され
たバ準電圧であり、Cはキャパシタであり、10は演算
増幅器である。 特許出願人 エッセ・ジ・エッセートムソンーミクロエ
レクトロニクス・エッセ
図である。 図においてMlはダイオード接続されたトランジスタで
あり、M3、M4、M5、M6、Ml、M8、およびM
9はMOSトランジスタであり、VREF は固定され
たバ準電圧であり、Cはキャパシタであり、10は演算
増幅器である。 特許出願人 エッセ・ジ・エッセートムソンーミクロエ
レクトロニクス・エッセ
Claims (6)
- (1)第1の出力(2)を規定しかつ第1の出力電流(
I_O_U_T_1)を発生する電流源ステージ(M3
−M5)、および前記ソースステージに接続されかつ第
2の出力(3)を規定するインバータステージ(M6−
M9)を含む電流源回路であって、前記インバータステ
ージは第1のものに関して逆の極性をもつ第2の出力電
流(I_O_U_T_2)を発生し、前記インバータス
テージは制御電極を規定する可変の電流源(M9)を含
むものにおいて、 前記インバータステージは前記制御電極に接続されかつ
前記可変の電流源(M9)のための制御信号を記憶する
ように適合されるメモリエレメント(C)をさらに含み
、前記電流源回路は前記第1のおよび第2の出力の間に
挿入されたスイッチ手段(SW3)をさらに含み、前記
スイッチ手段は前記電流源回路のトリミングステップの
間閉じられ、前記第1のおよび第2の出力が短絡される
ようにし、前記制御信号が前記第1のおよび第2の出力
電流(I_O_U_T_1、I_O_U_T_2)の振
幅等価に対応する値をとるようにし、前記メモリエレメ
ント(C)が前記制御信号の前記値を記憶するようにす
ることを特徴とする回路。 - (2)前記可変の電流源がMOSトランジスタ(M9)
を含み、それのゲート電極が前記メモリエレメント(C
)に接続されることを特徴とする、請求項1に記載の回
路。 - (3)前記メモリエレメント(C)がキャパシタを含む
ことを特徴とする、請求項1に記載の回路。 - (4)前記スイッチ手段が前記電流源ステージ(M3−
M5)と前記インバータステージ(M6−M9)との間
に挿入された第1のスイッチ(SW3)を含み、前記回
路は前記第2の出力(3)と前記メモリエレメント(C
)との間に挿入された第2のスイッチ(SW4)をさら
に含むことを特徴とする、請求項1に記載の回路。 - (5)前記電流源ステージ(M3−M5)と前記第1の
出力(2)との間に挿入された第3のスイッチ(SW1
)、および前記インバータステージ(M6−M9)と前
記第2の出力(3)との間に挿入された第4のスイッチ
(SW2)とを特徴とする請求項4に記載の回路。 - (6)前記第2の出力(3)と前記第2のスイッチ(S
W4)との間に挿入され、かつその反転入力(−)が前
記第2の出力に接続され、その非反転入力(+)が基準
電圧(V_R_E_F_1)に接続され、その出力が前
記第2のスイッチ(SW4)に接続される演算増幅器(
10)を特徴とする、請求項4に記載の回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT8822964A IT1228034B (it) | 1988-12-16 | 1988-12-16 | Circuito generatore di corrente a specchi complementari di corrente |
IT22964A/88 | 1988-12-16 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02217907A true JPH02217907A (ja) | 1990-08-30 |
Family
ID=11202370
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1327056A Pending JPH02217907A (ja) | 1988-12-16 | 1989-12-15 | 電流源ステージおよびインバータステージを含む電流源回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4994730A (ja) |
EP (1) | EP0373471B1 (ja) |
JP (1) | JPH02217907A (ja) |
DE (1) | DE68914419T2 (ja) |
IT (1) | IT1228034B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010165177A (ja) * | 2009-01-15 | 2010-07-29 | Renesas Electronics Corp | 定電流回路 |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5268871A (en) * | 1991-10-03 | 1993-12-07 | International Business Machines Corporation | Power supply tracking regulator for a memory array |
US5362990A (en) * | 1993-06-02 | 1994-11-08 | Motorola, Inc. | Charge pump with a programmable pump current and system |
DE4329866C1 (de) * | 1993-09-03 | 1994-09-15 | Siemens Ag | Stromspiegel |
EP0720078B1 (en) * | 1994-12-30 | 1999-04-28 | Co.Ri.M.Me. | Threshold voltage extracting method and circuit using the same |
US5563549A (en) * | 1995-03-17 | 1996-10-08 | Maxim Integrated Products, Inc. | Low power trim circuit and method |
US5661395A (en) * | 1995-09-28 | 1997-08-26 | International Business Machines Corporation | Active, low Vsd, field effect transistor current source |
TW307060B (en) * | 1996-02-15 | 1997-06-01 | Advanced Micro Devices Inc | CMOS current mirror |
JP3144478B2 (ja) * | 1997-11-05 | 2001-03-12 | 日本電気株式会社 | カレントミラー回路 |
US6249164B1 (en) * | 1998-09-25 | 2001-06-19 | International Business Machines Corporation | Delay circuit arrangement for use in a DAC/driver waveform generator with phase lock rise time control |
EP0994403B1 (en) * | 1998-10-15 | 2003-05-21 | Lucent Technologies Inc. | Current mirror |
US6229376B1 (en) | 1999-01-06 | 2001-05-08 | Hendrik Mario Geysen | Electronic array and methods |
US6744299B2 (en) | 1999-01-06 | 2004-06-01 | Victorian Systems, Inc. | Electronic array having nodes and methods |
KR100323196B1 (ko) * | 1999-09-03 | 2002-02-20 | 박종섭 | 모스 전계효과 트랜지스터를 이용한 정밀전파정류기 |
DE10038383C1 (de) * | 2000-08-07 | 2002-03-14 | Infineon Technologies Ag | Hochgeschwindigkeits-Lese-Stromverstärker |
RU2453947C2 (ru) * | 2010-05-20 | 2012-06-20 | Федеральное государственное учреждение Научно-Производственный Комплекс "Технологический Центр" Московского института электронной техники | Интегральный градиентный магнитотранзисторный датчик |
US9405308B2 (en) | 2014-05-19 | 2016-08-02 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and apparatus to minimize switching noise disturbance |
US9383764B1 (en) * | 2015-01-29 | 2016-07-05 | Dialog Semiconductor (Uk) Limited | Apparatus and method for a high precision voltage reference |
US10566936B1 (en) | 2017-07-26 | 2020-02-18 | National Technology & Engineering Solutions Of Sandia, Llc | Supply-noise-rejecting current source |
US10090826B1 (en) | 2017-07-26 | 2018-10-02 | National Technology & Engineering Solutions Of Sandia, Llc | Supply-noise-rejecting current source |
US11323085B2 (en) | 2019-09-04 | 2022-05-03 | Analog Devices International Unlimited Company | Voltage-to-current converter with complementary current mirrors |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5652420A (en) * | 1979-10-03 | 1981-05-11 | Toshiba Corp | Constant-current circuit |
US4323797A (en) * | 1980-05-09 | 1982-04-06 | Bell Telephone Laboratories, Incorporated | Reciprocal current circuit |
JPS58189620U (ja) * | 1982-06-09 | 1983-12-16 | パイオニア株式会社 | 無歪逆相電流源 |
US4544878A (en) * | 1983-10-04 | 1985-10-01 | At&T Bell Laboratories | Switched current mirror |
US4525682A (en) * | 1984-02-07 | 1985-06-25 | Zenith Electronics Corporation | Biased current mirror having minimum switching delay |
US4618816A (en) * | 1985-08-22 | 1986-10-21 | National Semiconductor Corporation | CMOS ΔVBE bias current generator |
KR970000909B1 (en) * | 1985-09-02 | 1997-01-21 | Siemens Ag | Controlled current source apparatus |
ATE82808T1 (de) * | 1985-09-30 | 1992-12-15 | Siemens Ag | Schaltbare bipolare stromquelle. |
US4716358A (en) * | 1986-11-12 | 1987-12-29 | Northern Telecom Limited | Constant current circuits |
US4706013A (en) * | 1986-11-20 | 1987-11-10 | Industrial Technology Research Institute | Matching current source |
-
1988
- 1988-12-16 IT IT8822964A patent/IT1228034B/it active
-
1989
- 1989-12-04 EP EP89122346A patent/EP0373471B1/en not_active Expired - Lifetime
- 1989-12-04 DE DE68914419T patent/DE68914419T2/de not_active Expired - Fee Related
- 1989-12-11 US US07/448,498 patent/US4994730A/en not_active Expired - Lifetime
- 1989-12-15 JP JP1327056A patent/JPH02217907A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010165177A (ja) * | 2009-01-15 | 2010-07-29 | Renesas Electronics Corp | 定電流回路 |
Also Published As
Publication number | Publication date |
---|---|
EP0373471A1 (en) | 1990-06-20 |
DE68914419T2 (de) | 1994-07-28 |
US4994730A (en) | 1991-02-19 |
DE68914419D1 (de) | 1994-05-11 |
EP0373471B1 (en) | 1994-04-06 |
IT1228034B (it) | 1991-05-27 |
IT8822964A0 (it) | 1988-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02217907A (ja) | 電流源ステージおよびインバータステージを含む電流源回路 | |
US6049246A (en) | Amplifier offset cancellation using current copier | |
US5172019A (en) | Bootstrapped FET sampling switch | |
US4703249A (en) | Stabilized current generator with single power supply, particularly for MOS integrated circuits | |
KR100865791B1 (ko) | 전압 컨버터용 전류 감지 증폭기 | |
US4475151A (en) | Switching amplifier circuit | |
JP3514111B2 (ja) | オフセット電圧補正回路 | |
US5663680A (en) | Chopper stabilized amplifier having an additional differential amplifier stage for improved noise reduction | |
US4879641A (en) | Analog multiplex for sensing the magnitude and sense of the current through a h-bridge stage utilizing a single sensing resistance | |
EP0631369A1 (en) | Voltage multiplier for high output current with a stabilized output voltage | |
CA1163331A (en) | Switched capacitor comparator | |
US7463087B2 (en) | Operational amplifier with zero offset | |
US3982196A (en) | Differential voltage amplifier | |
US10566940B2 (en) | Sensing circuit, corresponding amplifier, apparatus and method | |
US6411166B2 (en) | Fully differential, switched capacitor, operational amplifier circuit with common-mode controlled output | |
JPH0250619A (ja) | アナログ−ディジタル変換回路 | |
JPH06232706A (ja) | 比較器 | |
US4596956A (en) | Current amplifiers | |
US6025752A (en) | Inverting amplifying circuit | |
US5306968A (en) | Rectifier circuit not using clock signal | |
CN109417385B (zh) | 小电容量补偿网络电路 | |
JP3979720B2 (ja) | サンプルアンドホールド回路 | |
JPH01233913A (ja) | 検出器の温度補償回路 | |
CN111740707A (zh) | 一种积分放大器电路 | |
RU2060578C1 (ru) | Дифференциальный усилитель |