JPH02210820A - Manufacture of bipolar transistor - Google Patents

Manufacture of bipolar transistor

Info

Publication number
JPH02210820A
JPH02210820A JP3151089A JP3151089A JPH02210820A JP H02210820 A JPH02210820 A JP H02210820A JP 3151089 A JP3151089 A JP 3151089A JP 3151089 A JP3151089 A JP 3151089A JP H02210820 A JPH02210820 A JP H02210820A
Authority
JP
Japan
Prior art keywords
oxide film
polysilicon
molecular beam
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3151089A
Other languages
Japanese (ja)
Other versions
JP2503628B2 (en
Inventor
Toru Tatsumi
徹 辰巳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3151089A priority Critical patent/JP2503628B2/en
Publication of JPH02210820A publication Critical patent/JPH02210820A/en
Application granted granted Critical
Publication of JP2503628B2 publication Critical patent/JP2503628B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

PURPOSE:To install a hole barrier of silicon oxide film whose thickness is precisely controlled, on the interface between a base layer and an emitter layer, by continuously performing a first process wherein a silicon oxide film is formed by simultaneously projecting silicon molecular beam and oxygen molecular beam, and a second process wherein polysilicon is formed by projecting silicon molecular beam, in the same vacuum vessel. CONSTITUTION:By simultaneously projecting Si molecular beam and O2 molecular beam on the clean surface of single crystal Si 12, or by performing low pressure thermal oxidation wherein oxygen is sent on a heated substrate, thin SiO2 13 is formed. After O2 is discharged without taking out the object from the vacuum vessel to the air, the Si molecular beam is continuously projected. Thus polysilicon 14 is formed on the SiO2 film in the manner in which the polysilicon is buried in the thin SiO2 film. Said oxide film functions as a hole barrier. Thereby, the SiO2 film whose thickness is precisely controlled and thinner than a natural oxide film can be buried between the base and the polysilicon emitter of an NPN transistor, so that the current amplification factor can be increased.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は分子線成長をもちいたバイポーラトランジスタ
の製造方法、詳しくはポリシリコンエミッタ作成方法に
関する。
DETAILED DESCRIPTION OF THE INVENTION (Industrial Application Field) The present invention relates to a method for manufacturing a bipolar transistor using molecular beam growth, and more particularly to a method for manufacturing a polysilicon emitter.

(従来の技術) 近年、NPN型バイポーラトランジスタのエミッタ材料
としてポリシリコンが利用されている。バレンがアイ・
イー・イー・イー・トランザクション・オン・エレクト
ロン・デバイスED−32巻1307ページ(P。
(Prior Art) In recent years, polysilicon has been used as an emitter material for NPN bipolar transistors. Baren is eye
E.E. Transactions on Electron Devices ED-32, page 1307 (P.

Halen and D、 L、 Pu1frey、 
IEBE Transaction onElectr
on Devices、 ED−32(1985) 1
307.)に述べているように、ポリシリコンエミッタ
を用いると単結晶エミッタを用いる場合に比べて電流増
幅率が最高20倍も向上することが知られている。これ
は、バラトンがアイ・イー・イー・イー・トランザクシ
ョン・オン・エレクトロン・デバイスED−33巻17
54ページ(G、 L、 Patton、 J、 C,
Bravman and J、 D、 Plummer
Halen and D. L. Pu1frey.
IEBE Transaction on Electr
on Devices, ED-32 (1985) 1
307. ), it is known that when a polysilicon emitter is used, the current amplification factor is improved by up to 20 times compared to when a single crystal emitter is used. This is Balaton's IE Transactions on Electron Devices ED-33 Volume 17
Page 54 (G, L, Patton, J, C,
Bravman and J, D, Plummer
.

IEEE Transaction on Elect
ron Devices、 ED−33(1986)1
754.) ニ述ヘテイル様に気相成長法(CVD) 
によってポリシリコンを堆積する時に、単結晶ベースの
表面についた自然酸化膜が単結晶ベースとポリシリコン
エミッタ界面に埋めこまれ、この極めて薄い酸化膜がホ
ールバリアとして働いているためであると考えられてい
る。しかし、電子及びホールに対する酸化膜のバリアの
トンネリング確率は、酸化膜厚に大きく依存し、たとえ
ば、グリーンがソリッド・ステート・エレクトロニクス
17巻551  ペ − ジ(M、 A、 Green
、 F、 D、 King and J。
IEEE Transaction on Elect
ron Devices, ED-33 (1986) 1
754. ) Vapor phase growth method (CVD)
This is thought to be due to the fact that when polysilicon is deposited, the natural oxide film on the surface of the single crystal base is embedded in the interface between the single crystal base and the polysilicon emitter, and this extremely thin oxide film acts as a hole barrier. ing. However, the tunneling probability of the oxide film barrier for electrons and holes is highly dependent on the oxide film thickness, and for example, as described by Green, Solid State Electronics, Vol.
, F., D., King and J.

Shewchun、 5olid 5tate Ele
ctron、、 17 (1974)551.)に述べ
ているように酸化膜厚が2人変化するとトンネリング電
流が1桁も変化してしまう。従って、バイポーラトラン
ジスタのホールバリアとして酸化膜を用いるためには、
自然酸化膜程度の厚さ領域で、2Å以下の膜厚制御を行
い、電子に対してはバリアとして働かず、ホールに対し
てはバリアとなる様にしなければならない。現状では、
この様な精密な制御は難しく、ポリシリコン堆積前の基
板の清浄化方法の違い等によって、電流増幅率が大きく
変ってしまうという問題点がある。
Shewchun, 5solid 5tate Ele
ctron, 17 (1974) 551. ), if the oxide film thickness changes by two degrees, the tunneling current changes by an order of magnitude. Therefore, in order to use an oxide film as a hole barrier in a bipolar transistor,
It is necessary to control the film thickness to 2 Å or less in a region as thick as a natural oxide film so that it does not act as a barrier to electrons but acts as a barrier to holes. In the present circumstances,
Such precise control is difficult, and there is a problem in that the current amplification factor varies greatly depending on the method of cleaning the substrate before depositing polysilicon.

また、近年、高速バイポーラ素子、マイクロ波用素子あ
るいは超格子構造素子などへの応用を目的として、これ
までのシリコン薄膜成長技術に比べより低温で成長が行
なわれ、しかも原子層レベルでの成長の制御ができると
いう特徴を有する高真空内でのシリコン分子線成長(S
iMBE)技術が盛んに研究開発されている。このMB
E技術においては、酸素分子線とシリコン分子線を同時
に照射することによって、膜厚が極めて精密に制御され
た薄いSiO3膜を形成することが可能である。また、
加熱した基板に酸素を照射する低圧熱酸化によっても同
様な膜の形成が可能である。しかし、これらの方法によ
ってベース層上に自然酸化膜と同等もしくはそれよりも
薄い膜厚が精密に制御された5102膜を形成し、その
後、従来の方法であるCVDによってポリシリコンエミ
ッタを形成した場合、MBEチャンバーより大気中にウ
ェハーを取り出すとベース層上の酸化が進み、また、C
VD装置内においても高温、高圧下に曝されるために自
然酸化膜を使った場合に比べて差がなくなってしまうと
いう問題点がある。
In addition, in recent years, growth has been performed at lower temperatures than conventional silicon thin film growth techniques, and growth at the atomic layer level has been developed for the purpose of application to high-speed bipolar devices, microwave devices, superlattice structure devices, etc. Silicon molecular beam growth (S) in high vacuum is characterized by its controllable properties.
iMBE) technology is being actively researched and developed. This MB
In the E technology, by simultaneously irradiating an oxygen molecular beam and a silicon molecular beam, it is possible to form a thin SiO3 film whose thickness is extremely precisely controlled. Also,
A similar film can also be formed by low-pressure thermal oxidation in which a heated substrate is irradiated with oxygen. However, if a 5102 film with a precisely controlled thickness equal to or thinner than a native oxide film is formed on the base layer by these methods, and then a polysilicon emitter is formed by the conventional method of CVD, , when the wafer is taken out into the atmosphere from the MBE chamber, oxidation on the base layer progresses, and C
There is also a problem in that there is no difference compared to the case where a natural oxide film is used because it is exposed to high temperature and high pressure inside the VD device.

(発明が解決しようとする問題点) 本発明の目的は、この様な従来の欠点を除去せしめて、
極めて薄く、厚さを精密に制御されたシリコン酸化膜の
ホールバリアをベース層との界面に設けたポリシリコン
エミッタの作成方法を提供することにある。
(Problems to be Solved by the Invention) The purpose of the present invention is to eliminate such conventional drawbacks,
An object of the present invention is to provide a method for producing a polysilicon emitter in which a hole barrier of an extremely thin silicon oxide film whose thickness is precisely controlled is provided at the interface with a base layer.

(問題点を解決するための手段) 本発明は、ベース層の露出した基板表面を清浄化した後
に、このベース層表面にシリコン分子線と酸素分子線を
同時に照射することによりシリコン酸化膜を形成する第
1の工程と、シリコン酸化膜を含む基板上にシリコン分
子線を照射することによりポリシリコンを形成する第2
の工程とを同一の真空槽内もしくは真空によってつなが
った真空槽内で続けて行うことを特徴とするバイポーラ
トランジスタの製造方法と、ベース層の露出した基板表
面を清浄化した後に、基板を加熱しながら酸素を照射す
る低圧熱酸化によってこのベース層表面にシリコン酸化
膜を形成する第1の工程と、シリコン酸化膜を含む基板
上にシリコン分子線を照射することによりポリシリコン
を形成する第2の工程とを同一の真空槽内もしくは真空
によってつながった真空槽内で続けて行うことを特徴と
するバイポーラトランジスタの製造方法とを提供するも
のである。
(Means for solving the problem) The present invention forms a silicon oxide film by simultaneously irradiating silicon molecular beams and oxygen molecular beams onto the base layer surface after cleaning the substrate surface where the base layer is exposed. The first step is to form polysilicon by irradiating silicon molecular beams onto the substrate containing the silicon oxide film.
A method for manufacturing a bipolar transistor is characterized in that the above steps are performed consecutively in the same vacuum chamber or in vacuum chambers connected by a vacuum, and after cleaning the substrate surface where the base layer is exposed, the substrate is heated. The first step is to form a silicon oxide film on the surface of this base layer by low-pressure thermal oxidation with oxygen irradiation, and the second step is to form polysilicon by irradiating a silicon molecular beam onto the substrate containing the silicon oxide film. The present invention provides a method for manufacturing a bipolar transistor, characterized in that the above steps are successively carried out in the same vacuum chamber or in vacuum chambers connected by a vacuum.

(作用) 初めに、本発明の原理について説明する。第2図におい
て超高真空槽内に導入されたベース層である単結晶5i
12上には自然酸化膜11が存在する(a)。
(Operation) First, the principle of the present invention will be explained. In Figure 2, the single crystal 5i which is the base layer introduced into the ultra-high vacuum chamber
A natural oxide film 11 exists on the layer 12 (a).

これを超高真空内で加熱すると自然酸化膜11が蒸発し
、Siの清浄面が現れる(b)。この清浄面上にSi分
子線と0□分子線を同時蒸着するかもしくは加熱した基
板に酸素を送る低圧熱酸化をおこなうと極めて薄い5i
o213が形成される(C)。この状態で真空槽から大
気中に取り出すとベース表面上の酸化が進み酸化膜厚は
自然酸化膜と同じになってしまう。
When this is heated in an ultra-high vacuum, the natural oxide film 11 evaporates, and a clean Si surface appears (b). By simultaneously depositing Si molecular beams and 0□ molecular beams on this clean surface, or by performing low-pressure thermal oxidation that sends oxygen to the heated substrate, an extremely thin 5i
o213 is formed (C). When taken out from the vacuum chamber into the atmosphere in this state, oxidation on the base surface progresses and the oxide film thickness becomes the same as the natural oxide film.

そこで、発明者は、真空槽から出さずに、0□を排気後
、連続してSi分子線を照射すれば、(d)に示すよう
に薄い5102膜を埋め込んだ形で、この5102膜上
にポリシリコン14が形成され、この酸化膜はホールの
バリアとして機能することを初めて見出した。1度埋め
られてしまうと大気中に出しても5102には変化がな
く、上部ポリシリコン層にAs拡散を行えばエミッタが
形成され。以上の方法によって形成されたエミッタとベ
ースとの間の薄いSiO2バリアの電子に対する有効質
量はホールに対する有効質量より小さいために、バリア
の厚さを適切に選べば電子だけを通してホールを抑える
ことができるわけである。尚、SiO2を形成する工程
とポリシリコンを形成する工程は別の真空槽内で行うこ
とも可能であるが、このときは再真空槽を真空トンネル
でつなぎ、基板が大気に触れ酸化しないようにしなけれ
ばならない。
Therefore, the inventor discovered that if the Si molecular beam was continuously irradiated after evacuating 0□ without taking it out of the vacuum chamber, a thin 5102 film could be embedded on the 5102 film as shown in (d). It was discovered for the first time that polysilicon 14 was formed and this oxide film functioned as a hole barrier. Once buried, there is no change in 5102 even if it is exposed to the atmosphere, and if As is diffused into the upper polysilicon layer, an emitter is formed. Since the effective mass for electrons of the thin SiO2 barrier between the emitter and base formed by the above method is smaller than the effective mass for holes, if the thickness of the barrier is appropriately selected, only electrons can pass through and holes can be suppressed. That's why. Note that the process of forming SiO2 and the process of forming polysilicon can be performed in separate vacuum chambers, but in this case, connect the re-vacuum chambers with a vacuum tunnel to prevent the substrate from being exposed to the atmosphere and oxidizing. There must be.

(実施例) 次に発明の実施例について具体的に説明する。(Example) Next, embodiments of the invention will be specifically described.

初めに、Si中に埋め込まれた極めて薄い5102膜の
形成について説明する。実験は40ccの電子銃式Si
蒸着器を備えたMBE装置を用いて行った。試料ウェハ
ーには4インチn及びp型5i(100) 0.01〜
0.02Ωcm基板を用いた。試料ウェハーは通常のR
CA洗浄後、形成室内に搬送し10人のa−8iを堆積
後、800901分間の清浄化処理を行い、清浄面を出
し、成長温度500°Cでバッファ層であるエピタキシ
ャル層を3000人成長した。基板温度を室温に下げた
後、ノズルから純度99.9999%の酸素を形成室内
にリークし電子銃式Si蒸着器から、SiO2の形成速
度換算で0.55A/8のSi分子線を照射し清浄面上
に酸化膜を形成した。酸素分圧は5 X 10  To
rrとし、形成膜厚は2.5人から60人まで変化させ
た。さらに、成長室内にリークした酸素を排気し、基板
温度を再び500°Cに上げ、真空度I X 10  
Torr雰囲気中で、この酸化膜上に成長速度1.0A
/SでSiを堆積し、下層の酸化膜厚による上層Siの
結晶性の変化をRHEEDによって調べた。
First, the formation of an extremely thin 5102 film embedded in Si will be described. The experiment was conducted using a 40cc electron gun type Si
This was carried out using an MBE apparatus equipped with a vapor deposition device. Sample wafer has 4 inch n and p type 5i (100) 0.01~
A 0.02 Ωcm substrate was used. The sample wafer is a normal R
After CA cleaning, it was transported into the formation chamber and 10 layers of A-8i were deposited, followed by a cleaning process for 800901 minutes, the clean surface was exposed, and an epitaxial layer as a buffer layer was grown at a growth temperature of 500°C for 3000 layers. . After lowering the substrate temperature to room temperature, oxygen with a purity of 99.9999% was leaked into the formation chamber from a nozzle, and a Si molecular beam of 0.55A/8 in terms of SiO2 formation rate was irradiated from an electron gun type Si evaporator. An oxide film was formed on the clean surface. Oxygen partial pressure is 5 x 10 To
rr, and the formed film thickness was varied from 2.5 to 60. Furthermore, the oxygen leaked into the growth chamber was evacuated, the substrate temperature was raised again to 500°C, and the vacuum degree was reduced to I x 10.
Growth rate of 1.0A on this oxide film in Torr atmosphere
/S was deposited, and changes in the crystallinity of the upper Si layer depending on the thickness of the lower oxide film were investigated by RHEED.

(100)清浄面上にSiO2を5人成長した後、再び
Siの成長を行ったときのRHEEDパターンの変化を
観察した。清浄面であることを示す超格子パターンはS
io2成長後、完全に消え1刈パターンとなった。
After five SiO2 layers were grown on the (100) clean surface, changes in the RHEED pattern were observed when Si was grown again. The superlattice pattern indicating a clean surface is S
After io2 growth, it completely disappeared and became a single cutting pattern.

上層Siの厚さが70人になるとRHEEDパターンは
3次元エピタキシャル成長に特有のパターンとなり、上
層Siはエピタキシャル成長していることがわかった。
It was found that when the thickness of the upper Si layer became 70 mm, the RHEED pattern became a pattern peculiar to three-dimensional epitaxial growth, and the upper Si layer was grown epitaxially.

成長様式はホモエピタキシャル成長における層状成長で
はなくアイランド成長が起こっている。さらに、上層S
iが500Å以上では再び2×1の2次元パターンが現
れ、エビアイランドは合体して再び平坦な表面となるこ
とがわかった。一方、清浄面上にSiOを7.5人を成
長した後、再びSiの成長を行った場合には、上層Si
のRHEEDのパターンはりングパターンとなり、上層
Siは多結晶となることがわ力じた。SiOの膜厚が7
.5Å以上ではすべて上層Siは多結晶となった。
The growth pattern is island growth rather than layered growth in homoepitaxial growth. Furthermore, the upper layer S
It was found that when i is 500 Å or more, a 2×1 two-dimensional pattern appears again, and the shrimp islands coalesce to form a flat surface again. On the other hand, when growing 7.5 layers of SiO on a clean surface and then growing Si again, the upper layer Si
It was found that the RHEED pattern was a ring pattern, and the upper layer Si was polycrystalline. The SiO film thickness is 7
.. Above 5 Å, the upper Si layer became polycrystalline.

また、上層Siの形成温度は1006C以上でなければ
ならない。100°C以下では上層Siは多結晶になら
ず、非晶質となる。さらに、上層Siの形成温度が86
0°C以上になると、照射されるSiと基板のSiO2
が反応してSiOとなり蒸発するため、形成温度は86
0°C以下でなければならない。
Further, the formation temperature of the upper layer Si must be 1006C or higher. At temperatures below 100°C, the upper layer Si does not become polycrystalline but becomes amorphous. Furthermore, the formation temperature of the upper layer Si is 86
When the temperature exceeds 0°C, the irradiated Si and the SiO2 of the substrate
reacts to become SiO and evaporates, so the formation temperature is 86
Must be below 0°C.

同様の現象は加熱したSi基板に02分子だけを照射す
る低圧熱酸化においても見出された。5i(100)清
浄面を基板温度500°C1酸素分圧5 X 10  
Torrで20分酸化した後、再びSiの成長を行った
場合、RHEEDパターンは3次元エピタキシャル成長
に特有のパターンとなり、上層Siはエピタキシャルア
イランド成長していることがわかった。ところが酸化時
間が30分をこえると、上層SiのRHEEDパターン
はリングパターンとなり、上層はSiは多結晶であった
。第3図は低圧熱酸化後、上層Siを形成する前の段階
で測定したAES酸素ピークの酸化時間依存性を示した
ものである。この図から分かるように酸素ピークは飽和
しておりエピタキシャル成長からポリシリコン形成に変
化する点で酸素ピークに大きな変化はなかった。このこ
とは、表面の酸素濃度が飽和していることを示しており
、上層Siは低圧熱酸化によって形成された酸化膜の膜
厚がある値を越えた時、多結晶になる考えられる。
A similar phenomenon was also found in low-pressure thermal oxidation in which only O2 molecules were irradiated onto a heated Si substrate. 5i (100) clean surface, substrate temperature 500°C, oxygen partial pressure 5 x 10
It was found that when Si was grown again after 20 minutes of oxidation at Torr, the RHEED pattern became a pattern specific to three-dimensional epitaxial growth, and the upper layer Si grew as an epitaxial island. However, when the oxidation time exceeded 30 minutes, the RHEED pattern of the upper layer Si became a ring pattern, and the upper layer Si was polycrystalline. FIG. 3 shows the oxidation time dependence of the AES oxygen peak measured after low-pressure thermal oxidation but before forming the upper Si layer. As can be seen from this figure, the oxygen peak was saturated, and there was no significant change in the oxygen peak at the point of change from epitaxial growth to polysilicon formation. This indicates that the oxygen concentration on the surface is saturated, and it is considered that the upper Si layer becomes polycrystalline when the thickness of the oxide film formed by low-pressure thermal oxidation exceeds a certain value.

以上のように、分子線成長及び低圧熱酸化共に、5i0
2が薄い時にはエピタキシャル情報は5iOZ上に伝え
られる。これには次の3つの説明が可能である。第一は
薄い8102膜に゛ピンホールがあり、このピンホール
を通してエピタキシャル情報が伝えられる場合、第二は
上層S成長初期にSiと5tO2が反応し薄いSiO□
膜が核形成して下層Siが露出し、エピタキシャル情報
が伝えられる場合、第3は薄い5102がなんらかのエ
ピタキシャル情報を持つ場合である。ただし、Sio2
膜厚が7.5Å以上では、エピタキシャル情報は伝わら
ないので、少なくともこの膜厚以上では下層Siと上層
SiはSiO□によって分離されていると考えられ、こ
の膜厚以上ではホールバリアとして有効に機能すると考
えられる。実際に二土らのSi中に埋め込んだSiO□
を断面TEMの格子像用察したところ、SiOの膜厚が
5人のものでは5102は直径12人程度の析出物とな
っており、また、これら析出物間にはSiO□のない部
分が観察され、このSiO□の開口部分からエピタキシ
ャル情報が上部母層に伝わっていた。また、この場合に
5i02/Si界面は界面は平坦ではなく20人に及び
界面層となっていた。一方SiOを7.5人つけて上部
Siがポリシリコンとなった試料では、アモルファスS
iO2に特有の像が下部単結晶Siと上部ポリシリコン
の間に観察され、このSiO2によって上部Siと下部
Siは完全に分離されていた。また、SiO2/Si界
面は極めて平坦であった。さらに、この8102像の幅
はSiの格子間隔から計算して約8人であり、設計値に
ほぼ対応した。この5102像の幅は分子線成長する5
102像の厚さに対応し、8人から6OAまで制御する
ことができた。
As mentioned above, both molecular beam growth and low pressure thermal oxidation
When 2 is thin, epitaxial information is transmitted onto 5iOZ. There are three possible explanations for this. The first is that there is a pinhole in the thin 8102 film, and epitaxial information is transmitted through this pinhole.The second is that Si and 5tO2 react during the initial growth of the upper layer S, resulting in a thin SiO□
The third case is when the film nucleates and the underlying Si is exposed and epitaxial information is transmitted.The third case is when the thin 5102 has some epitaxial information. However, Sio2
If the film thickness is 7.5 Å or more, epitaxial information cannot be transmitted, so at least above this film thickness, the lower Si layer and the upper Si layer are considered to be separated by SiO□, and above this film thickness, it functions effectively as a hole barrier. It is thought that then. SiO actually embedded in Si by Futatsu et al.
When the lattice image of the cross-sectional TEM was observed, 5102 was a precipitate with a diameter of about 12 mm when the SiO film thickness was 5 mm, and areas with no SiO□ were observed between these precipitates. Epitaxial information was transmitted to the upper mother layer from the opening of this SiO□. Further, in this case, the 5i02/Si interface was not flat and had an interfacial layer of 20 layers. On the other hand, in the sample in which 7.5 SiO layers were added and the upper Si became polysilicon, the amorphous S
An image peculiar to iO2 was observed between the lower single crystal Si and the upper polysilicon, and the upper Si and lower Si were completely separated by this SiO2. Furthermore, the SiO2/Si interface was extremely flat. Furthermore, the width of this 8102 image was calculated from the Si lattice spacing to be approximately 8, which approximately corresponded to the design value. The width of this 5102 image is 5 due to molecular beam growth.
It corresponded to the thickness of 102 images and could control from 8 people to 6OA.

次に、Si中に埋め込んだ薄い5102膜が電気的にホ
ールバリアとして働くかどうか調べた。実験は、P (
100)及びN (100)基板上にP型及びN型エピ
タキシャルバッファー層をaoooA成長し、室温まで
冷却した後、Siと0との同時蒸着によって8102を
形成し、再び基板温度を500°Cまで上げてP型及び
N型ドーピングされたSi層をaoooA成長した。P
型ドーピングにはBをN型ドーピングにはsbをもちい
た。BのドーピングはHBO2をPBNのルツボ内で加
熱することによって、sbのドーピングはsbをPBN
のルツボ内で加熱し、しかも試料基板に一400vの電
圧を印加してsbの付着係数を上げることによって行っ
た。8102の膜厚は20人〜60Aとした。このとき
上層Si層はすべて多結晶Siであることを確認した。
Next, we investigated whether the thin 5102 film embedded in Si acts as an electrical hole barrier. The experiment consists of P (
After growing aoooA P-type and N-type epitaxial buffer layers on the 100) and N (100) substrates and cooling them to room temperature, 8102 was formed by co-evaporating Si and 0, and the substrate temperature was raised to 500°C again. Then, P-type and N-type doped Si layers were grown aoooA. P
B was used for type doping and sb was used for N type doping. B doping is done by heating HBO2 in a PBN crucible, and sb doping is done by heating sb in a PBN crucible.
This was done by heating the sample substrate in a crucible and applying a voltage of -400 V to the sample substrate to increase the adhesion coefficient of sb. The film thickness of 8102 was 20 to 60A. At this time, it was confirmed that the upper Si layer was entirely polycrystalline Si.

上層Si上にP型ではAI、 N型ではAuSbでコン
タクトをとり、この電極をマスクにして周囲のSiを基
板が露出するまでエツチングして除去した。電極の直径
は0.6mmであった。バックコンタクトはInでとっ
た。第4図a)、b)は下層単結晶Siからホール及び
電子を注入したときのトンネル電流のSiO2膜厚依存
性を比較したものである。N型、P型共にSiO□の膜
厚が厚くなるに従ってトンネル電流量が減少している。
A contact was made on the upper Si layer with AI for the P type and AuSb for the N type, and using this electrode as a mask, the surrounding Si was etched and removed until the substrate was exposed. The diameter of the electrode was 0.6 mm. Back contact was made with In. Figures 4a) and 4b) compare the dependence of tunnel current on the SiO2 film thickness when holes and electrons are injected from the underlying single crystal Si. For both N-type and P-type, the amount of tunnel current decreases as the SiO□ film thickness increases.

N型ではsbドーピング量が少なく上層ポリSiの抵抗
が高かったため、8102膜厚20人のものではP型よ
り低い値となっているが、30人以上では8102バリ
アの方が直列抵抗よりきいてくるためにN型トンネル電
流の方がP型よりも1桁高い値となっている。以上の実
験よりこの酸化膜がホールバリアとして機能することが
わかった。ただし、酸化膜厚を厚くすると電子の注入も
低下するため酸化膜厚はIOA〜20人のところが妥当
である。加熱したSi基板に02分子だけを照射する低
圧熱酸化によって得られた8102膜についても上記と
同様の実験を行いホールバリアとして機能することを確
認した。
In the N-type, the amount of sb doping was small and the resistance of the upper layer poly-Si was high, so when the 8102 film thickness was 20 people, the value was lower than the P-type, but when the thickness was 30 or more, the 8102 barrier was stronger than the series resistance. Therefore, the value of N-type tunneling current is one order of magnitude higher than that of P-type. The above experiments revealed that this oxide film functions as a hole barrier. However, as the oxide film thickness increases, electron injection also decreases, so the appropriate oxide film thickness is IOA~20. Experiments similar to those described above were conducted on an 8102 film obtained by low-pressure thermal oxidation in which only 02 molecules were irradiated onto a heated Si substrate, and it was confirmed that it functions as a hole barrier.

最後に、本ポリシリコンエミッタ作成方法を用いて実際
にバイポーラトランジスタを試作した結果について説明
する。トランジスタの試作プロセス概念図を第1図に示
す。コレクタ43は厚さ4000人、キャリア濃度5X
10 cm  リンドープとし、CVDによるエピタキ
シャル成長法を用いて、電極となる高濃度埋め込み層4
2上に形成した。ロコス法による素子分離後、ベースと
なる部分を開口した(第1図(a))。次に、SiMB
E法によって成長温度700°Cで厚さ500人、キャ
リア濃度5X10 cm  ボロンドープのベース層4
6を形成し、フィールド酸化膜4上についたポリシリコ
ンを除去した後、CVD法に・よりパッシベーション用
酸化膜45を形成し、エミッタとなる部分を開口した(
第1図(b))。さらに、SiMBE内で表面の清浄化
を行った後、室温で0.2A/SのSi分子線と5 X
 10  Torrの酸素分子線を同時照射することに
よって810247を形成し、o2を排気後、基板温度
を500°Cに上げ、Si分子線を照射して3000人
のポリシリコン48を形成し、酸化膜45上のポリシリ
コンを除去した(第1図(C))。加速100KeVの
イオンインプランテーション法によりポリシリエミッタ
部分48にヒ素を5X10 cm  注入し、ランプア
ニールにより押込み拡散を行った。ベース電極部分を開
口し15KeVのイオンインプランテーション法により
ボロンを5X10 cm  注入し、ベース層46とオ
ーミック接合をとった。以上のようにして試作したトラ
ンジスタの静特性を評価したところ、SiO□を挟まな
かったときの電流増幅率は15であったが、8102層
の厚さが10人のときには150となり約10倍の電流
増幅率の増加が観察された。また、SiO2層の厚さが
5人では電流増幅率の増加はなくホールバリアとして働
いていなかった。8102層の厚さが20人になるとエ
ミッタ抵抗が大きくなりコレクタ電流が減少した。加熱
したSi基板に。0□分子だけを照射する低圧熱酸化に
よって得られた5102膜についても上記と同様の実験
を行い電流増幅率が増加することを確認した。以上の実
験より、本方法で作ったポリシリコンエミッタはホール
バリアとして有効に働き、バイポーラトランジスタの電
流増幅率を増加させることが明らかとなった。
Finally, the results of actually fabricating a prototype bipolar transistor using this polysilicon emitter fabrication method will be explained. A conceptual diagram of the transistor prototype manufacturing process is shown in Figure 1. Collector 43 has a thickness of 4000 mm and a carrier concentration of 5X
A 10 cm phosphorus-doped, high-concentration buried layer 4, which will become an electrode, is grown by CVD epitaxial growth.
Formed on 2. After element separation using the Locos method, the base portion was opened (FIG. 1(a)). Next, SiMB
Boron-doped base layer 4 grown by E method at a temperature of 700°C with a thickness of 500 cm and a carrier concentration of 5 x 10 cm.
After removing the polysilicon on the field oxide film 4, a passivation oxide film 45 was formed by the CVD method, and the part that would become the emitter was opened (
Figure 1(b)). Furthermore, after cleaning the surface in SiMBE, a Si molecular beam of 0.2 A/S and 5X
810247 was formed by simultaneous irradiation with an oxygen molecular beam of 10 Torr, and after exhausting O2, the substrate temperature was raised to 500 °C, and a Si molecular beam was irradiated to form 3000 polysilicon 48, and the oxide film was The polysilicon on 45 was removed (FIG. 1(C)). Arsenic was implanted into the polysilicon emitter portion 48 in an amount of 5×10 cm by ion implantation at an acceleration of 100 KeV, and forced diffusion was performed by lamp annealing. The base electrode portion was opened and 5×10 cm of boron was implanted using a 15 KeV ion implantation method to form an ohmic contact with the base layer 46. When we evaluated the static characteristics of the prototype transistor as described above, the current amplification factor was 15 when no SiO□ was sandwiched, but when the thickness of the 8102 layer was 10 people, it was 150, which is about 10 times as large. An increase in current amplification factor was observed. Furthermore, when the thickness of the SiO2 layer was 5, the current amplification factor did not increase and it did not function as a hole barrier. When the thickness of the 8102 layer increased to 20 layers, the emitter resistance increased and the collector current decreased. onto a heated Si substrate. An experiment similar to the above was conducted on the 5102 film obtained by low-pressure thermal oxidation in which only 0□ molecules were irradiated, and it was confirmed that the current amplification factor increased. The above experiments revealed that the polysilicon emitter made by this method effectively functions as a hole barrier and increases the current amplification factor of the bipolar transistor.

尚、ベース表面の清浄化の方法は、以上述べたものだけ
ではなく、加熱のみによって表面の自然酸化膜を蒸発さ
せる場合、Arなとのイオンスパッタによる場合、Si
分子線によってエツチングする場合を行ったが結果はす
べて変らなかった。
The method of cleaning the base surface is not limited to the one described above, but also methods such as evaporation of the natural oxide film on the surface by heating alone, ion sputtering with Ar, Si
I tried etching with molecular beams, but the results remained the same.

本実施例ではシリコンウェハーを対象としたが、本発明
の方法は表面にのみシリコンが存在するSO8(Sil
icon on 5apphire)基板や更に一般に
5OI(Silicon On In5ulator)
基板等にも当然適用する。
Although silicon wafers were used as targets in this example, the method of the present invention is applicable to SO8 (Sil) where silicon exists only on the surface.
icon on 5apphire) substrate and more generally 5OI (Silicon On In5ulator)
Naturally, this also applies to substrates, etc.

(発明の効果) 以上、詳細に述べた通り本発明によれば、膜厚が極めて
精密に制御された自然酸化膜より薄いSiO2膜をNP
N型バイポーラトランジスタのベースとポリシリコンエ
ミッタとの間に埋め込むことができ、このような薄い5
102膜はホールバリアとして働くため、ベースからの
ホールの逆注入をおさえられ、電流増幅率を増加させる
ことができる。
(Effects of the Invention) As described in detail above, according to the present invention, a SiO2 film thinner than a natural oxide film whose film thickness is extremely accurately controlled is
Such a thin 5-layer film can be embedded between the base and polysilicon emitter of an N-type bipolar transistor.
Since the 102 film acts as a hole barrier, reverse injection of holes from the base can be suppressed and the current amplification factor can be increased.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(a)〜(C)はトランジスタの試作プロセスの
概念図、第2図(a)〜(d)は本発明の詳細な説明す
るための図、第3図は低圧熱酸化時の酸化時間とAES
酸素ピークの関係を示す図、第4図は(a)、(b)は
下層単結晶Siから各々ホール及び電子を注入したとき
のトンネル電流の8102膜圧依存性を示す図である。 図において、11・・・自然酸化膜1.12・・・シリ
コン単結晶ベース層、13・・・ホールバリア用酸化膜
、14・・・ポリシリコンエミッタ、41・・・p型シ
リコン基板、42・・・高濃度埋め込み層、43・・・
コレクタ層、44・・・フィールド酸化膜、45・・・
パッシベーション酸化膜、46・・・ベース層、47・
・・ホールバリア酸化膜、48・・・ポリシリコンエミ
ッタである。 第1図
Figures 1 (a) to (C) are conceptual diagrams of the transistor prototype process, Figures 2 (a) to (d) are diagrams for explaining the present invention in detail, and Figure 3 is a diagram showing the process of low-pressure thermal oxidation. Oxidation time and AES
FIGS. 4(a) and 4(b) are diagrams showing the relationship between oxygen peaks, and are diagrams showing the dependence of the tunnel current on the 8102 film pressure when holes and electrons are injected from the lower single crystal Si, respectively. In the figure, 11... Natural oxide film 1.12... Silicon single crystal base layer, 13... Oxide film for hole barrier, 14... Polysilicon emitter, 41... P-type silicon substrate, 42 ...High concentration buried layer, 43...
Collector layer, 44...Field oxide film, 45...
Passivation oxide film, 46... base layer, 47.
...Hole barrier oxide film, 48...Polysilicon emitter. Figure 1

Claims (2)

【特許請求の範囲】[Claims] (1)ベース層を有する基板表面を清浄化した後に、こ
のベース層表面にシリコン分子線と酸素分子線を同時に
照射することによりシリコン酸化膜を形成する第1の工
程と、シリコン酸化膜を含む基板上にシリコン分子線を
照射することによりポリシリコンを形成する第2の工程
とを備えてあり前記第1と第2の工程は、同一の真空槽
内もしくは真空によってつながった真空槽内で続けて行
うことを特徴とするバイポーラトランジスタの製造方法
(1) A first step of forming a silicon oxide film by simultaneously irradiating the surface of the base layer with silicon molecular beams and oxygen molecular beams after cleaning the substrate surface having the base layer; and a second step of forming polysilicon by irradiating the substrate with silicon molecular beams, and the first and second steps are performed consecutively in the same vacuum chamber or in vacuum chambers connected by a vacuum. A method for manufacturing a bipolar transistor, characterized in that the method is performed by:
(2)ベース層を有する基板表面を清浄化した後に、基
板を加熱しながら酸素を照射する低圧熱酸化によってこ
のベース層表面にシリコン酸化膜を形成する第1の工程
と、シリコン酸化膜を含む基板上にシリコン分子線を照
射することによりポリシリコンを形成する第2の工程と
を備えてあり、前記第1と第2の工程は、同一の真空槽
内もしくは真空によってつながった真空槽内で続けて行
うことを特徴とするバイポーラトランジスタの製造方法
(2) After cleaning the surface of the substrate having the base layer, a first step of forming a silicon oxide film on the surface of the base layer by low-pressure thermal oxidation in which oxygen is irradiated while heating the substrate; and a second step of forming polysilicon by irradiating silicon molecular beams onto the substrate, and the first and second steps are performed in the same vacuum chamber or in vacuum chambers connected by a vacuum. A method for manufacturing a bipolar transistor characterized by consecutive steps.
JP3151089A 1989-02-10 1989-02-10 Method for manufacturing bipolar transistor Expired - Lifetime JP2503628B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3151089A JP2503628B2 (en) 1989-02-10 1989-02-10 Method for manufacturing bipolar transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3151089A JP2503628B2 (en) 1989-02-10 1989-02-10 Method for manufacturing bipolar transistor

Publications (2)

Publication Number Publication Date
JPH02210820A true JPH02210820A (en) 1990-08-22
JP2503628B2 JP2503628B2 (en) 1996-06-05

Family

ID=12333212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3151089A Expired - Lifetime JP2503628B2 (en) 1989-02-10 1989-02-10 Method for manufacturing bipolar transistor

Country Status (1)

Country Link
JP (1) JP2503628B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04355930A (en) * 1990-08-30 1992-12-09 Nec Corp Manufacture of semiconductor device
EP0660417A2 (en) * 1993-12-20 1995-06-28 United Technologies Corporation A method and structure of enhancing the current gain of bipolar junction transistors
US5773340A (en) * 1994-12-01 1998-06-30 Hitachi, Ltd. Method of manufacturing a BIMIS
US5846869A (en) * 1995-08-11 1998-12-08 Hitachi, Ltd. Method of manufacturing semiconductor integrated circuit device
JP2008153613A (en) * 2006-09-28 2008-07-03 Sanyo Electric Co Ltd Semiconductor device
US8866194B2 (en) 2006-09-28 2014-10-21 Semiconductor Components Industries, Llc Semiconductor device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04355930A (en) * 1990-08-30 1992-12-09 Nec Corp Manufacture of semiconductor device
EP0660417A2 (en) * 1993-12-20 1995-06-28 United Technologies Corporation A method and structure of enhancing the current gain of bipolar junction transistors
EP0660417A3 (en) * 1993-12-20 1995-11-29 United Technologies Corp A method and structure of enhancing the current gain of bipolar junction transistors.
US5773340A (en) * 1994-12-01 1998-06-30 Hitachi, Ltd. Method of manufacturing a BIMIS
US5846869A (en) * 1995-08-11 1998-12-08 Hitachi, Ltd. Method of manufacturing semiconductor integrated circuit device
JP2008153613A (en) * 2006-09-28 2008-07-03 Sanyo Electric Co Ltd Semiconductor device
US8866194B2 (en) 2006-09-28 2014-10-21 Semiconductor Components Industries, Llc Semiconductor device

Also Published As

Publication number Publication date
JP2503628B2 (en) 1996-06-05

Similar Documents

Publication Publication Date Title
JP2666757B2 (en) Method for manufacturing SOI substrate
JPH06507274A (en) Metastable oxides and nitrides of group 15 alloys, nitrides of group 15 elements, and semiconductor devices formed from them
JPS60189971A (en) Manufacture of semiconductor device
JPS62177909A (en) Manufacture of semiconductor device
EP0334682B1 (en) Method for forming P-type germanium layer on a gallium arsenide body
JPS6338871B2 (en)
JPH02210820A (en) Manufacture of bipolar transistor
US5232862A (en) Method of fabricating a transistor having a cubic boron nitride layer
JPH04264724A (en) Manufacture of semiconductor substrate
US6521504B1 (en) Semiconductor device and method of fabricating the same
JPS61276261A (en) Manufacture of high-speed bipolar transistor
JPH0196923A (en) Epitaxial growth method
Donahue et al. Low Temperature Silicon Epitaxy Deposited by Very Low Pressure Chemical Vapor Deposition: II. Autodoping
JP2555885B2 (en) Germanium / gallium arsenide junction manufacturing method
JPH05211158A (en) Semiconductor device and manufacture thereof
JP2705374B2 (en) Method for forming group IV element semiconductor on III-V compound semiconductor
JPH0350823A (en) Manufacture of semiconductor device
JPS63158836A (en) Manufacture of semiconductor element
JPH03227023A (en) Manufacture of bipolar transistor
JP2929084B2 (en) Method of forming compound semiconductor low contact resistance electrode
JP2546651B2 (en) Method of manufacturing bipolar transistor
JPH0618207B2 (en) Method for manufacturing heterojunction bipolar transistor
JPH06260492A (en) Manufacture of bipolar transistor
JPH06252158A (en) Semiconductor device
JPH0370126A (en) Polycrystalline silicon electrode and its manufacture

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080402

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090402

Year of fee payment: 13

EXPY Cancellation because of completion of term